DE2311331C2 - Integrierte Schaltung - Google Patents

Integrierte Schaltung

Info

Publication number
DE2311331C2
DE2311331C2 DE2311331A DE2311331A DE2311331C2 DE 2311331 C2 DE2311331 C2 DE 2311331C2 DE 2311331 A DE2311331 A DE 2311331A DE 2311331 A DE2311331 A DE 2311331A DE 2311331 C2 DE2311331 C2 DE 2311331C2
Authority
DE
Germany
Prior art keywords
current
value
integrated circuit
clock
signal value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2311331A
Other languages
English (en)
Other versions
DE2311331A1 (de
Inventor
Hendrik Arie Van Essen
Johannes Paulus Lambertus Eindhoven Lagerberg
Arie Slob
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2311331A1 publication Critical patent/DE2311331A1/de
Application granted granted Critical
Publication of DE2311331C2 publication Critical patent/DE2311331C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233Integrated injection logic structures [I2L]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02Details
    • H03B5/04Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091Integrated injection logic or merged transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Calculators And Similar Devices (AREA)
  • Logic Circuits (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Pulse Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Enindung betrifft eine integrierte Schaltung nach dem Oberbegriff des Anspruchs !.
Aus der DE-OS 20 21 414 ist es bekannt, eine Speicherschaltung, insbesondere eine bistabile Transistortriggerstufe, in einer Ruhelage mit einer niedrigen Verlustleistung, also einem kleinen Strom, und zum Schrei- w> ben oder Lesen mit einer großen Verlustleistung, also einem großen Strom, anzusteuern. Die Zustandsweehsel der Transistoren zwischen den Zuständen »leitend« und »gesperrt« brauchen Zeit, weil die parasitären Elektrodenkapazitäten der Transistoren geladen bzw. entladen werden müssen. Zur Steigerung der Geschwindigkeit benötigt man einen großen Strom, weil annähernd gut, daß das Produkt von Schaltzeit und Einstellstrom konstant ist. Der Einstellstrom wird durch den Quotienten der Speisespannung an einem Vorschaltwiderstand und dem Wert dieses Widerstandes bestimmt. Deswegen ist auch das Produkt von Gesamtverlustleistung und Schaltzeit nahezu konstant Eine kleine Schaltdauer erfordert also einen großen Strom. Bei den integrierten Schaltungen mit diesen Elementen wird demnach schnelles Lesen und schnelles Schreiben mit einer niedrigen Verlustleistung in der Ruhelage erreicht. Der Vorteil niedriger Verlustleistung ist der, daß in Gesäten mit Batterieversorgung leichtere Batterien eingebaut werden können und in Geräten mit Netzspeisung eine zu hohe Temperatur vermieden wird.
Wenn Information nicht nur gespeichert, sondern auch getaktet verarbeitet werden muß, gelten entsprechende Gesichtspunkte.
Aufgabe der Erfindung ist es, bei der eingangs genannten integrierten Schaltungsanordnung den Energiebedarf zu senken, ohne daß gespeicherte Informationen verloren gehen.
Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Maßnahmen gelöst.
Bei dem Normalwert des Stroms können Bearbeitungen der Information mit großer Geschwindigkeit erfolgen, und dafür ist die Frequenz der Taktsignale des Taktgebers C/automatisch auf einen hohen Wert eingestellt. Bei dem Sparrjxomwert sind keine Verarbeitungen mit hoher Geschwindigkeit möglich, die dann aber auch nicht nötig ist, da dann der Taktgeber C/automatisch Taktsignale mit einer niedrigen Frequenz erzeugt. Der Sparstromiwert kann in verschiedenen Situationen angewendet werden, beispielsweise wenn die Verarbeitungskapazität der Schaltung nicht oder nur in geringem Ausmaß beansprucht wird. Dadurch wird also die Informationsverarbeitung nicht nennenswert verzögert, während eine bedeutende F.nergiceinsparung erzielt wird. Eine andere Möglichkeit ist, daß die Soeisequelle ein netzgespeistes Stromversorgungsgerät oder ein Notaggregat, z. B. eine Batterie, enthält. Dann kann signalisiert werden, falls die Netzspeisung nicht mehr ausreicht, und in diesem Falle kann die Batterie über die Steueranordnung SW den Sparstromwert für längere Zeit liefern.
Wenn beim Sparstromwert keine Information verarbeitet wird, sondern nur beim Normalwert des Speisestroms, sind überhaupt keine Taktsignale notwendig, so daß es vorteilhaft ist, nach einer Ausgestaltung der Erfindung bei dem zweiten Signalwert am Steueranschluß der Steueranordnung 5Wdie Taktsignale des Taktgebers zu sperren.
Es ist ferner vorteilhaft, daß ein Detektor DT die Übergänge zwischen dem ersten und zweiten Signalwert detektiert und die Taktsignale des Taktgebers Cl sperrt. Ein solcher Änderungsdetektor kann ein einfaches differenzierendes Element enthalten. Er kann sowohl auf den ersten bzw. zweiten Signalwert als auch auf die Stromwerte der Speisequelle ansprechen. Er kann bei jeder Veränderung oder bei einem gewissen Pegel ansprechen und er kann die Blockierung während einer festen Zeit oder während der Zeit, da der Pegel überschritten wird, ausführen. Die Maßnahme soll das Arbeiten mit größeren Toleranzen zwischen den Einzelteilen ermöglichen, dies wird durch eine wenigstens nahezu konstante Taktfrequenz stark begünstigt.
Eine weitere günstige Ausgestaltung der Erfindung zur Verwendung bei in integrierter Injektionslogik aufgebauten Schaltungsanordnungcn ist in dem letzten Un-
teranspruch gekennzeichnet. Unter einem Strominjektor versteht man eine Merhschichtstruktur mit wenigstens drei aufeiannderfolgende, durch gleichrichtende Obergänge voneinander getrennten Schichten, worunter eine erste Schicht, Injektionsschicht genannt, die durch wenigstens einen gleichrichtenden Obergang von den mit Strom zu versorgenden Schalungselementen getrennt ist, und eine benachbarte zweite Schicht aus Halbleitermaterial, Zwischenschicht genannt, wobei die Injektionsschicht mit pinem Speiseanschluß verbunden ist, und Ladungsträger aus der Injektionsschicht in die Zwischenschicht injiziert werden, die durch die an die Zwischenschicht grenzende dritte Schicht des Strominjektors, Kollektorschicht genannt, kollektiert werden, während eine Zone eines von den mit Strom zu versorgenden Schaltungselementen, einzustellende Zone genannt, die durch wenigstens zwei gleichrichtende Obergänge von der Injektionsschicht und somit von dem damit verbundenen Speiseanschluß getrennt ist, über, einen diese Zone begrenzenden gleichrichtenden Übergang Ladungsträger aus einer der Schichten des Stromin'ektors kollcktiert und Huf diese ^Veise mit Strom versorgt wird, welche Zone direkt mit einem Muster -όπ Leiterbahnen verbunden ist.
An sich wird eine derartige Struktur mit dem Namen »integrierte Injektionslogik« I2L bezeichnet und in der älteren DE-OS 20 21 414 beschrieben.
Die Vorteile dieser Struktur liegen in einem einfacheren Aufbau und einem nahezu vollständigen Fehlen von Einstellwiderständen. Weiter v/erden weniger Leiterbahnen benötigt Dadurch wird die erforderliche Oberfläche bei gleicher Anzahl von Schaltelementen kleiner und somit ist der Ausfall bei der Herstellung kleiner. Außerdem kann man viele Transistoren über dieselben Strominjektoren mit Strom versorgen, wodurch die injizierten Ströme- völlig gleichwertig sind. Dadurch werden die Schaltzeiten einander gleich, wodurch die Toleranzen verringert werden können. Namentlich wenn der Taktgeber entsprechend gebaut ist. haben alle Elemente denselben Strom und dieselbe Schaltzeit. Oft kann die Steueranordnung aus einem einzigen Widerstand bestehen, der ggf. durch einen leitenden Transistor überbrückt wird.
Die Erfindung wird an Hand einiger Figuren beschrieben. Es zeigt
Fig. 1 als Beispiel ein Schema einer Taschenrechenmaschine.
F i g. 2 zeigt einen Schnitt durch eine Halbleiterstruktur gemäß dem Prinzip der integrierten Injektionslogik.
F i g. 3 und 4 geben Beispiele von mit integrierter Injektionslogik aufgebauten Tore.:.
Fig. 5 gibt ein Blockschaltbild eines mit integrierter Injektionslogik ausgeführten Taktgebers.
Fig. 1 stellt ein Blockschaltbild einer Taschenrechenmaschine dar. bei der eine erfindungsgemäße Anordnung verwendet ist. Die Taschenrechenmaschine gilt als Beispiel für einen Apparat, der eine integrierte Schaltung mit Informationseingängen, getakteten logischen Toren und der dafür benötigten Speisung enthält. Die Erfindung betrifft nicht die arithmetischen Bearbeitungen in der Rechenmaschine, diese werden deshalb nicht weiter beschrieben. Die Erfindung kann in tragbarer Magnetbandeingabeapparatur (key-to-tape). Digitalsignale verarbeitenden Raumsatelliten, versiegelten Fehlerbeseitigungsanc'rdnungen in Unterseekabeln für Informationsübertragung und in sonstigen Anordnungen, bei denen es auf Dissipationsverringerung und Energieeinsparung ankommt, entsprechend verwendet werden.
Die Taschenrechnenmaschine umfaßt ein nicht gezeichnetes Gehäuse, ein Tastenfeld KB, einen Anzeigeteil DP, Steueranordnungen SW, einen Verstärker A und eine Energiequelle POW, die beispielsweise eine austauschbare Batterie enthält.
Weiter gibt es einen Detektor DT. einen Decoder DC und eine Recheneinheil AR I, mit einem Taktgeber Cl die zusammen oder in Teilstufen als integrierte Schaltung ausgeführt sind. Die Energiequelle POVV enthält einen nicht gezeichneten Schalter. Wenn dieser in der Stellung »ein« steht, spricht das Anzeigeinstrunient DP an; dieses hat z. B. eine sechsstellige Anzeige womit durch Flüssigkristalle ein Ziffernbild geformt werden kann. Weiter werden die Steueranordnungen SW und damit über die Leitungen 11 und 13 der Decoder DC bzw. die Recheneinheit AR I mit dem Sparstrom angesteuert. Dadurch ist die Verarbeitungsgeschwindigkeit in diesen zwei Stufen stark begrenzt. Wem eine Taste im Tastenfeld KB gedrückt wird, gelangt das entsprechende Signal über ein mehrfaches Kabel an den Decoder DC. Außerdem wird dieses Drücken v—ti Detektor DT signalisiert. Dieses Signa! bewirkt der genannten ersten Signalwert, wodurch über den Verstärker A die Steueranordnungen SW ansprechen und über die Leitungen 12 bzw. 14 der Decoder DC und die Recheneinheit AR I mit dem Normalstromwert angesteuert werden. Dadurch werden die erreichbaren Decoder- und Rechengeschwindigkeiten hoch. Die Information der Drucktaste KB wird decodiert. Im Falle einer Zifferntaste wird die Information der Ziffer in einem Register der Recheneinheit AR /gespeichert und am Anzeigeinstrument DP dargestellt. Im Falle einer Funktionstaste wird die Berechnung ausgeführt und das Ergebnis in einem Register gespeichert und weiter dargestellt. Durch den Verstärker A können die Steueranordnungen SW z. B. eine halbe Sekunde lang angesteuert werden, z. B. so lange als maximal für eine Rechenoperation nötig ist.
Weiter ist es möglich, die Ansteuerung der Steueranordnungen 5VV durch ein Signa! aus der Recheneinhei!
AR /selbst zu beenden. Es kann z. B. so sein, daß durch jede gedrückte Taste die am Anzeigeinstrument DPabgebildete Zahl geändert wird, entweder, indem die zuletztgedrückte Ziffer (mit) dargestellt wird. oder, indem das Ergebnis der Berechnung dargestellt wird. Dann wird der Strom auf den Sparsiromwerl zurückgebracht.
in der Praxis zieht das Anzeigeinstrument DP z. E/.
3 mA. und zwar solange der Schalter in der Stellung »ein« steht. Der erste Stromwert ist z. B. für die ganze Schaltung 20 mA., der Sparstromwert für die ganze
so Schaltung 2 mA, während bei normalem Rechnen höchstens jede zehn Sekunden eine Rechenoperation (die im Mittel weniger als Vi0 Sekunde dauert) gestartet wird. Der zusätzliche Stromverbrauch über dem Sparstromwert ist dann vernachlässigbar klein, sogar dann, wenn die vorstehend erwähnte feste Ansteuerzeit '/> Sekunde beträgt.
Man kann das Drücken einer Taste KB sofort detektieren, ζ. B. indem eine Abfrageanordnung (nicht gezeichnet) es signalisiert. Andererseits kann man im Sparstrombereich detekiieren. daß der Decoder DC Informationen empfängt (jedoch nur sehr langsam darauf anspricht). Weiter ist es möglich, daß die Information a's ein Bitstrom aus einer Leitung ankommt. Dann kann jedem Signal ein »!«-Impuls von sehr langer Dauer vorba angehen. Dieser »!«-Impuls ändert das Strommuster in der Schaltung, ein Stromdeiektor delektiert diesen Vorgang. Das Ausgangssignal des Stromdetektors steuert einen Verstärker und dieser wieder die Steueranord-
niingen an. Wenn die Kreisverstärkung größer ist als I, wird der Verstärker A gesättigt, und die Steucranordnungen steuern den Strom auf den ersten Wert an. Es ist weiter möglich, daß nicht alle Tasten KB den ersten Wert des Stromes bewirken. Wenn eine Zifferntaste oder eine Taste »Löschen«, oder eine Dezimal-Kommataste gedrückt wird, braucht die Rechenmaschine nur wenig Arbeit zu leisten. In geringerem Ausmaß gilt dies für Addieren und Substrahieren. Namentlich für Multiplizieren, Dividieren, Wurzelziehen und ähnliches ist ein ausgedehntes Rechenprogramm nötig. Es kann also sein, daß nur auf Befehl einiger Tasten der Strom auf den ersten Wert eingestellt wird. Weiter ist es möglich, daß es drei oder mehr mögliche diskrete Werte für den Strom gibt.
Der Taktgeber O, der die ausgeführten Operationen synchronisiert, hat ebenfalls eine Speisestromsparsteuerung.
Dadurch wird die Taktfrequenz der im übrigen Teil der Schaltung erreichbaren Verarbeitungsgeschwindigkeit angepaßt. Ein Beispiel eines derartigen Taktgebers und von dessen Verwendung wird später gegeben. In der Schaltung können die Elemente DT. DC. ARI. A und SW zusammen integriert sein. Es können jedoch auch mehrere Substratteile (chips) verwendet werden. Selbst brauchen die hier als ein Ganzes gezeichneten Elemente nicht als ein Ganzes ausgeführt sein. Schließlich kann die Schaltung auch nicht integrierte Elemente enthalten, wie Ausgangsverstärker, Schalter, und ähnliches.
F i g. 2 zeigt einen Schnitt durch eine Halbleiterstruktur nach dem Prinzip der integrierten Injektionslogik (I2L). Die Struktur besteht aus sechs Schichten, die nach in der Technologie der integrierten Schaltungen an sich üblichen Verfahren hergestellt sind. Fünf dieser Schichten sind mit Anschlüssen versehen, die durch dick ausgezogene Linien angegeben sind. Schicht 1 besteht aus p-Ieitendem Halbleitermaterial und ist mit einer Speisequeiie verbunden. Diese Schicht bildet eine injektionsschicht. Schicht 3 besteht aus η-leitendem Halbleitermaterial und ist mit Masse verbunden. Diese Schicht bildet eine Zwischenschicht, in die die Injektionsschicht Ladungsträger injiziert. Dieser Löcherstrom ist von der an die Schicht 1 angelegte Speisespannung abhängig (und weiter von den physikalischen Bedingungen wie von der Konzentration der Elemente im Werkstoff und von der Temperatur). Schicht 6 besteht aus η-leitendem Halbleitermaterial und hat eine höhere η-Konzentration als Schicht 3. Diese dickere Schicht arbeitet als mechanische Versteifung. Schicht 2 besteht aus p-leitendem Halbleitermaterial und bildet eine Kollektorschicht. Die Kombination der Schichten 1,3 und 2 bildet einen dreischichtiger. Strominjektor, und hat eine sogenannte Lateralstruktur: die drei Schichten liegen nebeneinander. Auf dieselbe Weise wie Schicht 1 injiziert auch Schicht 2 einen Löcherstrom in Schicht 3, der mit dem Potential der Schicht 2 ansteigt. Übrigens werden Schicht 1 und Schicht 2 gleichzeitig angebracht, so daß ihre physikalischen Eigenschaften nahezu gleich sind. Weil sie auch räumlich beieinander liegen, ist auch ihre Temperatur gleich. Einerseits kann man die Kombination von Schicht 1 und Schicht 3 als eine Stromquelle betrachten, die also einen großen Innenwiderstand hat (Strom nahezu konstant). Andererseits ist der Strom in Richtung 1-3-2 vom Potential der Schicht 2 stark abhängig. Wenn dieses Potential hoch ist, ist dieser Strom klein, namentlich weil die Zusammenstellung und die Temperatur der Schichten 1 und 2 übereinstimmen. Wenn das Potential der Schicht 2 niedrig ist, ist der Strom in Richtung 1-3-2 groß.
Schichten 4 und 5 bestehen aus η-leitendem Halbleitermaterial und bilden zwei Kollektoren des Multikollektortransistors, der durch die Schichten 3-2-4 bzw. 3-2-5 (npn-Transistor) gebildet wird. Wenn der Strom in Richtung 2-3 groß ist (Strom in Richtung 1-3-2 klein), ist dieser Transistor leitend. So kann also auch Strom aus den Schichten 4 und/oder 5 abgeleitet werden. Man : kann gegebenenfalls das Potential in Schicht 2 als trei- : ίο bende Kraft dieser Wirkung betrachten; aber es ist logischer, den Strom in Richtung 2-3 als treibende Kraft zu betrachten, so daß eine stromgesteuerte Stromlogik entsteht (I-'L). Dadurch leuchtet es ein, daß die Struktur des Strominjektors bestimmt nicht als ein pnp-Transi-I) stör betrachtet werden darf, weil hier nur die Ströme von Interesse sind und nicht die Spannungen.
Wir können offensichtlich zwei Zustände definieren:
a) Ströme in den Richtungen 1-3 bzw. 1-3-2.
b) Strom in Richtung 4(5)-2-3.
Beliebig kann man letzteres als eine logische »1« definieren.
F i g. 3 gibt ein mit integrierter Injektionslogik aufgebautes Tor, dasselbe wie das aus Fig. 2. aber jetzt in symbolischer Darstellung. Es wird vorausgesetzt, daß der Transistor Ti aus den Schichten 3, 2 und 4/5 aus F i g. 2 aufgebaut ist. Es wird weiter vorausgesetzt, daß die Stromquelle 5 1 mit Speiseanschluß KO aus den
jo Schichten 1 und 3 aus F i g. 2 aufgebaut ist. Klemme K 1 bildet den Signaleingang, die Kollektoren des Multikollektortransistors T 1 bilden die Signalausgänge. Nach obiger Darlegung leuchtet es ein, daß der Transistor zwei logische Zustände haben kann:
a) über Klemme K 1 wird Strom aus der Stromquelle Sl des Transistors Π abgeleitet.
b) Strom wird nicht über K i. sondern über die Emitterelektrode des Transistors Ti abgeleitet, und dann ist Siromableitung aus den Kollektorelektroden des Transistors TI möglich.
Wenn man den stromführenden Zustand der Elektroden als logische 1 definiert, bildet die Schaltung aus F i g. 3 ein logisches NICHT-Tor mit zwei Ausgängen.
F i g. 4 zeigt eine Schaltung von drei mit Tansistor 7" 1 aus Fig. 3 übereinstimmenden Transistoren 7" I, T2. T3 mit drei Signalklemmen K 1, K 2. K 3. An die Basis dieser Transistoren sind Stromquellen 51. 52, 53 angeschlossen, die stets den gleichen Einheitsstrom liefern und weiter der in Fig. 2 gezeigten Struktur idcusich aufgebaut sind.
Wenn über Klemme K 1 Strom aus der Stromquelle 5 1 abgeführt wird (logische 1), ist Transistor Ti nichtleitend. Wenn über Klemme K 2 Strom von 52 abgeführt wird, ist Transistor 72 nichtleitend. Wenn der Strom der Stromquelle 53 über die Emitterelektrode des Transistors Γ3 nach Masse abgeführt wird, liegt Klemme K3 an Masse. Dieser Transistor T3 wird nur :
dann nicht gesperrt, wenn K 1 und K 2 einen Strom "■ abführen können. Wenn man den stromführenden Zustand eines Anschlusses als logische »1« definiert, kann :; somit ein logisches NICHT-Tor aufgebaut werden, was mit dem Transistor T3 auf dieselbe Weise eine logische ODER-Funktion ergibt. Um das Ausgangssignal eines ■";. Tors an verschiedenen Stellen anzuwenden, muß man τ jeweils eine Kollektorelektrode der Multikollektorelektrode der Multikollektortransistoren verwenden. Sonst
würden die Tore an ihren Kollektorelektroden verschiedene Ströme empfangen, woraus verschiedene Schaltzeitcn hervorgehen könnten. Es ist übrigens denkbar, daß in gewissen Schaltungen diese Erscheinung gerade vorteilhaft angewandt werden kann. r>
F i g. 5 zeigt ein Blockschaltbild eines mit integrierter Injektionslogik ausgeführten Taktgebers, der aus einer ungeraden Zahl (hier 5) P i g. 3 entsprechender logischer T^e 7~5 ... 7~9 bestei.i. iJie mit einem Kreis angedeutete Basiselektrode eines Tors, an der die Speisestromquelle anliegt, ist stets mit einer Kollektorelektrode eines vorangehenden Tores verbunden. Die Schaltung ist astabil und die Tore schalten stets mit gleicher Verzögerungszeit. Das Schalten erfolgt, wenn Eingangssignal und Ausgangssignal eines Tores denselben logischen r> Wert haben So gelangt an Klemme Ka ein symmetrisches Ausgangssignal.
Wenn in einer Schaltung dieser Taktgeber dieselbe Speisespannung wie die übrigen aus derselben integrierten Injektionsiogik aufgebauten Elemente hat (gleiche Temperatur und Zusammenstellung), läßt sich die Taktfrequenz automatisch etwaigen Spannungsund Temperaturschwankungen angleichen. Es kann unter gewissen Umständen nötig sein, den Taktgeber zu stoppen, z. B. durch ein zusätzlich sperrendes Tor nach F i g. 3 in der Ringieitung 7~5 ... 9 oder durch ein sperrendes Tor in der mit Klemme K 4 verbundenen Ausgangsleitung. Diese Tore können geöffnet werden, wenn der Speisestrom groß genug ist, oder auch wenn der Speisestrom konstant genug ist. Zu diesem Zweck kann ein spezieller Detektor in das Schaltungsschema der Fig. I eingefügt werden. Solche Detektoren können von einer für den Fachmann an sich naheliegenden Konstruktion sein. Weiter kann man, wenn der Taktimpuls abgeblockt ist, die gegebenenfalls in einer Schal- js tung vorhandenen bi- und polystabilen Elemente, z. B. Zähler, in eine Anfangsstellung bringen. Dann ist bei Wiederaufnahme des Taktirnpuiscs ein fester Anfangszustand gewährleistet.
40
Hierzu 1 Blatt Zeichnungen
50
60
65

Claims (7)

Patentansprüche:
1. Integrierte Schaltung zur taktgesteuerten Verarbeitung digitaler Signale mit Verknüpfungsgiiedem und wenigstens einem Anschluß für einen Speisestrom der Verknüpfungsglieder, der an eine mit einer Speisequeüe verbundene Steueranordnung mit einem Steuereingang angeschlossen ist, die den Speisestrom bei einem ersten Signalwert an dem Steuereingang auf einen Normalwert und bei einem zweiten Signalwert auf einen bezüglich dem Normalwert niedrigen Sparstromwert einstellt, dadurch gekennzeichnet, daß die integrierte Schaltung (AR I) einen freilaufenden Taktgeber (Cl) mit digitalen Schaltungen (T5 bis T9) enthält, die ebenfalls mit dem Anschluß (13, 14) für den Speisestrom verbunden sind und die abhängig vom Wert des Speisestroms die Frequenz des Taktgebers (Cl) •so verändern, daß beim Normalwert des Speise-Stroms die Frequenz höher ist als beim Sparwert.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß bei dem zweiten Signalwert am Steueranschluß der Steueranordnung (SW) ακ Taktsignale des Taktgebers (Cl) gesperrt sind.
3. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein Detektor (DT) die Übergänge zwischen dem ersten un«i dem zweiten Signalwert detektiert und die Taktsignale des Taktgebers (Cl) bei Einstellung des Speisestroms auf den Sparwert sperrt.
4. Integrierte Schaltung nach Anspruch 3 mit einer an diese angeschlossene Tastatur, dadurch gekennzeichnet, daß jede Betätigung -kr Tastatur (KB) den Detektor (DT) ansteuert und den ersten Signalwert erzeugt.
5. Integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß dem Detektor (DT) ein Verstärker (A) nachgeschaltet ist, der den ersten Signalwert während einer vorgegebenen Zeitspanne er- zeugt.
6. Integrierte Schallung nach Anspruch 4, dadurch gekennzeichnet, daß die integrierte Schaltung (AR I) ein Signal erzeugt, das die Erzeugung des erster? Signalwertes beendet.
7. integrierte Schaltung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß der Anschluß für den Speisestrom mit einem Eingang eines Strominjektors der in integrierter Injektionslogik aufgebaulen Schaltung verbunden ist.
DE2311331A 1972-03-25 1973-03-07 Integrierte Schaltung Expired DE2311331C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7204035.A NL163338C (nl) 1972-03-25 1972-03-25 Elektronische schakeling.

Publications (2)

Publication Number Publication Date
DE2311331A1 DE2311331A1 (de) 1973-10-04
DE2311331C2 true DE2311331C2 (de) 1984-08-09

Family

ID=19815707

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2311331A Expired DE2311331C2 (de) 1972-03-25 1973-03-07 Integrierte Schaltung

Country Status (11)

Country Link
US (1) US3855484A (de)
JP (1) JPS5430257B2 (de)
BE (1) BE797273A (de)
CA (1) CA1001723A (de)
DE (1) DE2311331C2 (de)
FR (1) FR2177864B1 (de)
GB (1) GB1422469A (de)
HK (1) HK16877A (de)
IT (1) IT979967B (de)
NL (1) NL163338C (de)
SE (1) SE385626B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1555120A (en) * 1976-10-29 1979-11-07 Plessey Co Ltd Light sensitive integrated injection logic arrangement
JPS53127109A (en) * 1976-10-30 1978-11-07 Yoshiaki Nakamura Seeding method
NL7612222A (nl) * 1976-11-04 1978-05-08 Philips Nv Geintegreerde schakeling.
US4400689A (en) * 1977-04-07 1983-08-23 Analog Devices, Incorporated A-to-D Converter of the successive-approximation type
JPS5574618A (en) * 1978-11-29 1980-06-05 Nippon Denso Co Ltd Operating frequency selector for digital computer
JPS5758886Y2 (de) * 1978-12-31 1982-12-16
DE2931417C2 (de) * 1979-08-02 1984-11-22 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum gezielten Unterbrechen des Funktionsablaufs einer Steuerschaltung
DE2951162A1 (de) * 1979-12-19 1981-07-02 Casio Computer Co., Ltd., Tokyo Vorrichtung zum steuern des energieverbrauchs fuer eine elektronische digitale datenverarbeitungsvorrichtung
EP0033007B1 (de) * 1979-12-26 1986-03-12 Texas Instruments Incorporated Steuerung zur Reduzierung des Energieverbrauches in einem elektronischen Rechner
JPS58127262A (ja) * 1982-01-25 1983-07-29 Toshiba Corp マイクロコンピユ−タ
DE3242952A1 (de) * 1982-11-20 1984-05-24 SWF-Spezialfabrik für Autozubehör Gustav Rau GmbH, 7120 Bietigheim-Bissingen Rechner, insbesondere bordrechner fuer kraftfahrzeuge
JPS6046810U (ja) * 1983-09-09 1985-04-02 株式会社クボタ 施肥・播種装置
JPS6242710U (de) * 1985-09-05 1987-03-14
JPS6228269U (de) * 1986-07-24 1987-02-20
GB2208054A (en) * 1987-07-29 1989-02-15 Philips Nv Power supply control for semiconductor logic circuitry
DE69031807T2 (de) * 1989-06-30 1998-04-09 Fujitsu Personal Syst Inc Methode zur Reduzierung der Leistungsaufnahme eines Rechners
US5696950A (en) * 1993-09-29 1997-12-09 Seiko Epson Corporation Flexible clock and reset signal generation and distribution system having localized programmable frequency synthesizers
US7157884B2 (en) * 2004-03-26 2007-01-02 James Scott Hacsi Method and circuit for energizing and de-energizing an electric energy storage device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3388293A (en) * 1965-05-20 1968-06-11 Fabri Tek Inc Indicator lamp in a transistor emitter follower circuit with a lamp warmup resistor in parallel with the transistor
US3621302A (en) * 1969-01-15 1971-11-16 Ibm Monolithic-integrated semiconductor array having reduced power consumption
NL6908154A (de) * 1969-05-29 1970-12-01
US3643231A (en) * 1970-04-20 1972-02-15 Ibm Monolithic associative memory cell
US3725789A (en) * 1970-12-21 1973-04-03 Sperry Rand Corp Temperature controlled clocking of logic circuits
US3633051A (en) * 1971-02-16 1972-01-04 Gte Sylvania Inc Transistorized load control circuit

Also Published As

Publication number Publication date
DE2311331A1 (de) 1973-10-04
FR2177864B1 (de) 1976-09-10
FR2177864A1 (de) 1973-11-09
IT979967B (it) 1974-09-30
NL163338C (nl) 1980-08-15
SE385626B (sv) 1976-07-12
NL163338B (nl) 1980-03-17
NL7204035A (de) 1973-09-27
AU5353273A (en) 1974-09-26
BE797273A (fr) 1973-09-24
CA1001723A (en) 1976-12-14
HK16877A (en) 1977-04-15
JPS5430257B2 (de) 1979-09-29
US3855484A (en) 1974-12-17
JPS499169A (de) 1974-01-26
GB1422469A (en) 1976-01-28

Similar Documents

Publication Publication Date Title
DE2311331C2 (de) Integrierte Schaltung
DE1512398A1 (de) Flip-Flop-Schaltung und Zaehlschaltung
DE3222607A1 (de) Schaltungsanordnung mit mehreren, durch aktive schaltungen gebildeten signalpfaden
DE2616641A1 (de) Schaltung zur spannungserhoehung
DE1499673C3 (de) Binäres mehrstufiges Schieberegister
DE1143231B (de) Elektronische Schaltungsanordnung mit drei stabilen Betriebszustaenden
DE1961125B2 (de) Speicherschaltung
DE2010956A1 (de) Aktive Verzögerungsleitung
DE2139170B2 (de) Binaeres addier- und substrahierwerk
DE2203456C3 (de) Aus Transistoren aufgebaute bistabile Multivibratorschaltung vorn Master/Slave-Typ
DE1054117B (de) Elektrische Schaltanordnung mit mehr als zwei stabilen Betriebszustaenden
DE3433820A1 (de) Logische schaltung mit bipolaren transistoren
DE2165445C3 (de) Logikschaltung
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE3343700C2 (de)
DE1073544B (de) Transistoi Torschaltung deren Schaltverzögerung nahezu Null ist
DE2037023B2 (de) Seriell arbeitende, digitale Spei cheranordnung
DE1814213C3 (de) J-K-Master-Slave-Flipflop
DE2756327C2 (de) Schaltung sanordnung für eine Eingabetastatur
DE2044418A1 (de) Schieberegister
DE2748571A1 (de) Speichersteuerschaltung
DE1271178C2 (de) Schaltungsanordnung eines asymetrischen, bistabilen, elektronischen speicherelements
DE2165758A1 (de) Schaltungsanordnung zur Einstellung der Frequenzteilerschaltung einer elektronischen Uhr
DE3335133C2 (de)
DE2814868C2 (de)

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: PODDIG, D., DIPL.-ING., PAT.-ASS., 2000 HAMBURG

D2 Grant after examination
8364 No opposition during term of opposition