DE2826900B2 - Spannungsabgestimmter Oszillator - Google Patents

Description

2. Oszillator nach Anspruch 1, dadurch gekennzeichnet,

— daß die Abstimmstrom-Quelle aufweist:

— einen PNP-Transistor ßfo), der

— mit seiner Basis an den Steuerspannungs-Eingangsanschluß (15) und

— mit seinem Kollektor an die untereinander verbundenen Emitter der PNP-Transistoren (Qt; <Pio; Q12)

angeschlossen ist

(F ig. 8,9).

3. Oszillator nach Anspruch 1, dadurch gekennzeichnet,

— daß die Abstimmstrom-Quelle aufweist:

— ein passives Optimalfilter

(F ig. 5).

4. Oszillator nach Anspruch 1, dadurch gekennzeichnet,

— daß die Abstimmstrom-Quelle aufweist:

— einen NPN-Transistor (Qu), der

— mit seinem Emitter an das eine Ende eines Widerstands (R)\md

— mit seiner Basis an den Steuerspannungs-Eingangsanschluß (15)

angeschlossen ist

(F ig. 7).

5. Oszillator nach Anspruch 2, dadurch gekennzeichnet,

— daß die Abstimmstrom-Quelle weiter aufweist: — einen NPN-Transistor (Q\e),

— dessen Basis dem Kollektor des PNP-Transistors (Qm) der Abstimmstrom-Quelle nachgeschaltet ist

(Fig. 10).

Die Erfindung betrifft einen spannungsabgestimmten Oszillator »ach dem Oberbegriff des Patentanspruchs 1.

Ein derartiger spannungsabgestimmter Oszillator soll

insbesondere zur Integration als Teil einer integrierten

Schaltung geeignet sein, die eine auf einem einzigen Halbleiterkörper integrierte PLL-Schaltung bildet. Die PLL-Technik wird zunehmend bei Frequenz-Syn-

thesizern, Demodulatoren usw. verwendet, die in der Datenübertragung und und anderen elektronischen Schaltungstechniken eingesetzt werden. Die PLL-Schaltung erzeugt z. B. ein Signal mit der N-fachen Frequenz eines Bezugssignals (N> 1).

Ein Frequenz-Synthesizer in PLL-Schaltungs-Technik hat z. B. den in F i g. 1 gezeigten Grundaufbau, nämlich einen Bezugssignal-Eingangsanschluß 1, einen Phasenvergleicher 2, einen spannungsabgestimmten Oszillator 3 (im folgenden auch als VCO bezeichnet), einen Frequenzteiler 4 zum Teilen der Frequenz des Ausgangssignals des spannungsabgestimmten Oszillators 3 durch den Faktor N und einen Ausgangsanschluß 5. Das Grundprinzip der PLL-Technik wird im folgen den anhand der F i g. 1 näher erläutert:

Ein Bezugssignal mit einer Frequenz f_r und ein Ausgangssignal des Frequenzteilers 4 mit einer Frequenz /„ liegen am Phasenvergleicher 2, der ein Ausgangssignal proportional zur Phasendifferenz zwi sehen dem Bezugsssignal und dem Ausgangssignal des Frequenzteilers 4 abgibt. Die Polarität der Ausgangsspannung des Phasenvergleichers 2 ist so zur Steuerung des spannungsabgestimmten Oszillators 3 gewählt, daß die Schwingfrequenz f_o des spannungsabgestimmten Oszillators 3 abnimmt, wenn die Phase des Ausgangssignals des Frequenzteilers 4 der Phase des Bezugssignales voreilt Wenn so die Frequenz f_v{ = fo/N) höher als die Frequenz /j- ist, weist die Phase des Ausgangssignals des Frequenzteilers 4 eine allmählich zunehmende Voreilung gegenüber der Phase des Bezugssignales auf, und der spannungsabgestimmte Oszillator 3 verringert seine Schwingfrequenz f_o( = N ■ f_v). Der Frequenz-Synthesizer wird schließlich stabilisiert, wenn vollständige Gleichheit zwischen den Frequenzen f_vund f_r vorliegt und eine entsprechende Phasenbeziehung aufgebaut ist, gemäß der der Phasenvergleicher 2 eine Steuerspannung zum Einstellen der Frequenz f_o' des spannungsabgestimmten Oszillators 3 auf die gewünschte Schwing-

frequenz f_o=N ■ f_r erzeugt Auf diese Weise kann ein Ausgangssignal, das eine Anfache Frequenz des Bezugssignals und eine konstante Phasenbeziehung zu diesem hat, vom Ausgangsanschluß 5 des Frequenz-Synthesizers abgeleitet werden.

Die PLL-Schaltung ist an sich sehr aufwendig wegen der großen Anzahl von Bauteilen. Er. wurden daher bereits zahlreiche Anstrengungen unternommen, um die PLL-Schaltung als eine einzige integrierte Schaltung aufzubauen. ι ο

Hierzu wirde z. B. der Frequenzteiler 4, der ein Digital-Glied ist und den kompliziertesten Aufbau hat, mit dem Phasenvergleicher 2 in der Form einer digitalen integrierten Schaltung zusammengefaßt, und der spannungsabgestimmte Oszillator 3 wurde getrennt hergestellt, um dann mit der digitalen integrierten Schaltung vereinigt zu werden. Der spannungsabgestimmte Oszillator 3 Lst nämlich eine Analog-Schaltung, und es hat sich in der bisherigen integrierten Schaltungstechnik als schwierig erwiesen, gemeinsam eine Digital-Schaltung und eine Analog-Schaltung auf einem einzigen Halbleiterkörper vorzusehen.

Die Integration-Injektion-Logik (im folgenden als I²L bezeichnet) als neue integrierte Schaltungstechnik ist erwogen worden, um diese Schwierigkeit zu überwinden. Sie erlaubt, zusammen mit Digital-Schaltungen in Analog-Schaltungstechnik ausgeführte bipolare Schaltungsbauelemente auf dem gleichen Halbleiterkörper vorzusehen.

Es zeigt

F i g. 2a einen schematischen Schnitt eines Teils einer integrierten Schaltung mit dem Grundaufbau eines einzelnen NICHT-Gliedes (Inverters), das diese PL-Schaltung verwendet, und

Fig.2b ein Ersatzschaltbild dieses I²L-NICHT-GHedes.

In F i g. 2a hat das PL-NICHT-Glied einen Injektoranschluß 6, einen Eingangsanschluß 7, Ausgangsanschlüsse 8 und 9, eine N-Epitaxie-Schicht 10, P-Schichten 11, 12 und N-Schichten 13, 14. Das in Fig.2b gezeigte I²L-NICHT-GHed hat ein komplementäres Paar aus einem als Injektor bezeichneten Lateral-PNP-Transistor Q\ und aus einem NPN-Transistor Qz im Kollektorbereich des PNP-Transistor Q_x. In Fig.2a bilden die N-Epitaxie-Schicht 10, die P-Schicht 11 und die P-Schicht 12 die Basis bzw. den Emitter bzw. den Kollektor des PNP-Transistors Q_x einer Lateral-Struktur, und dieser PNP-Transistor Q_x ist mit seiner Basis geerdet, um als Stromquelle zu dienen. Der NPN-Transistor Qz ist ein Schalttransistor, in dem als die Basis die bereits den Kollektorbereich des PNP-Transistors Qt bildende P-Schicht 12 vorgesehen ist, während die N-Epitaxie-Schicht 10 für den Emitter vorgesehen ist und die N-Schichten 13 und 14 die mehrfachen Kollektoren darstellen. Dieser NPN-Transistor Q> weicht von einem herkömmlichen NPN-Transistor in der Anordnung des Emitters und des Kollektors ab.

Bei einer praktischen Anwendung des NICHT-Gliedes der in F i g. 2a und 2b gezeigten PL-Schaltung ist der Kollektorausgang des NPN-Transistors im NICHT-Glied direkt mit der Basis eines anderen NPN-Transistors im nächsten NICHT-Glied verbunden, wie in Fig.3 gezeigt ist, wo der durch Strichpunktlinie umgebene Teil ein Einheits-NICHT-Glied bildet.

Die in Fig.3 dargestellte Schaltung arbeitet wie b5 folgt:

Ein NPN-Transistor Q₃ in einem (ersten) PL-NICHT-Glied ist in seinem leitenden Zustand, wenn eine Eingangsspannung mit hohem Pegel angelegt wird. Der Kollektorstrom eines PNP-Transistors <?*, der als Konstantstromquelle im nächsten 1²L-NICHT-Glied dient, fließt ganz in den NPN-Transistor Q3, was zu dessen Sättigung führt, und das Koüektorpotential des NPN-Transistors Q3, und damit das Basispotential eines NPN-Transistors Q₅ im nächsten I²L-NICHT-Glied. werden verringert auf ungefähr den Pegel von 0 V. Folglich wird der NPN-Transistor Qs abgtschaltet, und der Kollektorstrom eines PNP-Transistors Q, im übernächsten I²L-NICHT-Glied wird an die Basis eines NPN-Transistors im gleichen I²L-NICHT-Glied abgesehen, um diesen NPN-Transistor Qj einzuschalten. Zu diesem Zeitpunkt ist die Kollektorspannung des NPN-Transistors Qs gleich der Basis-Emitter-Vorwärts-Spannung (0,6 bis 0,7 V) des NPN-Transistors Q₁. Damit liegt der logische Pegel des I²L-NICHT-Gliedes so fest, daß der untere Pegelwert durch die Kollektor-Emitter-Sättigungsspannung Vcf(sat) des NPN-Transistors bestimmt ist, und der hohe Pegel wird durch die angestiegene Basis-Emitter-Spannung Vbe des NPN-Transistors definiert

Das I²L-NICHT-Glied hat jeweils einen einzigen Eingangsanschluß und mehrere Ausgangsanschlüsse, wie aus den Fig. 2a und 2b folgt Wenn daher mehrere derartige I²L-NICHT-Glieder zum Aufbau einer Logik-Schaltung verwendet werden, ist am Eingang jedes I²L-NICHT-Giiedes eine Zusammenschaltung mehrerer Zuleitungen vorgesehen.

Die I²L-Schaltung hat also zahlreiche Vorteile einschließlich einer hohen Integrationsdichte, einer geringen Leistungsaufnahme sowie niedriger Kosten, da ein einziges PL-Bauelement ein Signalverknüpfungsglied (Logik-Glied) bilden kann, obwohl die Abmessungen eines einzigen PL-Bauelements lediglich etwas größer als die Abmessungen eines herkömmlichen Transistors sind.

Jedoch begegnet die praktische Anwendung der PL-Schaltung auf die PLL-Schaltung Schwierigkeiten, wie weiter unten näher erläutert wird. Im NPN-Transistor sind für das PL-NICHT-Glied die Lagen von Kollektor und Emitter gegenüber dem herkömmlichen Transistor vertauscht (vgl. oben). Daher ist die Dicke der Basis des NPN-Transistors im PL-NICHT-Glied kleiner als die Dicke beim herkömmlichen Transistor gewählt, um eine unerwünschte Verringerung des Stromverstärkungsfaktors zu verhindern. Eine derartige Verringerung der Basisdicke führt zu einer beträchtlichen Verringerung der Kollektor-Emitter-Rückwäi·'*- Durchbruchsspannung Vceo eines NPN-Transistors, der auf übliche Weise zusammen mit diesem PL-NICHT-Glied auf dem gleichen Halbleiterkörper vorgesehen wird. Dadurch wird einerseits der zulässige Pegel der am Analog-Schaltungsteil anlegbaren Versorgungsspannung herabgesetzt, obwohl andererseits nach wie vor ein beträchtlich hoher Spannungspegel benötigt wird, weshalb es schwierig ist, den spannungsabgestimmten Oszillator auf dem gleichen Halbleiterkörper vorzusehen, der die übrigen PLL-Schaluingsteile enthält.

Weiterhin ist der Ausgangsspannungspegel des spannungsabgestimmten Oszillators, der eine Analog-Schaltung ist, oft nahe der Versorgungsspannung, während der Ausgangsspannungspegel des PL-NICHT-Gliedcs ungefähr gleich dem Erdpotential ist.

Weiterhin muß bei der PLL-Schaltung der spannungsabgestimmte Oszillator mit einer Schwingfrequenz in der Größenordnung von MHz schwingen.

Daraus entsteht eine andere Schwierigkeit, da ein geeignetes Eingangs-Zwischenglied (Interface) zwischen der bei einer derartigen hohen Schwingungsfrequenz arbeitenden Anaiog-Schaltung und dem I²L-NICHT-Glied vorgesehen werden muß.

Wegen dieser Nachteile ist es also schwierig, eine PLL-Schaltung mit I²L-Aufbau als eine integrierte Schaltung herzustellen, die auf einem einzigen Halbleiterkörper integriert ist.

Es ist auch ein spannungsabgestimmter Oszillator bekannt geworden (vgl. DE-OS 20 19 402), der insgesamt drei NAND-Gatter aufweist, von denen zwei in Reihe geschaltet und über einen kapazitiven Phasenschieber rückgekoppelt sind, während das dritte mit den beiden ersten über einen Widerstand verbunden und in sich rückgekoppelt ist. Der kapazitive Phasenschieber besteht aus einem Schwingquarz, der aber auch durch einen normalen Kondensator ersetzt werden kann, und einer Kapazitätsdiode, die in ihrer Kapazität von außen verändert werden kann, um die Frequenz des Oszillators zu variieren. Das dritte NAND-Gatter dient lediglich zur Einstellung eines mittleren Pegels.

Der vorgesehene kapazitive Phasenschieber erschwert die Ausführung des spannungsabgestimmten Oszillators in integrierter Schaltungstechnik außerordentlich, zumal auch zusätzliche Anschlüsse und zusätzliche Schaltungen erforderlich sind.

Schließlich ist ein spannungsabgestimmter Oszillator der eingangs genannten Art bekannt geworden (vgl. DE-AS 23 64 686), der für alle NPN-Transistoren geeignet sein soll, die eine symmetrische Form bilden, um die geraden Harmcr^{: Ua}n zu unterdrücken sowie um eine Differenzbildung zu übernehmen, um die dritte Harmonische zu unterdrücken. Zur Ermöglichung des symmetrischen Betriebs innerhalb jeder von drei Verstärkungs-Phasenschieberstufen sind die Kollektoren der beiden Transistoren jeder Stufe zusätzlich durch ein Paar anti-paralleler Dioden \erbunden. was nicht zuletzt den Aufwand erhöht. Auf die PL-Technik wird in diesem Zusammenhang nicht eingegangen, auch nicht auf einen Anschluß an andere Logik-Schaltungen.

Demgegenüber ist es Aufgabe der Erfindung, einen in einer integrierten Schaltung integrierbaren spannungsabgestimmten Oszillator der eingangs genannten Art anzugeben, der kein Zwischenglied zum Anschluß an eine Logik-Schaltung aus PL-NICHT-Gliedem benötigt und zusammen mit einer derartigen Logik-Schahung auf dem gleichen Halbleiterkörper herstellbar ist

Die erfindungsgemäße Lösung dieser Aufgabe erfolgt durch die Lehre nach dem Kennzeichen des Patentanspruchs 1.

Erfindungsgemäß ist also kein gesonderter (kapazitiver) Phasenschieber wie nach bekanntem Stand der Technik (vgL die vorgenannte DE-OS 2019 402) erforderlich, was die Ausführung des Oszillators in integrierter Schaltungstechnik sehr erleichtert. Beim erfindungsgernäßen Oszillator wird nämlich zur Phasenverschiebung und deren Änderung zur Frequenzeinstellung die ohnehin unvermeidliche Signallaufzeit in den NICHT-Gliedern benutzt, wobei diese Signallaufzeit über den Betriebsstrom der in I²L-Technik ausgeführten NICHT-Gliedern geändert wird.

In diesem Zusammenhang sind noch bekannt geworden:

(vgL DE-OS 23 43 386) ein Quarzkristalloszillator, der eine ungerade Anzahl von Stufen von komplementären, in Serie geschalteten Isolierschicht-Feldeffekttransistor-Invertern aufweist, wobei ein QuarzkristaEschwinger zwischen dem Ausgang der letzten Stufe und dem Eingang der ersten Stufe der Inverter geschaltet ist, um einen Rückkopplungskreis zu bilden; wegen der zusätzlichen Verwendung eines Quarzkristallschwin-) gers stößt auch hier die Integration auf Schwierigkeiten; und

(vgl. US-PS 35 73 640) eine Oszülatorschaltung mit Transistoren einschließlich zugehörigem Netzwerk, ohne daß aber dort die Transistoren — wie beim ίο erfindungsgemäßen Oszillator — die Steuerspannung in einen Abstimm-Betriebsstrom für die NICHT-Glieder umwandeln würden, zumal dort gar keine NICHT-Glieder vorgesehen sind.

Der erfindungsgemäße spannungsabgestimmte Oszil-Ii lator kann in vorteilhafter Weise direkt an eine I²L-Schaltung, wie z. B. einen Phasenvergleicher oder einen Frequenzteiler, angeschlossen werden, ohne ein Zwischenglied zu benötigen, und mit geringer Versorgungsspannung ohne wesentliche Leistungsaufnahme arbeiten. Damit kann eine PLL-Schaltung in einer integrierten Schaltung auf einem einzigen Halbleiterkörper integriert werden.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Dabei ist das sogenannte passive Optimal-Filter für sich bereits bekannt geworden (vgl. Zeitschrift »Raumfahrtforschung«, Heft 2/1964, S. 55 ff, insbesondere S. 62, Bild 14; ferner »How to Use of PLL-IC« [japan.]. Electronic Science Series 70, November 20, 1976, S. so 36—37; »The Bell System Technical Journal«, January 1962, S. 228, 229). Es weist einen solchen Phasengang auf, daß zunächst eine Phasenverzögerung und dann ein Phasenvoreilen zurück zum Anfangszustand stattfindet, so daß am Ausgang des Filters das Signal überhaupt keine Phasenverschiebung mehr gegenüber dem Eingang des Filters zeigt.

Anhand der Zeichnung wird die Erfindung nachfolgend beispielsweise näher erläutert Es zeigt

F i g. 1 ein Blockschaltbild mit dem Grundaufbau einer PLL-Schaltung;

F i ε. 2a einen Schnitt mit dem Aufbau eines einzelnen PL-NICHT-Gliedes;

Fig.2b ein Ersatzschaltbild für das in Fig.2a dargestellte I²L-NICHT-Glied;

3 Fig.3 ein Schaltbild einer Schaltung, in der das I²L-NICHT-Glied in mehreren Stufen verwendet ist;

Fig.4 ein Schaltbild eines grundlegenden Ausführungsbeispiels des erfindungsgemäßen spannungsabgestimmten Oszillators;

F i g. 5 ein Schaltbild eines Beispiels eines sogenannten Optimal-Filters (vgL oben), das als Tiefpaßfilter verwendet ist und am Ausgang eines Phasenvergleichers liegt;

F i g. 6 ein Schaltbild des Optimal-Filters, angeschlossen an dem Steuereingang des erfindungsgemäßen spannungsabgestimmten Oszillators;

Fig.7 ein Schaltbild des erfindungsgemäßen spannungsabgestimmten Oszillators, der mit einem Frequenzteiler verbunden ist;

ω F i g. 8 ein Schaltbild mit dem Aufbau eines anderen Ausführungsbeispiels des erfmdungsgemäßen spannungsabgestimmten Oszillators;

Fig.9 ein Schaltbild für die praktische Verbindung des in Fig.8 dargestellten spannungsabgestimmten b5 Oszillators mit einem Frequenzteiler; und

F i g. 10 ein Schaltbild mit dem Aufbau eines weiteren Ausführungsbeispiels des erfindungsgemäßen spannungsabgestimmten Oszillators.

F i g. 4 zeigt den Aufbau eines grundlegenden Ausführungsbeispiels des spannungsabgestimmten Oszillators. In Fig.4 hat der spannungsabgestimmte Oszillator einen Steuerspannungs-Eingangsanschluß 15, einen Ausgangsanschluß 16, mehrere I²L-PNP-Transistoren Q₈, Qi₀, Qu, mehrere I²L-NPN-Transistoren Q₉, Qu, Qu und einen herkömmlichen NPN-Transistor Qi₄.

Das Betriebsprinzip dieses spannungsabgestimmten Oszillators wird im folgenden anhand der Fig.4 näher erläutert. Die Transistoren Qe und Q) bilden ein I²L-NICHT-Glied als eine erste Stufe. Auf ähnliche Weise bilden die Transistoren Qw und Qu ein 1²L-NICHT-Glied als eine zweite Stufe und die Transistoren Qn und Q,₃ ein I²L-NICHT-Glied als eine dritte Stufe, deren Ausgangssignal zur ersten Stufe rückgeführt ist. Wenn tpd die Signalverzögerungszeit (Signallaufzeit) eines I²L-NICHT-Gliedes ist, ist die gesamte Signalverzögerungszeit eines durch diese drei NICHT-Glieder hindurchlaufenden Signals gleich 3 tpd. Damit schwingt der spannungsabgestimmte Oszillator bei einer Frequenz f_c mit einer Phasennacheilung von 180°, wobei die gesamte Signalverzögerungszeit 3 tpd beträgt, d. h., die Frequenz f_c erfüllt die Beziehung

fc =

6/,

(D

'pd

da die Rückkopplung des Ausgangssignals bei dieser Frequenz eintritt Diese Signalverzögerungszeit tpd ist umgekehrt proportional zum Kollektorstrom i_c jedes einzelnen PNP-Transistors.

Diese umgekehrt proportionale Beziehung zwischen der Signalverzögerungszeit tpd und dem Kollektorstrom ic wird im folgenden näher erläutert. Um z. B. den NPN-Transistor Qu leitend zu machen bzw. zu sperren, muß eine (Ersatz-)Kapazität C₀ einschließlich der Kapazität des Basisbereiches des Transistors Qu und der Streukapazität z. B. der Verbindungsleitung, aufgeladen bzw. entladen werden. Wenn der NPN-Transistor Qi ι wieder leitend gemacht wird, ist der Kollektorstrom /_cdes PNP-Transistors Qio der einzige Ladestrom für die Kapazität C₀, und das Basispotential des Transistors Q\, ist gegeben durchirr · fjnach Sperren des NPN-Transistors Qs (t[sj). Da die zum Leitendmachen des Transistors Qu erforderliche Schwellenwertspannung V,i, im wesentlichen konstant ist ist die Signalverzöge-

rungszeit t_Pd (AUS -<· EIN) während des Wieder-Leitendmachens des Transistors Q_n leicht zu berechnen:

/„(AUS-

• EIN) - V„, ■ Ss..

¹C

Um den Transistor Qn in seinem leitenden Zustand, in dem er gesättigt ist, zu sperren, müssen die überschüssigen Minoritätsladungsträger aus dem Basisbereich des Transistors Qn entfernt werden. Wenn der Transistor Q₉ leitend ist, hat sein Kollektorstrom den j3-fachen Wert des Kollektorstromes i_c des Transistors Qg, wobei β den Stromverstärkungsfaktor des Transistors Qg bedeutet. Daher ist die zum Abführen der überschüssigen Minoritätsladungsträger mit einer Ladungsmenge Q erforderliche Zeitdauer, d. h. die Signalverzögerungszeit tpd (EIN -► AUS) während der Sperrung des Transistors Qg aus dessen leitendem Zustand leicht zu berechnen:

/„„(EIN—>AUS) =

iß-D υ

Daraus folgt, daß die Signalverzögerungszeit tpd umgekehrt proportional zum Kollektorstrom i_c jedes einzelnen PNP-Transistors ist. Wenn λ der Stromverstärkungsfaktor jedes einzelnen PNP-Transistors mit geerdeter Basis ist, dann ist der Emitterstrom i_e dieses PNP-Transistors gegeben durch i_c=icloc und somit direkt proportional zum Kollektorstrom ic- Daher ist die Signalverzögerungszeit ipdumgekehrt proportional zum Emitterstrom i_e jedes einzelnen PNP-Transistors. Die Gleichung (1) zeigt, daß die Schwingungsfrequenz f_cder Reihenschaltung der drei NICHT-Glieder zusammen umgekehrt proportional zur Signalverzögerungszeit tpd ist Schließlich kann daraus geschlossen werden, daß die Schwingungsfrequenz f_c der Reihenschaltung der NICHT-Glieder direkt proportional zum Emitterstrom /_eder PNP-Transistoren ist

Wenn — vgl. F i g. 4 — eine Steuerspannung V_c am Steuerspannungs-Eingangsanschluß 15 liegt, tritt ein Emitterpotential V_e— V(,_e(NPN) den Emittern der NPN-Transistoren auf. Da die PNP-Transistoren an ihren Basisanschlüssen geerdet sind, ist die Emitterspannung der PNP-Transistoren gegeben durch — V(,_C(PNP)-istder durch den Widerstand R (vgl. F i g. 4) fließende Strom i_R gegeben durch:

^t

tf(NPN)

~*~ ^fc

fcf(PNP)

JK-(PNP)

Unter der Annahme, daß der gleiche Emitterstrom i_c durch die Emitter der PNP-Transistoren Qg, Qiο und Qi₂ fließt, ist dieser Emitterstrom /_e gegeben durch

1 . V_r

Der Term

Kw(NPN)

-K

fif(PNP)

3Ä

(5)

60

3Ä

in Gleichung (5) ist im wesentlichen konstant, da V₆T(NPN) und V₆T(PNP) im wesentlichen als konstant angesehen werden können. Wenn so dieses im wesentlichen konstante Glied vernachlässigt wird, ist der Emitterstrom i_c der PNP-Transistoren proportional zur Steuerspannung Ve.

Aus dem obigen Ergebnis folgt, daß die Schwingungsfrequenz fc des spannungsabgestimmten Oszillators in Fig.4 direkt proportional zur Steuerspannung V_e ist Die Emitterspannung — Vi_x(PHP) PNP-Transistoren beträgt lediglich ca. 0,6 V. Daher ist die Steuerspannung V_c von einigen V ausreichend, und die Versorgungsspannung Vcc für den NPN-Transistor Qu kann ebenfalls einige V betragen. Aus Fig.4 folgt, daß der Ausgangsanschluß 16 dieses spannungsabgestimmten Oszillators direkt mit einem Logik-Glied mit I²L-Aufbau verbunden sein kann und kein besonderes Zwischenglied erforderlich ist Da weiterhin der spannungsabgestimmte Oszillator aus einer ungeraden Anzahl von PL-NICHT-Gliedern in mehreren Stufen aufgebaut sein

kann, ist er auf einem Halbleiterkörper mit einer Größe integrierbar, wie sie für ca. 10 Transitoren mit herkömmlichem Aufbau erforderlich ist. Versuchsweise wurde ein spannungsabgestimmter Oszillator mit fünf NICHT-Glied-Stufen hergestellt. Die Versuchsergebnisse zeigten, daß der spannungsabgestimmte Oszillator eine ausgezeichnete Temperaturkennlinie von ca. 10"V⁰C in der Nähe seiner Schwingfrequenz Zc=2,5 MHz aufwies.

Der NPN-Transistor Q^ bildet eine hohe Impedanz gegenüber dem Steuerspannungs-Eingangssignal, um zu verhindern, daß der Verstärkungsfaktor des Phasenvergleichers nachteilig beeinflußt wird. Genauer, es wird im allgemeinen ein Tiefpaßfilter in der folgenden Stufe des Phasenvergleichers benötigt, um unnötige Komponenten einschließlich HF-Komponenten und Rausch-Komponenten, die im Phasenvergleicher erzeugt worden sind, auszuschließen, und das Ausgangssignal dieses Tiefpaßfilters bildet die tatsächliche Steuerspannung am spannungsabgestimmten Oszillator. Die Ausgangsimpedanz dieses Tiefpaßfilters ist relativ hoch. Wenn aber die Eingangsimpedanz des Steuerspannungs-Eingangsanschlusses des spannungsabgestimmten Oszillators niedrig ist, wird die Steuerspannung daran entsprechend verringert. Das Ergebnis entspricht einer Verringerung des Verstärkungsfaktors des Phasenvergleichers. Auch der Frequenzgang dieses Tiefpaßfilters kann gegebenenfalls nachteilig durch die geringe Eingangsimpedanz beeinflußt werden.

Beim spannungsabgestimmten Oszillator nach F i g. 4 kann jedoch der erforderliche Stromwert für eine Stufe kleiner als 100 μΑ sein, und der Widerstand R kann einen hohen Wert von über 10 kQ aufweisen. Auf diese Weise wird der Verstärkungsfaktor des Phasenvergleichers ohne den NPN-Transistor Qu nicht merklich verringert Praktisch kann daher der Widerstand im spannungsabgestimmten Oszillator als erforderliches Widerstandsbauelement des Tiefpaßfilters dienen.

Im folgenden wird das Tiefpaßfilter näher erläutert, das zum Anschluß an den Phasenvergleicher geeignet ist, der einen Ausgangsstrom erzeugt, der die Phasendifferenz zwischen den beiden Eingangssignalen darstellt

Als dieses Tiefpaßfilter wird ein Filter gemäß F i g. 5 verwendet (auch Optimal-Filter genannt vgl. oben). F i g. 5 zeigt den Aufbau eines derartigen Filters, das zum Anschluß an diesen Phasenvergleicher geeignet ist der einen derartigen Ausgangsstrom abgibt In F i g. 5 ist der (Ausgang des) Phasenstromvergleicher(s) als Stromquelle /_o gezeigt deren Strom die Phasendifferenz zwischen den beiden Eingangssignalen in dem Phasenvergleicher angibt Eine Beschallung Äi, Ä2 und C der Stromquelle /_o bildet das eigentliche Filter. Eine Spannungsquelle E gibt eine Vorspannung ab. Die Filter-Ausgangsspannung tritt an einem Ausgangsanschluß 17 auf und erzeugt die Steuerspannung am nachgeschalteten spannungsabgestimmten Oszillator, z. B. ist der Ausgangsanschluß 17 des in F i g. 5 gezeigten Filters mit dem Steuerspannungs-Eingangsanschluß 15 des in Fig.4 dargestellten spannungsabgestimmten Oszillators verbunden. Die Laplace-Transformation dieser Ausgangsspannung V_edes Filters ergibt sich zu:

Weiterhin stellt der Term

Si₂ + 1

lo

15

i(r, + T₂) + 1

in Gleichung (6) die Übertragungsfunktion des Filters dar. In einem derartigen Fall darf der Ausgangsanschluß des Filters nicht mit dem Steuerspannungs-Eingangsanschluß 15 des in Fig.4 dargestellten spannungsabgestimmten Oszillators verbunden sein und der Widerstand Ri in dem in F i g. 5 gezeigten Filter kann durch den Widerstand R (vgl. F i g. 4) ersetzt werden, um den in F i g. 6 gezeigten Schaltungsaufbau zu erhalten.

In F i g. 6 ist ein weiterer Widerstand /?3 vorgesehen, der einen Vorstrom zum Betrieb des spannungsabgestimmten Oszillators abgibt und einen Wert aufweist, der die folgende Beziehung erfüllt:

20

RR₃ R+R

Wenn der Widerstandswert des Widerstandes R₃ so gewählt ist, daß die Beziehung (7) erfüllt ist, wird die Emitterspannung der PNP-Transistoren Qs, Qio und Qu im wesentlichen konstant, und diese Transistoren sind, wie zuvor, wechselstrommäßig geerdet. Wenn daher eine von der Vorspannungsquelle einer Spannung Vaüber den Widerstand R3 in Fig.6 eingespeiste Vorstromkomponente vernachlässigt wird, ergibt die Laplace-Transformation der Spannung an einem Punkt ® in F i g. 6 (der dem Ausgangsanschluß 17 des in F i g. 5 gezeigten Filters entspricht) den folgenden Wert:

ν ω =

ST₂ + 1

35

+ ιύ+l

V(s) =

R, ■ I(s)

R₂C\md

Laplace-Transformierte des Stromes /»

Aus einem Vergleich zwischen den Gleichungen (6) und (8) folgt, daß der Wert von V'(s) gleich ist dem Wert von V(s).

Wenn daher die Werte von V₀₀ und R₃ geeignet gewählt sind, so daß die Vorspannung farn Punkt ® in F i g. 6 durch £"'= E— Vi_x mit /_o=0 gegeben ist, dann ist das Ergebnis vollkommen das gleiche, als wenn der Ausgangsanschluß 17 des in F i g. 5 gezeigten Filters mit dem Steuerspannungs-Eingangsanschluß 15 des in Fig.4 dargestellten spannungsabgestimmten Oszillators verbunden wäre. Damit kann einer der Widerstände im Filter als der Widerstand im spannungsabgestimmten Oszillators dienen und der NPN-Transistors

so Qu ist in diesem Fall nicht erforderlich.

Fig.7 zeigt eine Anwendung des spannungsabgestimmten Oszillators von F i g. 4 zum Anschluß an einen frequenzhalbierenden Frequenzteiler. In F i g. 7 ist der spannungsabgestimmte Oszillator 3a mit dem in F i g. 4 gezeigten Aufbau an einen Frequenzteiler 18 mit D-FIipflops aus I²L-NICHT-Gliedern verbunden. Der Frequenzteiler 17 hat einen Stromversorgungs-Eingangsanschluß 19, und das Teiler-Ausgangssignal tritt an einem Ausgangsanschluß 20 auf.

In F i g. 7 steuert das Ausgangssignal des spannungsabgestimmten Oszillators 3a direkt den Frequenzteiler 18, d. h. ohne jedes Zwischenglied (Interface). Jedoch ist (5) . eine Signalverzögerungszeit kürzer als die Signalverzögerungszeit tpd jedes NICHT-Gliedes des spannungsabgestimmten Oszillators 3a für die Logik-Glieder, erforderlich, die den Frequenzteiler 18 bilden, der dem spannungsabgestimmten Oszillator 3a nachgeschaltet ist Diese kürzere Signalverzögerungszeit kann wirksam

durch Verringern der Größe der einzelnen Transistoren in den I²L-NICHT-Gliedern oder durch Erhöhen des Emitterstromes der einzelnen PNP-Transistoren in den I²L-NICHT-Gliedern erzeugt werden. Jedoch kann ein starkes Anwachsen des Strombedarfs der Logik-Glieder auf mehr als den Ausgangsstrom des spannungsabgestimmten Oszillators 3a zu einer unzureichenden Kollektorstrom-Abgabe des Ausgangstransistors Qn im spannungsabgestimmten Oszillator 3a führen, und in einem derartigen Fall kann der Ausgangstransistor CPi₃ nicht zuverlässig arbeiten, da sein Kollektorstrom nicht ausreicht zur Speisung der PNP-Transistoren in den Logik-Gliedern, die den Frequenzteiler 18 bilden. Dieser Nachteil kann wirksam vermieden werden, indem die einzelnen Transistoren im spannungsabgestimmten Oszillator 3a in ihren Abmessungen größer als die einzelnen Transistoren in den den Spannungsteiler 18 bildenden Logik-Gliedern aufgebaut werden, so daß eine längere Signalverzögerungszeit mit einem Stromwert erzielbar ist, der ähnlich dem für die Logik-Glieder benötigten Wert ist. Ein anderes wirksames Mittel ist die Einfügung von wenigstens einem I²L-NICHT-Glied als Puffer.

Fig.8 zeigt eine Abwandlung des spannungsabgestimmten Oszillators von Fig.4, bei der eine andere Einrichtung zum Anlegen der Steuerspannung vorgesehen ist

Das Ausführungsbeispiel der Fig.8 entspricht dem Ausführungsbeispiel der Fig.4 insoweit, als die I²L-NICHT-Glieder in drei Stufen angeordnet sind. In Fig.8 ist ein weiterer PNP-Transistor Q\$ auf dem gleichen Halbleiterkörper vorgesehen, damit sich der Emitterstrom der PNP-Transistoren in den I²L-N ICHT-Gliedern proportional zur Steuerspannung ändern kann. Dieser PNP-Transistor Q15 ist mit seinem Kollektor an die zusammengeschalteten Emitter der PNP-Transistoren in den PL-Gliedern und mit seinem Emitter an den Stromversorgungsanschluß V«. über einen Widerstand /?, angeschlossen, und die Steuerspannung Ve liegt an der Basis des Transistors ζ)₎₅. Durch einen derartigen Aufbau kann ein Strom proportional zur Steuerspannung V_e in die PNP-Transistoren in den I²L-NICHT-GIiedern gespeist werden. Das heißt, ein Emitterpotential V_e+ V_bc tritt am Emitter des Transistors Qis abhängig von der Einspeisung der Steuerspannung Vc in den Steuerspannungs-Eingangsanschluß 15 auf. Folglich ist der durch den Widerstand R_a fließende Strom iiu gegeben durch:

Wenn angenommen wird, daß <x' der Stromverstärkungsfaktor des PNP-Transistors C?i5 bei geerdeter Basis ist und der gleiche Emitterstrom in den einzelnen PNP-Transistoren Q₈, Qw und Qn in den I²L-NICHT-Gliedern fließt, kann dieser Emitterstrom i_c ausgedrückt werden durch:

β'(Kr-

(10)

DerTerm

_ Kr- K

R.

in Gleichung (10) ist im wesentlichen konstant, da die Werte von V_1x und Vbe im wesentlichen als konstant angesehen werden können. Es hat sich deshalb gezeigt, daß der Emitterstrom i_e der PNP-Transistoren Qg, <?io und Qu in den I²L-NICHT-Gliedern proportional zur Steuerspannung V₁. ist.

Der spannungsabgestimmte Oszillator mil einem derartigen Aufbau kann direkt an den Frequenzteiler 18 aus den in Fig.9 gezeigten I²L-NICHT-Gliedern auf vollkommen gleiche Weise zu der in F i g. 7 dargestellten Verbindung ohne Zwischenglied (Interface) angeschlossen werden. In F i g. 9 hat der spannungsabgestimmte Oszillator 3b den in F i g. 8 gezeigten Aufbau,

jo und der Frequenzteiler 18 besteht aus den D-Flipflops in der Form der in F i g. 7 gezeigten I²L-N ICHT-Glieder.

Der PNP-Transistor Q\_S mit dem in F i g. 8 gezeigten herkömmlichen Aufbau kann im allgemeinen nicht mit einem besonders hohen Wert für den Stromverstärkungsfaktcr (h_fe) versehen werden, wenn er als Teil einer integrierten Schaltung hergestellt wird, weshalb dann die Eingangsimpedanz nicht so hoch ist Fig. 10 zeigt eine wirksame Anordnung für einen derartigen Fall. In Fig. 10 ist ein zusätzlicher NPN-Transistor Qm mit herkömmlichem Aufbau für die Stromverstärkung vorgesehen, um den in den PNP-Transistor C?is eingespeisten Strom zu verringern und die Eingangsimpedanz zu erhöhen. Es ist offensichtlich, daß ein derartiger NPN-Transistor Qi₆ sehr einfach in die integrierte Schaltung mit einbezogen werden kann.

Die Zwischenschaltung eines Transistorverstärkers zwischen den Steuerspannungs-Eingangsanschluß 15 und die zusammengeschalteten Emitter der PNP-Transistoren in den PL-NICHT-Gliedern (vgl. Fig. 8-10)

so bewirkt den weiteren Vorteil, daß die Abstimmbarkeit des spannungsabgestimmten Oszillators frei wählbar ist, was eine freiere Schaltungsauslegung ermöglicht.

Hierzu 3 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Spannungsabgestimmter Oszillator,

— mit einer mit dem Steuerspannungs-Eingangsanschluß verbundenen Quelle zur Erzeugung eines der Steuerspannung proportionalen Abstimmstroms und

— mit einer ungeraden Anzahl von NICHT-Gliedern, die

— zur Schwingungserzeugung eine Phasenverschiebung vornehmen und

— jeweils aus Paaren von Transistoren bestehen, die folgendermaßen verbunden sind:

— der Kollektor des jeweils einen Transistors mit der Basis des jeweils einen Transistors des folgenden Traiisistor-Paars, wobei für das letzte Paar das erste Paar als folgendes Paar gilt, und

— die Emitter aller jeweils anderen Transistoren untereinander,

dadurch gekennzeichnet,

— daß die Transistor-Paare der NICHT-Glieder jeweils aus komplementären Transistoren (NPN- und PNP-Transistoren) bestehen,

— daß von jedem Transistor-Paar zusammengeschaltet sind:

— die Basis des NPN-Transistors (Qs; Qu; <?b) mit dem Kollektor des PNP-Transistors (Qa <?io;<?i2)und

— der Emitter des NPN-Transistors (Q₉; Qu; Q13) mit der Basis des PNP-Transistors (Qg; <?io;<?i2),und

— daß die untereinander verbundenen Emitter aller PNP-Transistoren (Q»; Q_i0; Q12) mit der Quelle zur Erzeugung des der Steuerspannung proportionalen Abstimmstroms verbunden sind

(F ig. 4).