DE2826486C2 - - Google Patents
Info
- Publication number
- DE2826486C2 DE2826486C2 DE2826486A DE2826486A DE2826486C2 DE 2826486 C2 DE2826486 C2 DE 2826486C2 DE 2826486 A DE2826486 A DE 2826486A DE 2826486 A DE2826486 A DE 2826486A DE 2826486 C2 DE2826486 C2 DE 2826486C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor layer
- electrode
- recess
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 54
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 4
- 239000007772 electrode material Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000010437 gem Substances 0.000 description 2
- 229910001751 gemstone Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
Die Erfindung bezieht sich auf eine lichtemittierende
Halbleitervorrichtung der im Oberbegriff des Anspruchs
1 angegebenen Gattung sowie auf ein Herstellungsverfahren
hierfür. Eine derartige lichtemittierende Halbleitervorrichtung ist
aus der US-PS 40 17 881 bekannt.
Bei der bekannten Halbleitervorrichtung ist
die erste Halbleiterschicht p-leitend, während die zweite
Halbleiterschicht n-leitend ist. Hierbei ist zur Herstellung
einer ohmschen Kontaktierung der p-leitenden ersten Halb
leiterschicht ein Teilbereich der darüberliegenden n-lei
tenden zweiten Halbleiterschicht in einen p⁺-Bereich umdotiert
worden. Auf der freien Oberfläche des umgewandelten Be
reiches der zweiten Halbleiterschicht befindet sich eine
ohmsche Elektrode. Zur Kontaktierung der zweiten Halblei
terschicht steht eine weitere ohmsche Elektrode direkt
mit der freien Oberfläche dieser Schicht in Berührungs
kontakt. Die zur ohmschen Kontaktierung der p-leitenden
ersten Halbleiterschicht erforderliche teilweise Umdotierung
der darüberliegenden n-leitenden zweiten Halbleiterschicht
begründet allerdings einen relativ hohen Fertigungsaufwand.
Weiterhin ist aus "IEEE Journal of Quantum Electronics",
Vol. QE-11, No. 7, 1975, Seiten 421 bis 426 eine Halbleiter
laseranordnung bekannt, bei der die beiden Anschluß-Elektro
denschichten auf gegenüberliegenden Seiten des scheibenförmigen Halb
leiters angeordnet sind. Dort wird angestrebt, die mechanischen
Beanspruchungen bei Verwendung von Iso
lierschichten bzw. Kristallunstetigkeiten bei Einsatz
von pn-Übergängen zu vermeiden. Hierzu wird zwischen der
obersten aktiven Halbleiterschicht aus p-GaAs und der
darüberliegenden metallischen, nur streifenförmig mit
ihr in Verbindung stehenden Elektrodenschicht anstelle
eines Isoliermaterials eine Halbleiterschicht aus nGa1- z
Al z As aufgewachsen. Diese zusätzliche Schicht bewirkt
eine Isolation zwischen den randseitigen Elektrodenschicht
bereichen und der oberen aktiven p-GaAs-Schicht mit ver
ringerter mechanischer Beanspruchung. Diese zusätzliche
Schicht hat aber keinerlei aktive elektrische Funktion,
sondern dient ausschließlich der Isolation mit verringerter
elektrischer mechanischer Spannungsbelastung.
Der Erfindung liegt die Aufgabe zugrunde, eine lichtemit
tierende Halbleitervorrichtung gemäß dem Oberbegriff des
Patentanspruchs 1 zu schaffen, die bei einfachem Aufbau
und verhältnismäßig geringem Herstellungsaufwand eine
zuverlässige elektrische Kontaktierung erlaubt.
Diese Aufgabe wird mit den im kennzeichnenden Teil des
Patentanspruchs 1 genannten Merkmalen gelöst.
Die erfindungsgemäße lichtemittierende Halbleitervorrichtung
zeichnet sich somit durch sehr einfachen Schichtenaufbau,
der keinerlei Umdotierungen oder dergleichen erfordert,
aus, wobei die obere Halbleiterschicht eine bis zur darun
terliegenden Halbleiterschicht reichende Ausnehmung auf
weist, die die direkte elektrische Kontaktierung mittels
der diese Ausnehmung auskleidenden sowie einen Teil der
darüberliegenden Halbleiterschicht bedeckenden Elektro
denschicht in einfacher Weise ermöglicht. Da die zweite
Halbleiterschicht, auf der sich auch die andere Elektroden
schicht befindet, aus eigenleitendem Material besteht,
kann zwischen den beiden Elektroden kein störender Querstrom
auftreten.
Die im Anspruch 2 angegebene Maßnahme hat den Vorteil
einer besonders einfachen Herstellung mehrerer erfindungs
gemäßer lichtemittierender Halbleitervorrichtungen.
Die Ausgestaltung der Erfindung gemäß Anspruch 3
bezweckt, daß die beiden Lötanschlüsse
in derselben
Ebene liegen.
Das im Anspruch 4 angegebene Verfahren zur Herstellung
der lichtemittierenden Halbleitervorrichtung nach einem
der Ansprüche 1 bis 3 bringt den Vorteil, daß die Kontak
tierung der ersten Elekrodenschicht gleichzeitig mit dem
Aufbringen des Elektrodenmaterials auf der zweiten Halb
leiterschicht durchführbar ist, so daß es hierzu nicht
mehrerer Arbeitsgänge bedarf.
Im folgenden wird die Erfindung anhand von Ausführungs
beispielen unter Bezugnahme auf die Zeich
nungen näher erläutert. Es zeigen
Fig. 1A bis 1G aufeinanderfolgende Schritte der Fer
tigung eines Ausführungsbeispiels der Erfindung,
Fig. 2 und 3 eine perspektivische Ansicht bzw.
eine Schnittansicht des
gem. den Fig. 1A bis 1G
hergestellten Ausführungsbeispiels,
Fig. 4 eine Schnittansicht einer ein zweites Ausführungsbeispiel der Erfindung
aufweisenden Lumineszenzdiode,
Fig. 5 eine perspektivische Ansicht des bei der Lumineszenz
diode gem. Fig. 4 verwendeten
Ausführungsbeispiels der Erfindung, und
Fig. 6A bis 6F aufeinanderfolgende Schritte der
Fertigung des Ausführungsbeispiels gem. Fig. 5.
In den Fig. 1A bis 1G sind die Herstellungsschritte
zur Ausbildung eines Ausführungsbeispiels in Form eines
Leucht-Halbleiterchips mit einem Übergang zwi
schen einer n-leitenden Halbleiterschicht und einer eigenleitenden
Schicht, deren spezifischer Wider
stand erheblich höher als der der n-Schicht ist, veranschau
licht.
Beim ersten in Fig. 1A gezeigten Schritt wurde als erste Halbleiterschicht
eine n-leitende Schicht 41 aus Halbleitermaterial auf
einem Saphir-Substrat 40 mit einer Dicke von 10-100 µm
aufgebracht. Dies erfolgte durch Aufwachsen von GaN aus
der Dampfphase mit n ≈ 1018 cm-3. Dann wurde auf der
n-Schicht 41 als zweite Halbleiterschicht eine nachfolgend als i-Schicht bezeichnete
eigenleitende Schicht 42 ausgebildet, wie dies in
Fig. 1B gezeigt ist. Dies erfolgte in einem Fall durch
Aufwachsen von GaN aus der Dampfphase. Das GaN war mit
einem p-Dotierstoff (ein Dotierstoff, der an der Licht
emission teilnimmt) wie Zn dotiert. In einem anderen
Fall wurde die n-Schicht 41 durch Diffusion (alter
nativ könnte eine Ionenimplantation verwendet werden)
eines p-Dotierstoffs von der Oberfläche der n-Schicht
41 in diese hinein ausgebildet. Die Dicke der i-Schicht
42 lag bei etwa 10 µm oder darunter. Beim nächsten in
Fig. 1C gezeigten Schritt wurde die dünne i-Schicht 42
mit Hilfe einer Diamantnadel geritzt, um eine
Vielzahl paralleler, im Querschnitt V-förmiger Ausnehmungen
43 in regelmäßigen Abständen zu erzeugen. Das Ritzen
erfolgte so tief, daß der Boden der Ausnehmungen 43 in der
n-Schicht 41 lag. Als nächster in Fig. 1D gezeigter
Schritt wurde eine dünne Schicht 44 aus Metall, die
als eine ohmsche Elektrodenschicht diente, auf der
Außenfläche der i-Schicht 42 so ausgebildet, daß auch
die Oberflächen der Ausnehmungen 43 von dieser Metall
schicht 44 bedeckt wurden. Bei diesem Beispiel wurde
die Metallschicht 44 durch Vakuumverdampfen von Al mit
einer Dicke von etwa 500 nm erzeugt. Die Metallschicht
44 wurde dann selektiv mit einem Metall beschichtet, das
gegenüber einem geschmolzenen Lot widerstandsfähig oder
mit ihm verträglich ist (in diesem Fall wurde Ni durch
Vakuumverdampfen mit einer Dicke von etwa 500 nm abge
schieden). Dadurch wurde eine erste Gruppe von Beschichtungsbereichen
45 auf der Metallschicht 44 geschaffen, von dene sich
jeder in einem eine der Ausnehmungen 43 enthaltenden Be
reich befand, und eine zweite Gruppe von Beschichtungsbereichen
45′ ausgebildet, von denen jeder von den Beschichtungsbereichen 45
beabstandet war und im ebenen Bereich zwischen
zwei Ausnehmungen 43 lag, wie dies in Fig. 1E gezeigt ist.
Danach wurde auf die Oberflächen der Metallbeschichtungsbereiche
45, 45′ ein geeignetes Flußmittel (nicht gezeigt) aufge
bracht und die so bearbeitete Scheibe 40 A in ein nicht
gezeigtes Lotbad getaucht. Als Beispiel wurde ein 60%-Sn-
40%-Pb-Lot mit einer Temperatur von etwa 523 K verwendet.
Das Eintauchen wurde mehrmals wiederholt und dauerte
jedesmal wenige Sekunden. Als Ergebnis wurden zwei Grup
pen von Lötanschlüssen 46 und 46′ auf den beiden Grup
pen von Metallbeschichtungsbereichen 45 bzw. 45′ aufgebaut, wie
dies in Fig. 1F gezeigt ist. Jeder Lötanschluß 46
füllte jeweils eine Ausnehmung 43 auf. Während dieses Verfahrens
wurde der größte Teil der unbeschichteten Teile der
Metallschicht 44 aus Aluminium vom Lot weggeätzt. Die
Entfernung dieses Teils der Metallschicht 44 wurde in
einem nachfolgenden chemischen Ätzprozeß vervollstän
digt. Die aus Ni bestehenden Beschichtungsbereiche 45, 45′
schützen die darunterliegenden Teile der aus Al be
stehenden Metallschicht 44 vor einem Zerfressen durch
das Lot. Auf diese Weise wurde die Scheibe 40 A gemäß Fig. 1F
mit ersten Elektroden 47 für die n-Schicht 41 in den die Aus
nehmungen enthaltenden Bereichen und mit zweiten Elektroden 47′
für die i-Schicht 42 versehen, welche von den ersten
Elektroden 47 beabstandet und mit diesen abwechselnd an
geordnet waren. Die Scheibe 40 A wurde dann, wie bei 48
in Fig. 1G angedeutet, in eine Vielzahl von Chips 60
zerteilt, von denen jedes eine erste Elektrode 47 und
eine zweite Elektrode 47′ aufwies.
Das Zerteilen kann auch so ausgeführt werden, daß sich Chips
ergeben, die zwei oder mehr erste Elektroden 47 und die
gleiche Anzahl von zweiten Elektroden 47′ aufweisen. Das
GaN-Chip 60 strahlte blaues Licht aus, wenn zwischen
die erste Elektrode 47 und die zweite Elektrode 47′
eine Spannung angelegt wurde. Eine Leuchtvorrichtung
dieser Art wird nachfolgend als m-i-n-Vorrichtung be
zeichnet.
Die Ausnehmungen 43 und die Elektroden 47 und 47′, die in den
Fig. 6C bis 6F dargestellt sind, können in verschiedenen
Mustern ausgebildet werden. Die Fig. 2 und 3 zeigen ein
Beispiel, bei dem die Ausnehmungen 43 geradlinig verlaufen und so
wohl die erste als auch die zweite Elektrode 47, 47′ in
der Draufsicht kreisförmig sind.
Grundsätzlich kann der Erfindungsgedanke auch unter Verzicht
auf Löt
anschlüsse in die Praxis umgesetzt werden.
Als Beispiel hierfür zeigt Fig. 4 eine m-i-n-Leucht-
Vorrichtung ohne Lötanschlüs
se. Bei dieser Vorrichtung enthält ein
Leucht-Halbleiterchip 60 ein Saphirsubstrat 40, auf dem
sich als erste Halbleiterschicht eine n-leitende Halbleiterschicht 41 (etwa aus
GaN) befindet. Ferner ist auf der n-Schicht 41 eine zweite Halbleiterschicht in Form einer i-
Schicht 42 ausgebildet. Die i-Schicht 42 ist selektiv
zusammen mit einem Oberflächenbereich der n-Schicht 41
zur Bildung einer Ausnehmung 43 entfernt, welche in
diesem Fall gemäß Darstellung in Fig. 5 die Form
eines geradlinigen Schlitzes annimmt. Als Folge wird
die n-Schicht 41 am Boden dieser Ausnehmung 43 frei
gelegt. Die Tiefe der Ausnehmung 43 muß größer als die
Dicke der i-Schicht 42 sein, hat ansonsten aber keine
besondere Beschränkung. Es kann zugelassen werden, daß
die Ausnehmung 43 das Substrat 40 erreicht. Eine erste ohm
sche Elektrodenschicht 65 (für die n-Schicht 41) wird
so ausgebildet, daß sie die Oberflächen der Ausnehmung
43 und einen begrenzten Bereich (in dem die Ausnehmung
43 ausgebildet ist) der Außenfläche der i-Schicht 42 be
deckt. Die n-leitende ohmsche Elektrodenschicht 65 kann
die Oberflächen der Ausnehmung 43 entweder völlig oder
nur teilweise (beispielsweise nur über einen Teil der
vollständigen Länge der Ausnehmung 43) bedecken, soweit
sich die Elektrodenschicht 65 von der Außenfläche der i-
Schicht 42 bis zur freiliegenden Oberfläche der n-Schicht
41 fortsetzt. Auf dem unbedeckten Bereich der Oberfläche
der i-Schicht 42 wird eine zweite Metallelektrodenschicht 66
so ausgebildet, daß sie von der Elektrodenschicht 65
elektrisch isoliert ist. Auf diese Weise besitzt dieses
Chip 60 zwei Elektrodenschichten 65 und 66 auf derselben
Oberfläche.
Ein in Fig. 4 gezeigter Kontaktfuß 67 besitzt eine erste
Elektrode 67 a für die n-Schicht 41 des Chips 60 und eine
zweite Elektrode 67 b für die i-Schicht 42, zwischen de
nen sich ein Isolator 67 c befindet. Eine Fläche der
ersten Elektrode 67 a und eine Fläche der zweiten
Elektrode 67 b liegen in derselben Ebene. Das Chip 60
wird durch Verwendung einer Preßverbindungstechnik zur
Herstellung der elektrischen Verbindungen zwischen dem
Chip 60 und dem Kontaktfuß 67 auf diesem so montiert, daß die erste
Elektrodenschicht 65 und die zweite Elektrodenschicht
66 in Kontakt mit der ersten Elektode 67 a bzw. einer zwei
ten Elektrode 67 b gebracht werden. Die Leucht-Halblei
tervorrichtung wird durch Anbringen einer Linse 68 an
dem Kontaktfuß 67 zum Einschließen des montierten Chips 60
vollendet.
Wenn ein negatives Potential an die erste Elektrode
67 a und ein positives Potential an die zweite Elektrode
67 b angelegt wird, ist die Vorrichtung bzw. das Chip 60 gem.
Fig. 4 in Durchlaßrichtung gepolt und strahlt
Licht aus.
Die Fig. 6A bis 6F zeigen ein Verfahren zur
industriellen Fertigung eines Leucht-Halbleiterchips
der m-i-n-Art, das dem Chip 60 gemäß den Fig. 4 und 5 ähn
lich, in der Draufsicht jedoch rechtwinklig ist.
Beim ersten in Fig. 6A gezeigten Schritt wird als erste Halbleiterschicht
eine n-leitende Halbleiter-Schicht 41 nach bekannter
Technik auf einem Saphir-Substrat 40 ausgebildet. Beim
nächsten Schritt wird auf der n-Schicht 41 gemäß Dar
stellung in Fig. 6B eine i-Schicht 42, d. h. eine
Schicht mit einem vergleichsweise hohen Widerstand als zweite Halbleiterschicht ausgebildet.
Die i-Schicht 42 wird dann in ausgewählten Bereichen
zusammen mit einem Oberflächenteil der n-Schicht 41
entfernt, wie dies in Fig. 6C gezeigt ist. Dabei
ergibt sich eine Vielzahl von übereinstimmenden Aus
nehmungen 43 (geradlinige und parallele Schlitze) in
regelmäßigen Abständen. Das Verfahren zur Ausführung
des Schritts nach Fig. 6C
kann beispielsweise mit Hilfe einer
Ritzeinrichtung, einer
Ultraschall-Schneideinrichtung oder einer selektiven
Ätztechnik erfolgen. Dann wird, wie aus Fig. 6D zu er
kennen, auf dem gesamten Bereich der i-Schicht 42 eine
Metallschicht 70, die als eine ohmsche Elektrode
für n-leitendes Halbleitermaterial dienen kann, so
ausgebildet, daß sie die Oberflächen der Ausnehmungen
43 ebenfalls bedeckt. Beim nächsten in Fig. 6E gezeig
ten Schritt wird die Metallschicht 70 selektiv ent
fernt, um eine Vielzahl übereinstimmender Spalte 72
jeweils in einer kurzen Entfernung von einer Ausnehmung
43 zu schaffen. Das bedeutet, daß die Spalte 72 mit
denselben Abständen wie die Ausnehmungen 43 ausgebil
det werden. Die selektive Entfernung (entweder auf mechanische Weise oder durch chemisches Ätzen) der Metallschicht
70 erfolgt tief genug, um die i-Schicht 42 in den
Spalten 72
freizulegen. Die danach erhaltenen Abschnitte der Metallschicht 70 entsprechen den in den Fig. 4 und 5 gezeigten
Elektrodenschichten 65 und 66 - diese Entsprechung ist durch die Klammerausdrücke in Fig. 6F angedeutet. Gemäß
Fig. 6F wird eine nach den
Schritten der Fig. 6A bis 6E erhaltene Scheibe 71
entlang Schnittlinien 74 in eine Vielzahl übereinstim
mender Chips 60 zerschnitten. Dies kann beispielsweise
durch Zerteilen oder Ritzen erfolgen und zwar so, daß
jedes Chip 60 eine einzige Ausnehmung 43 und einen
einzigen Spalt 72 aufweist.
Nach diesem Beispiel wurden m-i-n-artige Leuchtvorrich
tungen mit dem in Fig. 4 gezeigten Aufbau hergestellt.
Die n-leitende Halbleiter-Schicht 41 wurde aus GaN mit
n ≈ 1018 cm-3 aus der Dampfphase auf dem Saphir-Substrat
40 bis zu einer Dicke von 10-100 µm aufgewachsen. Die
i-Schicht 42 wurde in einem Fall durch Aufwachsen von
GaN aus der Dampfphase und in einem anderen Fall durch
Diffusion eines p-Dotierstoffs in die n-Schicht 41 von
deren Außenfläche ausgebildet. Das GaN war im ersteren
Fall mit einem p-Dotierstoff wie Zn dotiert. Die
Metall
schicht 70 auf der i-Schicht 42 wurde durch
Vakuumverdampfen von Au, In oder Sn hergestellt. In ei
nigen Fällen wurde ein Doppelschichtkontakt dadurch her
gestellt, daß zunächst W, Mo oder Cr auf der i-Schicht
42 abgeschieden wurde und daß dann auf dem anfänglich
abgeschiedenen Metallfilm Au, In oder Sn abgeschieden
wurde. Das Chip 60 wurde mittels einer Wärmedruckver
bindungstechnik auf dem Kontaktfuß 67 montiert. Die nach
diesem Beispiel hergestellten Vorrichtungen strahlten
blaues Licht ab.
Claims (5)
1. Lichtemittierende Halbleitervorrichtung (60) mit
- a) einem Substrat (40) mit einer ebenen Begrenzungs fläche,
- b) einer ersten Halbleiterschicht (41), die die Be grenzungsfläche bedeckt,
- c) einer zweiten Halbleiterschicht (42), die auf der ersten Halbleiterschicht angebracht ist und eine von der ersten Halbleiterschicht abweichende Leit fähigkeit aufweist,
- d) einer ersten Elektrodenschicht (65), die mit der ersten Halbleiterschicht eine ohmsche Verbindung bildet, und
- e) einer auf einem Teil der Oberfläche der zweiten Halbleiterschicht angebrachten zweiten Elektroden schicht (66), die sich in kontaktierender Berührung mit dem darunterliegenden Teil der zweiten Halblei terschicht befindet,
dadurch gekennzeichnet, daß
- f) die erste Halbleiterschicht (41) die Begrenzungs fläche des Substrats (40) bis auf eine Ausnehmung (43) mit gleichförmiger Dicke bedeckt,
- g) daß die zweite Halbleiterschicht (42) aus eigen leitendem Material besteht und die erste Halbleiter schicht (41) bis auf die Ausnehmung (43) überdeckt, und
- h) daß die erste Elektrodenschicht (65) teilweise ebenfalls auf der Oberfläche der zweiten Halbleiter schicht (42) angeordnet ist und außerdem die Ausneh mung (43) einschließlich des freien Teils der ersten Halbleiterschicht (41) auskleidet.
2. Lichtemittierende Halbleitervorrichtung nach Anspruch
1, dadurch gekennzeichnet, daß die Ausnehmung (43) rinnen
förmig ausgebildet ist.
3. Lichtemittierende Halbleitervorrichtung nach Anspruch
1 oder 2, dadurch gekennzeichnet, daß auf der ersten Elek
trodenschicht (65) ein die Ausnehmung (43) auffüllender
erster Lötanschluß (46) und auf der zweiten Elektroden
schicht (66) ein vom ersten Lötanschluß (46) isolierter
zweiter Lötanschluß (46′) angeordnet ist.
4. Verfahren zur Herstellung einer lichtemittierenden
Halbleitervorrichtung (60) nach einem der Ansprüche 1
bis 3, dadurch gekennzeichnet, daß die Auskleidung der
Ausnehmung (43) mit dem Elektrodenmaterial gleichzeitig
mit dem Aufbringen des Elektrodenmaterials auf den einen
Teil der Oberfläche der zweiten Halbleiterschicht (42)
durchgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7241777A JPS546787A (en) | 1977-06-17 | 1977-06-17 | Luminous element |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2826486A1 DE2826486A1 (de) | 1979-01-25 |
DE2826486C2 true DE2826486C2 (de) | 1987-11-26 |
Family
ID=13488675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782826486 Granted DE2826486A1 (de) | 1977-06-17 | 1978-06-16 | Lichtemittierende halbleitervorrichtung und verfahren zu ihrer herstellung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4316208A (de) |
JP (1) | JPS546787A (de) |
CA (1) | CA1112749A (de) |
DE (1) | DE2826486A1 (de) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4476620A (en) * | 1979-10-19 | 1984-10-16 | Matsushita Electric Industrial Co., Ltd. | Method of making a gallium nitride light-emitting diode |
US4396929A (en) * | 1979-10-19 | 1983-08-02 | Matsushita Electric Industrial Company, Ltd. | Gallium nitride light-emitting element and method of manufacturing the same |
EP0035118B1 (de) * | 1980-02-28 | 1985-11-21 | Kabushiki Kaisha Toshiba | Lichtemittierendes Halbleiterelement der III-V-Verbindung und Verfahren zu seiner Herstellung |
JPS5866198U (ja) * | 1981-10-30 | 1983-05-06 | 株式会社東芝 | フアンガ−ドの取付構造 |
DE3208638A1 (de) * | 1982-03-10 | 1983-09-22 | Siemens AG, 1000 Berlin und 8000 München | Lumineszenzdiode aus siliziumkarbid |
JPS58213491A (ja) * | 1982-06-07 | 1983-12-12 | Omron Tateisi Electronics Co | 半導体レ−ザ |
JPS5954065U (ja) * | 1982-10-04 | 1984-04-09 | 三菱電機株式会社 | 空気調和機の風漏れ防止装置 |
KR890002811B1 (ko) * | 1986-11-04 | 1989-07-31 | 삼성전자 주식회사 | 히트 싱크를 겸한 과전류 파괴방지용 집적회로를 내장한 발광소자 패키지 |
DE8711105U1 (de) * | 1987-08-14 | 1987-11-26 | Siemens AG, 1000 Berlin und 8000 München | Leiterplatte für die Elektronik |
JP2588213B2 (ja) * | 1987-09-30 | 1997-03-05 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
JP3022565B2 (ja) * | 1988-09-13 | 2000-03-21 | 株式会社日立製作所 | 半導体装置 |
US5220199A (en) * | 1988-09-13 | 1993-06-15 | Hitachi, Ltd. | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate |
JPH03292779A (ja) * | 1990-04-10 | 1991-12-24 | Matsushita Electric Ind Co Ltd | 発光素子およびその製造方法 |
US5281830A (en) * | 1990-10-27 | 1994-01-25 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using gallium nitride group compound |
US5149958A (en) * | 1990-12-12 | 1992-09-22 | Eastman Kodak Company | Optoelectronic device component package |
JPH04103666U (ja) * | 1991-02-18 | 1992-09-07 | 日亜化学工業株式会社 | 青色発光デバイスの電極 |
JP2666228B2 (ja) * | 1991-10-30 | 1997-10-22 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体発光素子 |
JP2796919B2 (ja) * | 1992-05-11 | 1998-09-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メタライゼーション複合体および半導体デバイス |
EP1450415A3 (de) | 1993-04-28 | 2005-05-04 | Nichia Corporation | Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung |
US5472886A (en) * | 1994-12-27 | 1995-12-05 | At&T Corp. | Structure of and method for manufacturing an LED |
JP3228858B2 (ja) * | 1995-10-17 | 2001-11-12 | アルプス電気株式会社 | 発光ダイオード装置 |
JPH08250770A (ja) * | 1995-12-28 | 1996-09-27 | Nichia Chem Ind Ltd | 発光デバイスの製造方法 |
US6235141B1 (en) | 1996-09-27 | 2001-05-22 | Digital Optics Corporation | Method of mass producing and packaging integrated optical subsystems |
GB2325080A (en) * | 1997-05-07 | 1998-11-11 | Mitel Semiconductor Ab | Mountings for semiconductor light emitting devices |
US6107122A (en) * | 1997-08-04 | 2000-08-22 | Micron Technology, Inc. | Direct die contact (DDC) semiconductor package |
JPH11220170A (ja) * | 1998-01-29 | 1999-08-10 | Rohm Co Ltd | 発光ダイオード素子 |
US6184544B1 (en) * | 1998-01-29 | 2001-02-06 | Rohm Co., Ltd. | Semiconductor light emitting device with light reflective current diffusion layer |
US6331450B1 (en) | 1998-12-22 | 2001-12-18 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device using group III nitride compound |
US6888171B2 (en) * | 2000-12-22 | 2005-05-03 | Dallan Luming Science & Technology Group Co., Ltd. | Light emitting diode |
US6940704B2 (en) | 2001-01-24 | 2005-09-06 | Gelcore, Llc | Semiconductor light emitting device |
US6791119B2 (en) * | 2001-02-01 | 2004-09-14 | Cree, Inc. | Light emitting diodes including modifications for light extraction |
JP2003086843A (ja) * | 2001-09-14 | 2003-03-20 | Sharp Corp | 半導体発光素子及び半導体発光装置 |
RU2231171C1 (ru) * | 2003-04-30 | 2004-06-20 | Закрытое акционерное общество "Инновационная фирма "ТЕТИС" | Светоизлучающий диод |
US20070110361A1 (en) * | 2003-08-26 | 2007-05-17 | Digital Optics Corporation | Wafer level integration of multiple optical elements |
US7417220B2 (en) | 2004-09-09 | 2008-08-26 | Toyoda Gosei Co., Ltd. | Solid state device and light-emitting element |
MX2007007939A (es) * | 2004-12-27 | 2007-11-07 | Quantum Paper Inc | Dispositivo de representacion visual emisivo direccionable e imprimible. |
US9419179B2 (en) | 2007-05-31 | 2016-08-16 | Nthdegree Technologies Worldwide Inc | Diode for a printable composition |
US8674593B2 (en) | 2007-05-31 | 2014-03-18 | Nthdegree Technologies Worldwide Inc | Diode for a printable composition |
US9534772B2 (en) | 2007-05-31 | 2017-01-03 | Nthdegree Technologies Worldwide Inc | Apparatus with light emitting diodes |
US8877101B2 (en) | 2007-05-31 | 2014-11-04 | Nthdegree Technologies Worldwide Inc | Method of manufacturing a light emitting, power generating or other electronic apparatus |
US9018833B2 (en) | 2007-05-31 | 2015-04-28 | Nthdegree Technologies Worldwide Inc | Apparatus with light emitting or absorbing diodes |
US8809126B2 (en) | 2007-05-31 | 2014-08-19 | Nthdegree Technologies Worldwide Inc | Printable composition of a liquid or gel suspension of diodes |
US9425357B2 (en) | 2007-05-31 | 2016-08-23 | Nthdegree Technologies Worldwide Inc. | Diode for a printable composition |
US8846457B2 (en) | 2007-05-31 | 2014-09-30 | Nthdegree Technologies Worldwide Inc | Printable composition of a liquid or gel suspension of diodes |
US8395568B2 (en) | 2007-05-31 | 2013-03-12 | Nthdegree Technologies Worldwide Inc | Light emitting, photovoltaic or other electronic apparatus and system |
US9343593B2 (en) | 2007-05-31 | 2016-05-17 | Nthdegree Technologies Worldwide Inc | Printable composition of a liquid or gel suspension of diodes |
US8415879B2 (en) | 2007-05-31 | 2013-04-09 | Nthdegree Technologies Worldwide Inc | Diode for a printable composition |
US8852467B2 (en) | 2007-05-31 | 2014-10-07 | Nthdegree Technologies Worldwide Inc | Method of manufacturing a printable composition of a liquid or gel suspension of diodes |
US8133768B2 (en) * | 2007-05-31 | 2012-03-13 | Nthdegree Technologies Worldwide Inc | Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system |
US8889216B2 (en) * | 2007-05-31 | 2014-11-18 | Nthdegree Technologies Worldwide Inc | Method of manufacturing addressable and static electronic displays |
US7992332B2 (en) | 2008-05-13 | 2011-08-09 | Nthdegree Technologies Worldwide Inc. | Apparatuses for providing power for illumination of a display object |
US8127477B2 (en) | 2008-05-13 | 2012-03-06 | Nthdegree Technologies Worldwide Inc | Illuminating display systems |
KR100986440B1 (ko) * | 2009-04-28 | 2010-10-08 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
JP5197654B2 (ja) * | 2010-03-09 | 2013-05-15 | 株式会社東芝 | 半導体発光装置及びその製造方法 |
JP6107060B2 (ja) | 2011-12-26 | 2017-04-05 | 日亜化学工業株式会社 | 発光装置の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3307049A (en) * | 1963-12-20 | 1967-02-28 | Siemens Ag | Turnoff-controllable thyristor and method of its operation |
GB1143633A (de) * | 1965-03-10 | 1900-01-01 | ||
SE311701B (de) * | 1966-07-07 | 1969-06-23 | Asea Ab | |
US3517278A (en) * | 1967-10-02 | 1970-06-23 | Teledyne Inc | Flip chip structure |
DE1789063A1 (de) * | 1968-09-30 | 1971-12-30 | Siemens Ag | Traeger fuer Halbleiterbauelemente |
US3593070A (en) * | 1968-12-17 | 1971-07-13 | Texas Instruments Inc | Submount for semiconductor assembly |
US3761782A (en) * | 1971-05-19 | 1973-09-25 | Signetics Corp | Semiconductor structure, assembly and method |
US3950233A (en) * | 1973-07-30 | 1976-04-13 | Signetics Corporation | Method for fabricating a semiconductor structure |
JPS5734671B2 (de) * | 1974-09-20 | 1982-07-24 | ||
JPS52104091A (en) * | 1976-02-27 | 1977-09-01 | Hitachi Ltd | Light-emitting semiconductor |
US4097890A (en) * | 1976-06-23 | 1978-06-27 | Hewlett-Packard Company | Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture |
US4097887A (en) * | 1976-09-13 | 1978-06-27 | General Electric Company | Low resistance, durable gate contact pad for thyristors |
-
1977
- 1977-06-17 JP JP7241777A patent/JPS546787A/ja active Granted
-
1978
- 1978-06-16 DE DE19782826486 patent/DE2826486A1/de active Granted
- 1978-06-16 CA CA305,606A patent/CA1112749A/en not_active Expired
-
1980
- 1980-05-30 US US06/155,007 patent/US4316208A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4316208A (en) | 1982-02-16 |
DE2826486A1 (de) | 1979-01-25 |
CA1112749A (en) | 1981-11-17 |
JPS5649468B2 (de) | 1981-11-21 |
JPS546787A (en) | 1979-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2826486C2 (de) | ||
DE1903961C3 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE2554398C3 (de) | Kontaktierung einer Lumineszenzdiode | |
DE69628520T2 (de) | Methode zur Herstellung organischer LED Matrizen | |
DE2629203C2 (de) | ||
DE3919462C2 (de) | ||
DE2903336C2 (de) | Leuchtdioden-Anzeigeeinrichtung | |
DE2234590A1 (de) | Elektrolumineszenz-halbleiterbauteil | |
DE69936488T2 (de) | Halbleiteremissionselement und Herstellungsverfahren | |
DE1954694C3 (de) | Signalspeicherplatte für eine Aufnahmeröhre mit einer Elektronenstrahlquelle und Verfahren zu ihrer Herstellung | |
DE2142146B2 (de) | Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente | |
DE1024640B (de) | Verfahren zur Herstellung von Kristalloden | |
DE3013196A1 (de) | Halbleiteranordnung | |
EP2223336A1 (de) | Leuchtdiodenchip mit überspannungsschutz | |
DE3131991C2 (de) | Verfahren zum Herstellen einer Zenerdiode | |
DE2550346A1 (de) | Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements | |
DE2509585A1 (de) | Halbleiterelement und verfahren zu dessen herstellung | |
DE2716205C3 (de) | Elektrolumineszenzanzeigevorrichtung und Verfahren zu deren Herstellung | |
DE2628381B2 (de) | Vorrichtung zum Bohren von Mikrokanälen zwischen zwei einander gegenüberliegenden Flächen eines n-leitenden Halbleiterkörpers | |
DE1489250A1 (de) | Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
DE3230569A1 (de) | Verfahren zur herstellung eines vertikalkanaltransistors | |
DE1564534A1 (de) | Transistor und Verfahren zu seiner Herstellung | |
DE2608813C3 (de) | Niedrigsperrende Zenerdiode | |
DE2039027C3 (de) | Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck | |
DE1300165B (de) | Mikrominiaturisierte Halbleiterdiodenanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |