DE2813542A1 - Verfahren und anordnung zur modifizierung von adressen fuer die speicheransteuerung eines ein-chip-mikrocomputers mit extern erweiterbarem speicher - Google Patents

Verfahren und anordnung zur modifizierung von adressen fuer die speicheransteuerung eines ein-chip-mikrocomputers mit extern erweiterbarem speicher

Info

Publication number
DE2813542A1
DE2813542A1 DE19782813542 DE2813542A DE2813542A1 DE 2813542 A1 DE2813542 A1 DE 2813542A1 DE 19782813542 DE19782813542 DE 19782813542 DE 2813542 A DE2813542 A DE 2813542A DE 2813542 A1 DE2813542 A1 DE 2813542A1
Authority
DE
Germany
Prior art keywords
addresses
microcomputer
memory
address
external memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782813542
Other languages
English (en)
Other versions
DE2813542B2 (de
DE2813542C3 (de
Inventor
Helmut Stettmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2813542A priority Critical patent/DE2813542C3/de
Priority to US06/022,702 priority patent/US4308590A/en
Priority to GB7910643A priority patent/GB2019059B/en
Priority to FR7907631A priority patent/FR2421424A1/fr
Priority to JP3768679A priority patent/JPS54133845A/ja
Publication of DE2813542A1 publication Critical patent/DE2813542A1/de
Publication of DE2813542B2 publication Critical patent/DE2813542B2/de
Application granted granted Critical
Publication of DE2813542C3 publication Critical patent/DE2813542C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA
78 P 10 46 BRD
Verfahren und Anordnung zur Modifizierung von Adressen für die Speicheransteuerung eines Ein-Chip-Mikrocomputers mit extern erweiterbarem Speicher.
Die vorliegende Erfindung betrifft ein Verfahren sowie eine Anordnung zur Modifizierung von Adressen für die Speicheransteuerung eines Ein-Chip-Mikrocomputers mit extern erweiterbarem Speicher, wobei im Mikrocomputer ein interner Speicher mit einer Speicherkapazität von η Binärwörtern vorgesehen ist, wobei die Adressierung eines externen .Speichers über eine vorgegebene Anzahl m von Anschlüssen am Mikrocomputer durchgeführt wird, wobei der Mikrocomputer die Adressen sowohl für den internen als auch für den externen Speicher sukzessive von einem kleinsten Adressenwert an zählend liefert und wobei im Mikrocomputer für Adressen außerhalb des Adressenbereiches für den internen Speicher eine Umschaltung von einer Adressierung des internen Speichers auf eine Adressierung des externen Speichers erfolgt.
Lz 1 Nea/28.3.78 g09840/02$1
- /- VPA 78 P 10 43 BRD
Bei Ein-Chip-Mikrocomputern sind neben dem Zentralprozessor (Mikroprozessor) auch noch weitere Komponenten, insbesondere ein Programmspeicher in einem Halbleiterchip integriert. Aus der DE-OS 26 54 278 ist auch bekannt geworden, bei Ein-Chip-Mikrocomputern die Speicherkapazität durch einen dem Mikrocomputer extern zuzuschaltenden Speicher zu erweitern. Für die Adressierung der Speicher ist dabei eine Möglichkeit vorgesehen, bei der Adressierung von dem internen (mitintegrierten) Speicher auf den externen Speicher umzuschalten. Für die Adressierung des externen Speichers sowie für den Datenverkehr ist am Mikrocomputer eine bestimmte Anzahl von extern zugänglichen Anschlüssen erforderlich.
Bei integrierten Schaltkreisen stellt generell der Aufwand für das Gehäuse mit nach außen führenden Anschlüssen (Pins) im Vergleich zum Aufwand für das Schaltkreissystem - das ist der Schaltkreis ohne nach außen führende elektrische Anschlüsse und ohne Gehäuse - einen wesentlichen, ins Gewicht fallenden Faktor dar. Bei der Konzeption von integrierten Schaltkreisen ist man daher generell bemüht, die Zahl der Anschlüsse (Pins) am Gehäuse und damit den Aufwand für das Gehäuse möglichst gering zu halten. Insbesondere bei Mikroprozessoren und Mikrocomputern kann es daher sogar zweckmäßig sein, zur Einsparung von Anschlüssen (Pins) am Gehäuse zusätzlichen Schaltungsaufwand im Schaltkreissystem zu treiben, da zusätzliche Schaltungskomponenten im Schaltkreis gegenüber zusätzlichen Anschlüssen (Pins) am Gehäuse vergleichsweise weniger ins Gewicht fallen.
Bei einem Ein-Chip-Mikrocomputer mit extern erweiterbarem Speicher ist daher die Speicherkapazität des
909840/0261
- Ύ - VPA 78 P 1 O 4 5 BRD
externen Speichers und damit die durch den internen und den externen Speicher insgesamt realisierbare Speicherkapazität durch die Zahl der Anschlüsse (Pins) am Gehäuse beschränkt, welche man insgesamt für den Adressen- und Datenverkehr zwischen Mikrocomputer und externem Speicher zulassen will.
Beim Ein-Chip-Mikrocomputer nach der oben genannten DE-OS 26 54 278 ist die Anordnung speziell so getroffen, daß ein auf dem Mikrocomputer-Chip befindliches 1K-Bytes-Rom extern auf maximal 4K-Bytes erweiterbar ist. Weiterhin ist die Anordnung so getroffen, daß bei einem Wertebereich von 1 - 1023 für den internen Speicher Adressen, welche den Wert von 1023 übersteigen, im
.15 wesentlichen unverändert über 12 extern zugängliche Anschlüsse (Pins) am Mikrocomputer an den externen Speicher ausgegeben werden.
Geht man allgemein davon aus, daß der interne Speicher eine Speicherkapazität von η-Wörtern besitzt und daß am Mikrocomputer m-Anschlüsse zur Adressierung des externen Speichers zur Verfügung stehen, so können bei der vorstehend angegebenen Art der Adressierung des aus internem und externem Speicher gebildeten Gesamtspeichers beim vorbekannten Mikrocomputer insgesamt 2m Wörter adressiert werden. Die zur Verfügung stehende nutzbare Speicherkapazität des externen Speichers hängt direkt mit der Anzahl der Anschlüsse (Pins) am Mikrocomputer zusammen und kann nur durch Vergrößerung der Anzahl dieser Anschlüsse (Pins) erweitert werden.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, bei vorgegebener Anzahl von extern zugänglichen
909840/0261
- X - VPA 78 P 10^6 BRQ
Anschlüssen (Pins) am Mikrocomputer eine größere externe Speichererweiterung zu ermöglichen.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß der Adressenbereich für den externen Speicher mit Adressenwerten oberhalb der Adressenwerte des Adressenbereiches für den internen Speicher in einen Wertebereich vom kleinsten vorkommenden Adressenwert bis 2m transformiert wird, worin m gleich der Anzahl der Anschlüsse am Mikrocomputer ist, über welche die Adressen an den externen Speicher ausgegeben werden.
Die Transformierung des Adressenbereiches für den externen Speicher ist dabei gemäß Ausgestaltungen des Erfindungsgedankens auf zweierlei Weise möglich: Einerseits kann von den im Mikrocomputer erzeugten A-dressen mit Werten oberhalb des Wertebereiches der Adressen für den internen Speicher vor ihrer Ausgabe an den externen Speicher der Wert η subtrahiert werden, wobei η gleich der Zahl der Adressen des beim kleinsten . vorkommenden Adressenwert beginnenden Wertebereichs der Adressen für den internen Speicher ist.
Zum anderen können im Mikrocomputer erzeugte Adressen mit Werten im Bereich von η bis 2m - 1 unverändert und Adressen mit Werten größer 2m - 1 nach Subtraktion des Wertes 2m an den externen Speicher abgegeben werden, wobei η gleich der Zahl der Adressen des beim kleinsten vorkommenden Adressenwert beginnenden Wertebereiches der Adressen für den internen Speicher und m gleich der Anzahl der Anschlüsse am Mikrocomputer ist, über welche die Adressen an den externen Speicher ausgegeben werden.
In Weiterbildung der Erfindung ist. eine Anordnung zur
909840/0261
- ^- VPA 78 P 1 O 4 6 BRO
Durchführung des Verfahrens, "bei dem von den im Mikrocomputer erzeugten Adressen mit Werten oberhalb des Wertebereiches der Adressen für den internen Speicher der Wert η subtrahiert wird, durch folgende Merkmale gekennzeichnet:
Eine im Mikrocomputer vorgesehene Gatterschaltung mit zwei Eingängen für die beiden höchstwertigsten Bits der im Mikrocomputer erzeugten Adressen, in der die beiden Eingänge für die beiden höchstwertigsten Bits jeweils an einem Eingang eines Exklusiv-NOR-Gatters liegen und in welcher der Eingang für das Bit mit der zweithöchsten Wertigkeit über einen Inverter an einen Ausgang zur Ausgabe eines Adressenbits an den externen Speicher angekoppelt ist und der Ausgang des Exklusiv-NOR-Gatters zur Ausgabe eines Umschaltsignals für eine Umschaltung zwischen einer Adressierung des internen Speichers und einer Adressierung des exte^rnen Speichers dient.
Eine Anordnung zur Durchführung des Verfahrens, bei dem im Mikrocomputer erzeugte Adressen mit Werten im Bereich von η bis 2m - 1 unverändert und Adressen mit Werten größer 2m - 1 nach Subtraktion des Wertes 2m an den externen Speicher ausgegeben werden, ist in weiterer Ausgestaltung der Erfindung durch folgende Merkmale gekennzeichnet:
Eine im Mikrocomputer vorgesehene Gatterschaltung mit zwei Eingängen für die beiden höchstwertigsten Bits der im Mikrocomputer erzeugten Adressen, in der die beiden Eingänge für die beiden höchstwertigsten Bits jeweils an einem Eingang eines Exklusiv-NOR-Gatters liegen und in welcher der Eingang für das Bit mit der zweithöchsten Wertigkeit direkt an einen Ausgang zur Ausgabe eines Adressenbits an den externen Speicher angekoppelt ist und der Eingang des Exklusiv-NOR-Gatters zur Ausgabe
90 9840/0261
eines Umschaltsignals für eine Umschaltung zwischen einer Adressierung des internen Speichers und einer Adressierung des externen Speichers dient.
Die Erfindung wird im folgenden an Hand von Ausführungsbeispielen näher erläutert. In den Figuren der Zeichnung zeigt:
Fig. 1 eine Gatterschaltung für eine Möglichkeit der Transform!erung des Adressenbereichs für den externen Speicher; und
Fig. 2 eine Gatterschaltung für eine weitere Möglichkeit der Transformierung des Adressenbereichs für den externen Speicher.
Die folgenden Ausführungen basieren auf der Annahme, daß In einen Ein-Chip-Mikrοcomputer ein interner Speicher mit einer Speicherkapazität von 2K-Bytes zur Verfügung steht. Damit sind also in diesem internen Speicher η = 2048 Binärwörter speicherbar. Weiterhin seien am Mikrocomputer m = 12 extern zugängliche Anschlüsse (Pins) für eine Adressierung eines externen Speichers verfügbar. Über diese 12 Anschlüsse können binär die Zahlen 0 bis 4095 ausgegeben werden, d. h., es ist ein externer 4K-Speicher adressierbar. Im Interesse einer für einen Programmierer übersichtlichen Speicherorganisation wird dem internen Speicher der Adressenbereich 0 bis 2047 zugeordnet. Zur Vermeidung von Adressenlücken muß dann der Adressenbereich für den externen Speicher zwischen den Adressenwerten 2048 bis 6143 liegen. Damit liegt der Adressenbereich für den externen Speicher außerhalb des Adressenbereiches für den internen Speicher.
Ein interner 2K-Speicher und ein externer 4K-Speicher ergeben einen 6K-Gesamtspeicher, wofür ein Adressenregister mit 13 Bits Länge erforderlich ist.
909840/0281
-/- VPA 78 P 1 IH6 BRQ
Dem erfindungsgemäßen Verfahren liegt nun der Gedanke zugrunde, diejenigen Adressen, welche an den externen Speicher ausgegeben werden sollen, so zu transformieren, daß sie in das Intervall von 0 bis 4095 passen, das mit den 12 extern zugänglichen Anschlüssen (Pins) am Mikrocomputer beherrschbar ist. Diese Transformierung kann auf zwei Arten erfolgen.
Einmal kann vom Adressenwert im Adressenregister des Mikrocomputers für alle Werte, welche größer als 2047 sindj der feste Wert 2048 subtrahiert und die Differenz an den externen Speicher geleitet werden. Damit wird das Intervall 2048 bis 6143 in das Intervall 0 bis 4095 transformiert, so daß sich für den externen Speicher der mit 12 extern zugänglichen Anschlüssen am Mikrocomputer beherrschbare Adressenbereich ergibt. Diese Subtraktion gestaltet sich aus folgenden Gründen besonders einfach.
Die insgesamt vorkommenden Adressenwerte von 0 bis 6143 lassen sich durch 13 Bit-Stellen darstellen, welche mit Aq bis A^p bezeichnet werden sollen. Die an den externen Speicher auszugebenden Adressen seien mit A'q bis A1^4 bezeichnet. Da der fest zu subtrahierende Wert
12
2048 = 2 in dualer Darstellung nur in seiner Bit-Stelle A^1 eine 1 und in seinen niederwertigeren Bit-Stellen Aq bis A1Q jeweils eine 0 besitzt, sind in den im Mikrocomputer erzeugten Adressen nur die beiden höchstwertigsten Bit-Stellen A11 und A12 von der Subtraktion betroffen, während alle anderen Bit-Stellen AQ bis A10 durch die Subtraktion einer 0 keine Änderung erfahren. Dieser Sachverhalt ist in der folgenden Tabelle I dargestellt.
909840/0261
4ή -jt-
78 P 1 O 4 6 BRD
Tabelle I
Im Mikrocomputer erzeug- auszugebende Adressen nach
jt f\
te Adressen Subtraktion von 2048 = 212
I A11 A1O *· . . Aq (A'12) A'^ A'1O ... . A'q
O ' OX.. .. X - ... . -
O Ί X .. .. X (0) 0 Jv « · · . X
1 0 X ... .. X (0) 1 Jv * · · . X
keine Ausgabe, da zum internen Speicher gehörig an externen Speicher auszugeben
Aus dieser Tabelle ist ersichtlich, daß Adressenwerte gemäß Zeile 1 mit einer 0 in den Bit-Stellen A11 und A12 im Wertebereich von 0 bis 2047 liegen und damit nicht ausgegeben werden, weil sie dem internen Speicher zugeordnet sind. Es erfolgt dabei auch keine Subtraktion des festen Wertes 2048. Adressenwerte mit einer 1 in der Bit-Stelle A11 bzw. A12 sind größer als 2047, so daß von diesen Adressenwerten der feste Wert 2048 subtrahiert wird. Durch diese Subtraktion ergeben sich die Adressenwerte in der Spalte für die auszugebenden Adressen, wobei lediglich in der Bit-Stelle A^1 eine 1 entstehen kann. In der Bit-Stelle A'12 ergibt sich für die auszugebenden Adressen stets eine 0, so daß ein dieser Bit-Stelle zugeordneter extern zugänglicher Anschluß am Mikrocomputer entfallen kann.
Die vorstehend erläuterte Transformation ist schaltungstechnisch durch eine Gatterschaltung gemäß Fig. 1 realisierbar. Da bei dem erläuterten Subtraktionsverfahren wie oben ausgeführt die Bit-Stellen AQ bis A10 unberührt bleiben, können diese im Mikrocomputer erzeugten Bit-Werte direkt über extern zugängliche Anschlüsse (Pins) ausgegeben werden. Da dieser Sachverhalt konventionell
909840/0261
ist, sind die entsprechenden Anschlüsse in Fig. 1 nicht dargestellt. Der dargestellten Gatterschaltung werden an Anschlüssen A11 und A12 die Werte für die Bit-Stellen A11 und A12 zugeführt. Da der Wert in der Bit-Stelle A11 gemäß den Zeilen 2 und 3 der Tabelle I durch die Subtraktion des Wertes 2048 invertiert wird, ist in der Gatterschaltung nach Fig. 1 zwischen dem Eingang A11 und einem Ausgang A'11, welcher gleich dem extern zugänglichen Anschluß des Mikrocomputers für die Bit-Stelle A^1 der auszugebenden Adresse ist, ein Inverter 3 vorgesehen. Weiterhin sind die Eingänge A11 und A12 auf jeweils einen Eingang eines Exklusiv-NOR-Gatters 1 geführt, dessen Ausgang Ag zur Ausgabe eines Schaltsignals dient, durch das die Umschaltung von der Adressierung des internen Speichers im Mikrocomputer auf die Adressierung des externen Speichers erfolgt. Für Adressen mit Werten von 0 bis 2047 sind gemäß Zeile 1 der Tabelle I die Bit-Stellen A11 und A12 gleich 0. Für diesen Fall liefert das Exklusiv-NOR-Gatter 1 an seinem Ausgang Ag den Wert 1, durch den auf die Adressierung des internen Speichers im Mikrocomputer geschaltet wird.
Für im Mikrocomputer erzeugte Adressenwerte, welche größer als 2047 sind, steht gemäß den Zeilen 2 und 3 der Tabelle I in der Bit-Stelle A11 oder in der Bit-Stelle A12 für die im Mikrocomputer erzeugten Adressen immer eine 1, während in der jeweils anderen Bit-Stelle immer eine 0 steht. Damit wird am Ausgang A„ des Exklusiv-NOR-Gatters 1 immer der Wert 0 geliefert, durch den im Mikrocomputer auf die Adressierung des externen Speichers umgeschaltet wird.
Für den Fall, daß in den im Mikrocomputer erzeugten Adressen beide Bit-Stellen A11 und A12 gleich 1 werden
909840/0261
VPA 78 P 1 O 4 6 BRO
sollten, womit eine Adresse außerhalb des zulässigen Adressenbereiches vorliegen würde, können die Eingänge A11 und A12 in der Gatterschaltung nach Fig. 1 auf Eingänge eines zusätzlichen UND-Gatters 2 geführt werden, an dessen Ausgang A^ dann ein Alarmsignal mit dem Wert 1 auftreten würde, durch das dieser unzulässige Zustand unterdrückt werden könnte. Da dieser Sachverhalt jedoch nicht primär erfindungswesentlich ist, wird auf die Unterdrückung eines solchen unzulässigen Zustandes hier nicht näher eingegangen.
Die zweite Möglichkeit der Transformierung des Adressenbereiches für den externen Speicher besteht darin, für im Mikrocomputer erzeugte Adressenwerte, welche größer als 4095 sind, den Wert der Bit-Stelle A12, welcher dann gleich 1 ist, zu unterdrücken und den Rest als externe Adresse auszugeben. Liegt andererseits der Wert der im Mikrocomputer erzeugten Adresse zwischen 2048 und 4095, so wird er unverändert als Adresse für den externen Speicher ausgegeben. Dieser Sachverhalt ist in der nachfolgenden, der Tabelle I entsprechenden Tabelle II dargestellt.
Tabelle II
Im Mikrocomputer erzeug- auszugebende Adressen mit Un
te Adressen terdrückung von A12 für Adres
sen größer 4095
> A11 A10 ... . A0 A'^ Α·10 .... A0
0 ' 0 X ... . X .... - *
0 1 X . X 1 X .... X **
1 0 X . X 0 X .... X **
* = keine Ausgabe, da zum internen Speicher gehörig ** = an externen Speicher auszugeben.
909840/0261
- vr - VPA 78 p j ο 4 β BRO
Aus dieser Tabelle ist ersichtlich, daß für Adressenwerte, welche im Bereich von O bis 2047 liegen, wiederum keine Ausgabe erfolgt, weil dieser Adressenbereich dem internen Speicher im Mikrocomputer zugeordnet ist. Aus den Zeilen 2 und 3 der Tabelle II ist ersichtlich, daß die Bit-Stelle A12 in den im Mikrocomputer erzeugten Adressen in den an den externen Speicher auszugebenden Adressen keine Berücksichtigung findet und daß lediglich die Bit-Stelle A11 in den im Mikrocomputer erzeugten A-dressen mit gleichem Wert in die entsprechende Bit-Stelle der an den externen Speicher auszugebenden Adressen auftritt.
Dieser Sachverhalt ist durch eine Gatterschaltung nach Fig. 2 realisierbar, wobei in Fig. 2 gleiche Elemente wie in der Gatterschaltung nach Fig. 1 mit gleichen Bezugszeichen versehen sind. Diese Gatterschaltung nach Fig. 2 unterscheidet sich lediglich dadurch von der Gatterschaltung nach Fig. 1 daß der Inverter 3 in der Leitung zwischen dem Eingang A11 und dem Ausgang A'^ entfällt, d. h., der Wert der Bit-Stelle A11 in den im Mikrocomputer erzeugten Adressen wird direkt auf den extern zugänglichen Anschluß (Pin) A^1 zur Ausgabe an dem externen Speicher gegeben. Die Bit-Stelle A12in den im Mikrocomputer erzeugten Adressen wird für die Ausgabe nicht berücksichtigt und lediglich zur Erzeugung des Umschaltsignals am Ausgang Ag des Exklusiv-NOR-Gatters für die Umschaltung von der Adressierung des internen Speichers auf die Adressierung des externen Speichers im Sinne der Ausführungen zur Gatterschaltung nach Fig. 1 ausgenützt.
Aus den vorstehenden Erläuterungen ist ersichtlich, daß allgemein bei einem internen Speicher im Mikrocomputer
909840/0261
- VPA 78 P 10 46.SB
mit einer Speicherkapazität von η Wörtern (Bytes) und m verfügbaren Anschlüssen am Mikrocomputer zur Adressierung eines externen Speichers 2 Wörter im externen Speicher und damit ein aus internem und externem Speieher gebildeter Gesamtspeicher mit 2m + η Wörtern adressierbar ist. Im Gegensatz zu dem eingangs erläuterten bekannten Ein-Chip-Mikrocomputer nach der DE-OS 26 54 278, bei dem Adressen, welche größer als die Adressen des dem internen Speicher zugeordneten Wertebereiches sind, unverändert an den externen Speicher ausgegeben werden, so daß für den aus internem und externem Speicher gebildeten Gesamtspeicher insgesamt nur 2m Wörter adressierbar sind, kann also durch das erfindungsgemäße Verfahren sowie die erfindungsgemäße Anordnung die Speicherkapazität des aus internem und externem Speicher gebildeten Gesamtspeicher um den Wert η vergrößert werden. Bei gleicher Anzahl von für die Adressierung des externen Speichers zur Verfügung stehenden Anschlüssen (Pins) zur Adressierung des externen Speichers kann erfindungsgemäß also bei gleicher Anzahl von extern zugänglichen Anschlüssen die insgesamt adressierbare Speicherkapazität erhöht werden.
2 Figuren
5 Patentansprüche
909840/0261

Claims (5)

  1. Patentans-prüehe
    Verfahren zur Modifizierung von Adressen für die Speicheransteuerung eines Ein-Chip-Mikrocomputers mit extern erweiterbarem Speicher, wobei im Mikrocomputer ein interner Speicher mit einer Speicherkapazität von η Binärwörtern vorgesehen ist, wobei eine Adressierung eines externen Speichers über eine vorgegebene Anzahl m von Anschlüssen am Mikrocomputer durchgeführt wird, wobei der Mikrocomputer die Adressen sowohl für den internen als auch für den externen Speicher sukzessive von einem kleinsten Adressenwert an zählend liefert und wobei im Mikrocomputer für Adressen außerhalb des Adressenbereiches für den internen Speicher eine Umschaltung von einer Adressierung des internen Speichers auf eine Adressierung des externen Speichers erfolgt, dadurch gekennzeichnet, daß der Adressenbereich für den externen Speicher mit Adressenwerten oberhalb der Adressenwerte des Adressenbereiches für den internen Speicher in einen Wertebereich vom kleinsten vorkommenden Adressenwert bis 2m transformiert wird, worin m gleich der Anzahl der Anschlüsse am Mikrocomputer ist, über welche die Adressen an den externen Speicher ausgegeben werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß zur Transformierung des Adressenbereiches für den externen Speicher von den im Mikrocomputer erzeugten Adressen mit Werten oberhalb des Wertebereiches der Adressen für den internen Speicher vor ihrer Ausgabe an den externen Speicher der Wert η subtrahiert wird, wobei η gleich der Anzahl der Adressen des beim kleinsten vorkommenden Adressenwert beginnenden Wertebereiches der Adressen für den internen Speicher ist.
    909840/0261 ORIGINAL INSPECTED
  3. 3 β Verfahren nach Anspruch I5 dadurch gekennzeichnet«, daß zur Transformierung des Adressenbereiches für den esrternen Speicher im Mikrocomputer erzeugte Adressen mit Werten im Bereich von η bis 2m - 1 unverändert und Adressen mit Werten größer 2m - 1 nach Subtraktion des Wertes 2m an den externen Speicher ausgegeben werden, wobei η gleich der Anzahl der Adressen des beim kleinsten vorkommenden Adressenwert beginnenden Wertebereiches der Adressen für den internen Speicher und m gleich der Anzahl der Anschlüsse am Mikrocomputer ist, über welche die Adressen an den externen Speicher ausgegeben werden.
  4. 4«, Anordnung zur Durchführung des Verfahrens nach Anspruch 1 und 2, gekennzeichnet durch eine im Mikrocomputer vorgesehene Gatterschaltung mit zwei Eingängen (A11, A12) für die beiden höchstwertigsten Bits der im Mikrocomputer erzeugten Adressen, in der die beiden Eingänge für die beiden höchstwertigsten Bits jeweils an einem Eingang eines Exklusiv-NOR-Gatter (1) liegen und in welcher der Eingang (A11) für das Bit mit der zweithöchsten Wertigkeit über einen Inverter (3) an einen Ausgang (A^1) zur Ausgabe eines Adressenbits an den externen Speicher angekoppelt ist und der Ausgang des Exklusiv-NOR-Gatters (1) zur Ausgabe eines Umschaltsignals für eine Umschaltung im Mikrocomputer zwischen einer Adressierung des internen Speichers und einer Adressierung des externen Speichers dient.
  5. 5. Anordnung zur Durchführung des Verfahrens nach Anspruch 1 und 3, gekennzeichnet durch eine im Mikrocomputer vorgesehene Gatterschaltung mit zwei Eingängen (A11, A12) für die beiden höchstwertigsten Bits der im Mikrocomputer erzeugten Adressen, in
    909840/0261
    - 3 - VPA ftp 1 0 46 BRO
    der die beiden Eingänge (A11, Α,,ρ) für die "beiden höchstwertigsten Bits jeweils an einem Eingang eines Exklusiv-NOR-Gatters (1) liegen und in welcher der Eingang (A11) für das Bit mit der zweithöchsten Wertigkeit direkt an einen Ausgang (A^1) zur Ausgabe eines Adressenbits an den externen Speicher angekoppelt ist und der Ausgang des Exklusiv-NOR-Gatters (1) zur Ausgabe eines Umschaltsignals für eine Umschaltung zwischen einer Adressierung des internen Speichers und einer Adressierung des externen Speichers dient.
    909840/0261
DE2813542A 1978-03-29 1978-03-29 Verfahren und Anordnung zur Modifizierung von Adressen für die Speicheransteuerung eines Ein-Chip-Mikrocomputers mit extern erweiterbarem Speicher Expired DE2813542C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2813542A DE2813542C3 (de) 1978-03-29 1978-03-29 Verfahren und Anordnung zur Modifizierung von Adressen für die Speicheransteuerung eines Ein-Chip-Mikrocomputers mit extern erweiterbarem Speicher
US06/022,702 US4308590A (en) 1978-03-29 1979-03-22 Method and apparatus for modifying addresses for the memory control of a one-chip microcomputer having an externally expandable memory
GB7910643A GB2019059B (en) 1978-03-29 1979-03-27 Micro-computer store addressing
FR7907631A FR2421424A1 (fr) 1978-03-29 1979-03-27 Procede et dispositif pour modifier des adresses pour la commande de selection de memoire d'un microcalculateur a une microplaquette comportant une memoire pouvant etre developpee exterieurement
JP3768679A JPS54133845A (en) 1978-03-29 1979-03-29 Method of and device for modifying address to 11chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2813542A DE2813542C3 (de) 1978-03-29 1978-03-29 Verfahren und Anordnung zur Modifizierung von Adressen für die Speicheransteuerung eines Ein-Chip-Mikrocomputers mit extern erweiterbarem Speicher

Publications (3)

Publication Number Publication Date
DE2813542A1 true DE2813542A1 (de) 1979-10-04
DE2813542B2 DE2813542B2 (de) 1980-02-14
DE2813542C3 DE2813542C3 (de) 1980-10-09

Family

ID=6035669

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2813542A Expired DE2813542C3 (de) 1978-03-29 1978-03-29 Verfahren und Anordnung zur Modifizierung von Adressen für die Speicheransteuerung eines Ein-Chip-Mikrocomputers mit extern erweiterbarem Speicher

Country Status (5)

Country Link
US (1) US4308590A (de)
JP (1) JPS54133845A (de)
DE (1) DE2813542C3 (de)
FR (1) FR2421424A1 (de)
GB (1) GB2019059B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3581939D1 (de) * 1985-09-24 1991-04-04 Ibm Verfahren zum prozessorsteuerkodespeichern, das kodeveraenderung zulaesst und adressierschaltung dafuer.
US4751703A (en) * 1986-09-16 1988-06-14 International Business Machines Corp. Method for storing the control code of a processor allowing effective code modification and addressing circuit therefor
US5426759A (en) * 1989-12-21 1995-06-20 Microchip Technology Incorporated On-chip/off-chip memory switching using system configuration bit
WO1995015525A1 (en) * 1993-11-30 1995-06-08 Vlsi Technology, Inc. Method and apparatus for providing and maximizing concurrent operations in a shared memory system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3299261A (en) * 1963-12-16 1967-01-17 Ibm Multiple-input memory accessing apparatus
DE2121865C3 (de) * 1971-05-04 1983-12-22 Ibm Deutschland Gmbh, 7000 Stuttgart Speicher-Adressierschaltung
RO58199A2 (de) * 1973-03-22 1975-07-15
US3949378A (en) * 1974-12-09 1976-04-06 The United States Of America As Represented By The Secretary Of The Navy Computer memory addressing employing base and index registers
CH613540A5 (de) * 1975-02-26 1979-09-28 Siemens Ag
US4001786A (en) * 1975-07-21 1977-01-04 Sperry Rand Corporation Automatic configuration of main storage addressing ranges
GB1540923A (en) 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer

Also Published As

Publication number Publication date
FR2421424A1 (fr) 1979-10-26
GB2019059A (en) 1979-10-24
DE2813542B2 (de) 1980-02-14
GB2019059B (en) 1982-11-17
JPS54133845A (en) 1979-10-17
DE2813542C3 (de) 1980-10-09
US4308590A (en) 1981-12-29

Similar Documents

Publication Publication Date Title
DE3716518C2 (de)
DE69020384T2 (de) Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher.
DE19649676A1 (de) Peripherieeinheitwählsystem
DE3739993C2 (de)
DE3330845A1 (de) Lauflaengen-code-decoder
DE2645341C2 (de)
DE3718750A1 (de) Datenverarbeitungssystem mit adressenumsetzung
DE3306334A1 (de) Quantisierer fuer dpcm-codierer
DE3789471T2 (de) Mikrocomputer.
DE68926807T2 (de) Erweiterte Eingabe-/Ausgabe-Schaltungsplatten-Adressierungsanordnung
DE2813542A1 (de) Verfahren und anordnung zur modifizierung von adressen fuer die speicheransteuerung eines ein-chip-mikrocomputers mit extern erweiterbarem speicher
DE68925376T2 (de) In Direktabbildung und in Bankabbildung wirksamer Informationsprozessor und Verfahren zum Schalten der Abbildungsschemas
DE3024153A1 (de) Speicher-subsystem
DE69022304T2 (de) Elektronisches Gerät mit Nur-Lese-Speichern.
DE4238099A1 (de)
DE3526521C2 (de)
EP0025855B1 (de) Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage für die Durchführung erzwungener Operationen
DE3000012A1 (de) Schaltungsanordnung zur ausfuehrung eines uebertragungsbefehls in einer datenverarbeitungsanlage
EP0232518A2 (de) Verfahren und Anordnung zum Bilden von Adressen zum Ansteuern eines Arbeitsspeichers
DE69030863T2 (de) Halbleiterspeicheranordnung
DE2307295A1 (de) Digitale schaltung
EP0386296B1 (de) Zusammensetzung eines Mikrokontrollers
DE19636083C2 (de) Flipflopschaltung
DE19835244A1 (de) Speicherkapazitätsschaltverfahren und Halbleitervorrichtung, bei der dieses Verfahren Anwendung findet
DE10107835A1 (de) Vorrichtung mit einem Speicherelement und Speicherelement

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee