DE68926807T2 - Erweiterte Eingabe-/Ausgabe-Schaltungsplatten-Adressierungsanordnung - Google Patents

Description

• Diese Erfindung betrifft Adressierungssysteme für austauschbare Schaltungsplatten für Computersysteme und im besonderen erweiterte, jedoch rückwärts kompatible Schaltungsplatten-Adressierungssysteme.
• Mikroprozessoren und Personalcomputer, die sie verwenden, sind in den letzten Jahren leistungsfähiger geworden. Gegenwärtig stehen Mikroprozessoren mit Wortlängen von 32 Bit zur Verfügung. In der Vergangenheit waren 8 Bit üblich. Erst vor kurzem wurde die Wortlänge von 18 Bit in großem Umfang in Personalcomputern zur Verfügung gestellt.
• Mit dem Leistungszuwachs der Mikroprozessoren sind gleichzeitig neue Anwendungen für Personalcomputersysteme entstanden. Die Anwendungen werden verändert und stellen folglich verschiedenartige Anforderungen an die verschiedenen Untersysteme, die ein vollständiges Computersystem bilden. Zum Beispiel stellen Personalcomputer, die hauptsächlich zur Textverarbeitung benutzt werden, relativ mäßige Anforderungen an den installierten Speicher und die Prozessor-Untersysyteme, stellen sehr hohe Leistungsanforderungen an das Massenspeicher-Untersystem und stellen, abhängend von der genauen Anwendung, z.B. hochauflösendes Desktop Publishing oder einfache Buchstabenerzeugung, unterschiedliche Anforderungen an das Anzeige-Untersystem. Ein auf die Speicherung und Wiedergewinnung von Daten ausgerichtetes System benötigt größere Mengen von Speicher, einen schnelleren Prozessor, kann einen geringeren Massenspeicherbedarf haben und stellt in der Regel minimale Anforderungen an die Anzeige. Komplexe Spreadsheet-Anwendungen benötigen sehr große Mengen von Speicher, Hochleistungsprozessoren, Massenspeicher-Untersysteme mittlerer Kapazität und stellen Anforderungen an die Anzeige, die sich abhängig davon ändern, ob komplexe graphische Darstellungen gewünscht werden. Einfache Spreadsheet-Anwendungen benötigen normale Mengen von Speicher, Prozessoren mittlerer Leistung, Massenspeicher-Untersyteme mittlerer Kapazität und stellen dieselben Anforderungen an die Anzeige wie komplexe Spreadsheet-Anwendungen. Computergestützte Konstruktionssysteme benötigen eine große Menge an Speicher, Prozessoren sehr hoher Leistung, Massenspeichersysteme hoher Leistung sowie Anzeigekomponenten sehr hoher Leistung.
• Während, wie oben erläutert, die unterschiedlichen Anforderungen an die Untersysteme, die das vollständige Personalcomputersystem bilden, eine Vielseitigkeit vorschreiben, erfordert die Wirtschaftlichkeit der Massenproduktion die Herstellung eines Personalcomputersysteme mit so vielen gemeinsamen Merkmalen als möglich. Diese Spannung zwischen Vielseitigkeit und Gleichförmigkeit hat sich bei Personalcomputersystem durch die Entwicklung von Grundeinheiten, die nur die Leistungsstufen der Prozessoren verändern, selbst aufgelöst. Des weiteren ist das Einbeziehen von austauschbaren Untersystemmodulen das Mittel, daß der Kunde benutzt, um Vielseitigkeit zu erreichen. Zum Beispiel enthält eine Personalcomputer-Grundeinheit wahrscheinlich eine Stromversorgung, Vorkehrungen zum physikalischen Anbringen von verschiedenen Massenspeichereinrichtungen und eine Systemplatine, die einen Mikroprozessor, mikroprozessorbezogene Schaltkreise, Steckverbinder zur Aufnahme von Schaltplatten, die andere Untersysteme enthalten, Schaltkreise, um die Schaltplatten mit dem Mikroprozessor zu verbinden, sowie in ein einigen Fällen Speicher. Die Verwendung von Steckverbindern und austauschbaren Schaltplatten erlaubt den Benutzern, Untersysteme mit der gewünschten Fähigkeit zu installieren.
• Die Verwendung von austauschbaren Schaltplatten hat die Entwicklung einer Schnittstellenbusnorm erforderlich gemacht. Eine Schnittstellenbusnorm erlaubt es, Untersysteme so zu entwerfen, daß keine Probleme aus unverträglichen Entscheidungen entstehen, die entweder von den Konstrukteuren der Personalcomputereinheit oder den Konstrukteuren der Schaltplatten getroffen werden. Die Verwendung von austauschbaren Schaltplatten und einer Schnittstellennorm, allgemein eine Busspezifikation genannt, wurde in den ursprünglichen Personalcomputer der International Business Machine Corporation (IBM), dem IBM-PC, aufgenommen.
• Wie anfangs erwähnt und wie es in der Computer- und Elektronikindustrie unvermeidlich geworden ist, haben die Fähigkeiten von Personalcomputerkomponenten dramatisch zugenommen. Die Preise von Speicherkomponenten sind gefallen, und ihre Kapazitäten haben zugenommen. Die Leistungswerte und Kapazitäten von Massenspeicher-Untersystemen haben zugenommen, in der Regel duch die Verwendung von Festplatteneinheiten anstelle der früheren Disketteneinheiten. Die Videoprozessor-Technologie hat sich verbessert, so daß hochauflösende Farbsysteme angemessen erschwinglich sind. Diese Entwicklungen forcieren die Möglichkeiten bestehender IBM-kompatibler Personalcomputersysteme. Im besonderen werden Software- und Hardware-Konfigurationsprobleme in den Einrichtungen offenbar, die versuchen, den Eingabe/Ausgaberaum, der bei den Mikroprozessoren 8088, 8086, 80286 und 80388 der Intel Corporation zur Verfügung steht, zusammen mit den IBM PC-Normen auszunutzen.
• Es ist zur Regel geworden, daß ein Benutzer wünscht, sowohl seine ursprünglichen Eingabe/Ausgabe-Untersysteme aufzurüsten als auch neue Eingabe/Ausgabe-Einrichtungen in Verbindung mit den größeren und schnelleren Mikroprozessoren hinzuzufügen. Der Benutzer wünscht, Eingabe/Ausgabe-Untersysteme aufzurüsten und zu verbessern, ohne seine bestehenden Anwendungsprogramme oder vorhandenen Eingabe/Ausgabe-Einrichtungen und -steuerungen zu ersetzen. Sowohl die bestehenden Anwendungsprogramme als auch die vorhandenen Eingabe/Ausgabe-Einrichtungen stellen für den Benutzer eine bedeutende Investition an Zeit und Geld dar. Außerdem ziehen es die Benutzer vor, Eingabe/Ausgabe- Steuerungsplatinen nicht in spezifische Systemplatinenschlitze einbauen zu müssen.
• Das Erfüllen des Wunsches des Benutzers, seine Ein-Ausgabesysteme aufzurüsten und zu verbesseren, wird weiter durch die Schnittstellenbusnorm zur Verwendung mit Computersystemen, die auf Erzeugnisse von IBM bezogen oder damit kompatibel sind, erschwert. Dieser Schnittstellenbus hat sich über einen komplizierten Erweiterungsweg entwickelt, der aus der Notwendigkeit entstanden ist, Einschränkungen von früheren Prozessoren, Betriebssystemen und Entwürfen zu überwinden. Eine gegenwärtige entscheidende Einschränkung des IBM-Schnittstellenbusses des Standes der Technik ist, daß die Schnittstellenbusnorm die Adressierung des Ein-Ausgaberaumes der Schaltungsplatten auf einen Adressenraum von zehn Bit begrenzt. Ein viertel dieses Raumes (der Zustand, wo die zwei höchstwertigen Bits null sind) ist zur Verwendung durch die Systemplatine reserviert worden und steht den Ein-Ausgabe-Schaltplatten nicht zur Verfügung. Folglich steht nur eine sehr begrenzte Menge von Ein-Ausgaberaum zur Verfügung. Mit der Zeit und auf der Grundlage der Benutzung sind Teile dieses Adressenbereiches für besondere Ein-Ausgabe-Einrichtungen und ihre Steuerungen reserviert worden. Die restliche Menge von Ein-Ausgaberaum ist begrenzt. Der übrige zuteilbare Adressenraum für Ein-Ausgabe-Schaltplatten in IBM-PC- und PC-kompatiblen Systemen ist durch bestehende Ein-Ausgabe-Einrichtungen gesättigt. Es steht nicht genügend Adressenraum zur Verfügung, der neuen fortgeschrittenen Ein-Ausgabe-Einrichtungen und -steuerungen zugewiesen werden kann, die die Größe und die Geschwindigkeit neuer Mikroprozessoren ausnutzen können. Die Integration einer Vielfalt von neuen und hochentwickelten Ein-Ausgabe-Einrichtungen und Steuerplatinen mit ihren neuen Anwendungsprogrammen, gut geeignet für die neuen Hochgeschwindigkeits-Prozessoren, in Systeme, die bestehende Ein-Ausgabe-Einrichtungen und Anwendungsprogramme noch voll ausnutzen können, ist äußerst schwierig geworden.
• Die obige Schwierigkeit entsteht, weil unter dem herkömmlichen IBM- System Ein-Ausgabe-Schaltplatten wissen, wenn sie adressiert werden, indem sie nicht mehr als zehn Bits eines aber einen gemeinsamen Bus übertragenen Ein-Ausgabe-Adressenwortes decodieren. Die Kenntnis ihrer eigenen zugewiesenen Adressenstellen innerhalb des durch zehn Bits definierten Adressenraumes ist in den Schaltplatten festgelegt. Zum Beispiel weiß die Schaltungsplatte, ob sie adressiert wird, wenn eine Untermenge aus oberen Bits des Ein-Ausgabe-Adressenwortes mit einem festen Code übereinstimmt.
• Bei dem bestehenden System wäre es nutzlos, dem Ein-Ausgabe-Adressenraum weitere Bits zuzuweisen, um auf diese Weise den verfügbaren Adressenraum zu erweitern. Bestehende Schaltplatten decodieren diese höheren Bitbereiche nicht. Bestehende Schaltplatten, die den Inhalt der höheren Bits nicht kennen, könnten daher mit den neuen Schaltplatten in Konflikt geraten, die versuchen, diesen erweiterten Ein- Ausgaberaum zu benutzen (ein Effekt, der als "Spiegeln" bezeichnet wird).
• Natürlichen könnten die Benutzer alle bestehenden Schaltplatten und ihre Anwendungsprogramme wegwerfen und auf neue Schaltplatten und Programme umstellen. Bei der Entwicklung und Beschaffung der bestehenden Schaltplatten und Programme sind aber erhebliche Mengen an Benutzertatkraft, Zeit und Geld aufgewendet worden. Es ist eine Aufgabe der vorliegenden Erfindung, ein Standard-Adressierungssystem zur Verfügung zu stellen, das die fortgesetzte Verwendung der bestehenden Ein- Ausgabe-Einrichtungen, Schaltplatten und Anwendungsprogramme vorsieht.
• Es ist daher wünschenswert, ein Adressierungssystem für IBM-kompatible Personalcomputersysteme bereitzustellen, das den vergrößerten Speicher und die Prozessorgeschwindigkeit und Größe ausnutzt, die durch kürzliche Fortschritte auf den Computer- und Elektronikgebieten möglich gemacht wurden, während die Fähigkeit bewahrt wird, bestehende Ein-Ausgabe-Einrichtungen, Schaltplatten und Anwendungsprogramme zusammen mit zusätzlichen neuartigen Ein/Ausgabe-Einrichtungen, Schaltplatten und Anwendungsprogrammen zu benutzen.
• US-A-4249240 offenbart ein Adressierungssystem für einen busverbundenen Computer, das auf Geräteklassen beruht. Vorbestimmte Bits einer Geräteadresse werden benutzt, um einen Schlitzcode zum Unterscheiden der E/A-Einheiten und einen Funktionscode zu bilden. Das Lesen des Schlitzcodes, des Funktionscodes und eines "E/A-Vergleichen-Signals" genügt zum Auslösen der gewünschten Reaktion von der gewünschten Einheit, wodurch die Decodierung und Adressenerkennung vereinfacht wird.
• EP-A-0104545 offenbart eine Eingabe- und Ausgabeport-Steuereinheit mit gemeinsamer Unterbrechungsleitung und Unterbrechungs-Anforderungserzeugung.
• Electrical Design News 32, Mai 1987, offenbart einen Decodierer zur Verwendung in einem Computersystem.
• Erfindungsgemäß wird ein System zum Adressieren von Schaltplatten zur Verfügung gestellt, die in Steckplätze innerhalb eines Computersysterns auswechselbar einsetzbar sind, wobei das Computersystem eine Systemschaltplatte besitzt, die adressierbare Einrichtungen umfaßt und n Bits von Schaltplatten-Adressierungsleitungen für Speicher- und Ein- Ausgabeplätze bereitstellt, wobei das Adressierungssystem mit Schaltplatten kompatibel ist, die ein früheres Adressierungssystem verwenden, das nicht mehr als die unteren m Bits der n Adressierungsleitungen decodiert, wobei ein gegebener Zustand der oberen p Bits der unteren m Bits eine Reaktion durch systemschaltplatten-adressierbare Einrichtungen anzeigt und die anderen Zustände der p Bits eine Reaktion durch eine Schaltplatte anzeigen, wobei die Schaltplatten weiter auf eine Leitung zum Abschalten der Decodierung von Adressenleitungen ansprechen, wobei das Adressierungssystem gekennzeichnet ist durch:
• eine Einrichtung, die den Zustand der oberen p Bits der unteren m Bits der n Adressierungsleitungen bestimmt;
• eine Einrichtung, die den Zustand von r Bits der n Adressierungsleitungen bestimmt, wo die r Bits höher als die unteren m Bits sind, und
• eine Einrichtung, die auf die den Zustand der p Bits bestimmende Einrichtung und die den Zustand der r Bits bestimmende Einrichtung anspricht und ein Abschaltsignal an die Abschaltleitung einer einzelnen Schaltplatte anlegt, wenn die p Bits den Zustand aufweisen, der vorher eine Reaktion durch systemschaltplatten-adressierbare Einrichtungen anzeigt, und der Zustand der r Bits den Steckplatz einer Schaltplatte anders als die einzelne Schaltplatte anzeigt.
• Das Adressierungssystem der vorliegenden Erfindung erlaubt einem Computersystem, bestehende Schaltplatten zu benutzen, und stellt dennoch zusätzlichen Adressierungsraum für neue Schaltplatten zur Verfügung, die das Adressierungssystem voll ausnutzen.
• Während vorher, wenn die Adressenbits A8 und A9 während einer Ein- Ausgabeplatzoperation null waren, Systemschaltplatten-Einrichtungen adressiert wurden, werden in dem neuen Adressierungssystem, wenn diese Bits beide null sind, die Bits A12-A15 benutzt, um den spezifischen Schlitz oder Platz zu bestimmen, der adressiert wird. Der Nullschlitz wird der Systemschaltplatte aus Gründen der Kompatibiltät zugewiesen. Wenn die Bits A8 und A9 null sind und während einer Ein- Ausgabeplatzoperation der Schlitz adressiert wird, ist seine AEN-Leitung tief, wobei die einzelne AEN-Leitung zu jedem der anderen Schlitze hoch ist, um die Funktion von irgendwelchen zusätzlichen installierten Schaltplatten abzuschalten.
• Um die Verwendung bestehender Schaltplatten zu erlauben, setzt das Adressierungssystem der vorliegenden Erfindung die AEN-Leitungen tief, wenn entweder das Adressenbit A8 oder A9 eine eins ist und eine Ein- Ausgabeplatzoperation stattfindet. Außerdem sind die AEN-Leitungen während Speicherplatzoperationen tief und während direkter Speicherzugriffsoperationen hoch, um der momentanen Norm zu entsprechen.
• Das Adressierungssystem der vorliegenden Erfindung erlaubt somit die volle Nutzung bestehender Schaltplatten und stellt dennoch zusätzlichen, nicht in Konflikt stehenden Platz für neue Anwendungen zu Verfügung.
Inhalt der Zeichnungen:
• Fig. 1 ist eine Teildarstellung eines Computersystems, die austauschbare Schaltplatten und Steckplätze zeigt.
• Fig. 2A ist eine Zeichnung, die Teile der Steckverbinder und Signale des Computersystems gemäß dem Stand der Technik zeigt.
• Fig. 2B ist eine Zeichnung, die ähnliche Teile der Steckverbinder und Signale eines erfindungsgemäßen Computersystems zeigt.
• Fig. 3 ist ein Blockschaltbild von Schaltkreisen zur Implementierung der vorliegenden Erfindung in einem Computersystem.
• Fig. 1 zeigt in einer begrifflichen Weise die gegenseitige Beziehung des gemeinsamen Busses 12 mit Schaltplatten 14, 16, 18, 20 usw., die in einem Computersystem in beliebigen Steckplätzen 22 mit Schlitzbezeichnungen 24 installiert sind. Die gezeigten Steckplätze reichen von 0 bis 15, wobei sich in den Steckplätzen 1 bis 14 Schaltplatten befinden.
• Fig. 2A zeigt Teile des Stecker- und Signalsystems, das in IBM PC- kompatiblen Computersystemen nach dem Stand der Technik benutzt wird. Es werden sieben Steckverbinder und Signale gezeigt. Sie umfassen herkömmlich einen Teil des gemeinsamen Busses des Systems. Fig. 2B zeigt ähnliche Teile des Stecker- und Signalsystems gemäß der vorliegenden Erfindung. In Fig. 2A ist nach dem Stand der Technik die AEN-Leitung über den gemeinsamen Bus mit allen Schaltplatten verbunden. Nach der vorliegenden Erfindung wird die AEN-Leitung vom gemeinsamen Bus entfernt und zu steckplatzspezifischen Leitungen AEN1 (Leitung 31), AEN2 (Leitung 32) usw. bis zu so vielen Leitungen wie Schaltplattenplätze vorhanden sind gemacht, wobei AEN0 im allgemeinen zur Verwendung durch die Systemschaltplatte reserviert wird. Im Fall der gezeigten Ausführung gibt es 16 Schaltplattenplätze und 16 AEN-Leitungen. Die steckplatzspezifischen AEN-Leitungen sind nicht über den gemeinsamen Bus mit allen Schaltplatten verbunden. Vielmehr ist jede steckplatzspezifische AEN-Leitung nur mit der in einem spezifischen Steckplatz eingerichteten Schaltplatte verbunden.
• Der Nutzen der Anordnung der obigen steckplatzspezifischen AEN-Leitungen wird durch die Logik von Fig. 3 ausführlicher veranschaulicht. Die in Fig. 3 gezeichnete Schaltung führt veranschaulichend für die vorliegende Erfindung die folgenden vier logischen Anweisungen aus:
• (1) Wenn DMA hoch, dann AEN hoch.
• (2) Wenn Speicherplatzoperation, dann AEN tief.
• (3) Wenn Ein-Ausgabeplatzoperatlon & (A8 oder A9 hoch), dann AEN tief.
• (4) Wenn EIN-Ausgabeplatzoperatlon & A8 und A9 tief, dann benutze A15-A12, um ein AENn tief, die anderen AENn's hoch zu bestimmen.
• DMA betrifft den Zustand eines Signals, das anzeigt, daß eine direkte Speicherzugriffs- (DMA) Operation im Gange ist. Während einer DMA- Operation wird Information direkt über den Bus zwischen einem Ein- Ausgabesteckplatz oder Port und einer Speicherstelle übertragen. Die Ein-Ausgabeplatz-Steuersignale müssen daher aktiv sein, aber die Speicheradressierungsinformation wird auf den Adressenleitungen vorgelegt, so daß das AEN-Signal benutzt wurde und weiter benutzt wird, um die Interpretation der Adressensignale durch alle Einheiten, die den Ein-Ausgabeplatz benutzen, mit Ausnahme der DMA-anfordernden Einheit, zu unterbinden, wobei diese Einheit das AEN-Signal ignoriert. A8, A9 und A12-A15 betreffen die spezifischen Bits in dem Adressenwert.
• Wie unten erläutert wird, erhält die auf den vier logischen Anweisungen basierende Operation die Kompatibilität des erweiterten Adressierungssystems der vorliegenden Erfindung mit dem Adressierungssystem des Standes der Technik aufrecht, während sie gestattet, neue Ein- Ausgabeschaltplatten zu entwerfen, um den erweiterten Ein-Ausgaberaum auszunutzen.
• Die ersten zwei logischen Sätze "Wenn DMA hoch, dann AEN hoch, und Wenn Speicherplatzoperation, dann AEN tief" sind Spezifikationen des Standes der Technik für die AEN-Leitung, die in der vorliegenden Erfindung aus Gründen der Kompatibilität fortgesetzt werden. Aus einer Betrachtung von Fig. 3 ist zu sehen, daß, wenn das auf den Leitungen 52 an einen Eingang von einer Reihe von Zweieingang-ODER-Gattern 58 beförderte DMA-Signal hoch ist, die Ausgänge der ODER-Gatter 58, die in der bevorzugten Ausführung die steckplatzspezifischen AEN-Signale erzeugen, alle hoch sind. Dies erfüllt die Forderungen der ersten logischen Anweisung.
• Es ist eine Eigenschaft des Systems, daß, wenn eine Speicheroperation stattfindet, das auf der Leitung 50 beförderte E/A-Signal tief ist und die DMA-Leitung 52 tief ist, weil die DMA-Steuerung den Bus nicht betreibt. Dieses Ein-Ausgabesignal wird als ein Eingang an eine Reihe von Dreieingang-UND-Gattern 60 angelegt, deren Ausgänge mit dem zweiten Eingang der ODER-Gatter 58 verbunden sind. Wenn das E/A-Signal auf der Leitung 50 tief ist, ist daher der Ausgang der UND-Gatter 60 auf den Leitungen 62 tief. Ein tiefes Signal auf den Leitungen 62 und der Leitung 52 bewirkt, daß der Ausgang der ODER-Gatter 58 auf den Leitungen 30, 31, ... 45 tief ist, was die Forderungen der zweiten logischen Anweisung erfüllt. Folglich ist zu sehen, daß die vorliegende Erfindung sicherstellt, daß die Logik für die AEN-Leitungen der Spezifikationen des Standes der Technik, wie in den obigen ersten ersten zwei logischen Anweisungen dargelegt, aufrechterhalten wird.
• Gemäß den Spezifikationen des Standes der Technik soll die AEN-Leitung tief bleiben, wenn keine DMA-Operation stattgefunden hat. Die AEN-Leitung würde daher tief bleiben, wenn das DMA-Signal tief war, ungeachtet, ob das Signal eine Speicheroperation anzeigte oder eine E/A-Operation stattfand. Die vorliegende Erfindung verändert die Nicht-DMA-, Nicht-Speicherplatz-Bedeutung des AEN-Signals. Nach der Norm, die für IBM PC-kompatible Computer entwickelt wurde, belegte die Systemschaltplatte den Ein-Ausgaberaum von 000 bis 0FF, während die austauschbaren Schaltplatten den Ein-Ausgaberaum von 100 bis 3FF benutzten. Der Raum von 400 bis FFFF wurde nicht belegt, weil dies der Spiegelraum ist, der sich entwickelt, weil die bestehenden Einheiten nur die untersten zehn Bits der Ein-Ausgaberaumadressen A9-A0 decodieren. Weil es erwünscht ist, daß bestehende Schaltplatten in jede Stelle eingesetzt werden und ohne irgendwelche Änderungen arbeiten können, wird die dritte logische Anweisung erfüllt, indem die invertierten A8- und A9-Signale an ein Zweieingang-UND-Gatter 66 angelegt werden, das benutzt wird, um festzustellen, ob eine bestehende Schaltplatte adressiert wird. Der Ausgang dieses UND-Gatters 66 geht nur hoch, wenn die Signale A8 und A9 tief sind, und zu allen anderen Zeiten ist der Ausgang tief. Der Ausgang 64 der UND-Gatters 66 für bestehende Schaltplatten ist mit einem Eingang jedes der UND-Gatter 60 verbunden, so daß ein tiefes Signal an den Ausgängen der UND-Gatter 60 erzeugt wird, was die Forderungen der dritten logischen Anweisung erfüllt.
• Um die vierte logische Anweisung zu verstehen, ist es erforderlich, die Adresseninformation zu erörtern, die von den üblicherweise benutzten Mikroprozessoren und über den Bus zur Verfügung steht. Bei der Intel 8086, 80286 und 80386 Mikroprozessorfamilie stehen 16 Bits an Adresseninformation zur Verwendung mit dem Ein-Ausgaberaum zur Verfügung. Diese Bits seien A15 bis A0 genannt. Ein-Ausgabeschaltplatten für mit IBM-PCs kompatible Personalcomputer sind jedoch historisch so ausgelegt worden, daß sie nur auf die unteren zehn Bits, A9 bis A0, dieses Adressenwortes ansprechen. Die vorliegende Erfindung geht davon aus, daß bestehende Schaltplatten weiterhin nur diese zehn Bits interpretieren. Neue Schaltplatten, die den erweiterten Ein-Ausgabeadressenraum gemäß dieser Erfindung benutzen, können, abhängend von dem benötigten Raum und anderen Entwurfserwägungen, die unteren 10 bis 12 Bits interpretieren.
• Wenn, wie erwähnt, die Adressensignale A8 und A9 null sind, hat die Systemschaltplatte üblicherweise angenommen, daß Ein-Ausgabeplatzeinheiten auf der Systemschaltplatte adressiert wurden, und andere bestehende Schaltplatten nahmen an, daß sie nicht adressiert wurden. Weil die Steckverbinder, in die die Schaltplatten eingesetzt werden, sich ebenfalls auf der Systemschaltplatte befinden, gibt dies die Möglichkeit, die Adressenwerte der früheren Systemschaltplatte in Verbindung mit vorher unbenutzten Adressenbits zu benutzen.
• Die vorliegende Erfindung benutzt die vorher unbenutzten Bits in dem Adressenwort. Die bevorzugte Ausführung benutzt die vorher unbenutzten oberen vier Bits des Adressenwortes, Bits A15 bis A12, um einen spezifischen Steckplatz unter den in dem Computersystem verfügbaren Steckplätzen zum Konfigurieren einer Schaltplatte zu decodieren. Der Wert einer solchen Benutzung wird sichtbar werden.
• Erfindungsgemäß werden, wenn die Adressenwerte A8 und A9 tief sind, die oberen vier Bits des 16-Bit Adressenwortes benutzt, um einen spezifischen Schlitz oder Platz zu decodieren und das AEN-Signal dieses Schlitzes tief zu setzen. Die übrigen AEN-Signale werden hochgesetzt, um die Funktion der Schaltplatten in den anderen Schlitzen abzuschalten. Diese Operation wird durchgeführt, indem die Signale A15-A12 an die Selektoreingänge einer 4 zu 16 Decodiereinrichtung 70 angelegt werden. Wenn ein einzelner Wert an die Selektoreingänge des Decoders 70 angelegt wird, wird eine Ausgangsleitung, die dem Binärwert des Eingangswertes entspricht, tiefgesetzt, wobei die übrigen 15 Ausgangsleitungen in einem hohen Zustand sind. Die jeweiligen Ausgangsleitungen 12 sind mit dem dritten Eingang jedes der betreffenden UND- Gatter 60 verbunden, so daß das ausgewählte UND-Gatter 60 einen tiefen Ausgang aufweist und dieses AEN-Signal tief ist, vorausgesetzt natürlich, daß keine DMA-Operation im Gange ist. Die übrigen Decoder- Ausgangsleitungen weisen hohe Werte auf, so daß, wenn die Signale A8 und A9 tief sind und eine E/A-Operation im Gange ist, der Ausgang dieser UND-Gatter 60 ein hoher Pegel ist, was bewirkt, daß die betreffenden AENn-Signale in einem hohen oder abschaltenden Zustand sind.
• Bei Verwendung dieser Erfindung wird angenommen, daß die Ein-Ausgabeschaltungen der Systemschaltplatte sich im Schlitz null befinden, wie in Fig. 3 gezeigt, so daß die volle Adresse für frühere Systemschaltplatteneinrichtungen unverändert bleibt. Eine neue Schaltplatte, d.h., eine Schaltplatte, die ausgelegt ist, unter dem erweiterten Adressierungssystem der Erfindung zu arbeiten, die in dem Schlitz konfiguriert ist, dessen AEN-Leitung freigegeben ist, ist imstande, auf das auf dem gemeinsamen Bus vorgelegte Adressenwort zu reagieren. Solch eine neue Schaltplatte ist im Gegensatz zu bestehenden Schaltplatten so ausgelegt, daß sie sich selbst als adressiert betrachtet, wenn die Signale A8 und A9 tief sind und das steckplatzspezifische AEN-Signal tief ist. Alle Schaltplatten in anderen Steckplätzen, einschließlich der im Schlitz null gelegenen eigenen Ein-Ausgabeplatzschaltungen der Systemschaltplatte, werden abgeschaltet, um eine Störung der Funktion der in dem codierten Schlitz gelegenen Schaltplatte zu verhindern. Die vierte logische Anweisung wird somit erfüllt, und neue Ein-Ausgabeplätze stehen zum Gebrauch zur Verfügung, während die Kompatibilität mit bestehenden Schaltplatten aufrechterhalten wird.
• Es ist zu bemerken, daß die Adressenleitungen A10 und A11 bei dem steckplatzspezifischen Codierungsverfahren nicht erörtert oder benutzt worden sind, aber die höchstwertigen vier Bits benutzt wurden. Die Verwendung der höchstwertigen Bits erlaubt es, die Leitungen A10 und A11 durch neue Schaltplatten zu benutzen, die ausgelegt sind, um dieses steckplatzspezifische Adressierungsverfahren auszunutzen. Die Systemschaltplatte erhält somit weitere drei Gruppen von 256 Bytes, 0400-04FF, 0800-08FF und 0C00-0CFF für den Systemgebrauch. Die neuen Schaltplatten erhalten je 1024 Bytes an Platz, von Z000-Z0FF, Z400- Z4FF, Z800-Z8FF und ZC00-ZCFF, wo Z der Schlitzwert ist. Die vorliegende Erfindung stellt einen Zugriff auf insgesamt 16,128 weitere Bytes an Ein-Ausgaberaum gegenüber den bestehenden Systemen des Standes der Technik zur Verfügung.
• Während diese Erörterung davon ausgegangen ist, daß 16 Schlitze zur Verfügung standen, müssen nur weniger Schlitze, z.B. sieben, bereitgestellt werden, wobei die übrigen acht Schlitze, 9-16, als auf der Systemschaltplatte liegend betrachtet werden, so daß der Systemschaltplatte noch größere Mengen an neuem Ein-Ausgaberaum zur Verfügung gestellt werden. Dies kann erreicht werden, indem ein 3 zu 8 Decodierer benutzt wird, wobei das Bit A15 als ein Chip-Freigabesignal benutzt wird, um die Decodierung zu erlauben.
• Das obige erweiterte, aber rückwärts kompatible Adressierungssystem kann durch verschiedene spezifische Beispiele ausführlicher erläutert werden. Angenommen, die zentrale Verarbeitungseinheit (CPU) eines Computersystems wünscht ein Zeichen an die COM2 zugewiesenen Plätze 2F8- 2FF zu senden, und die Schaltplatte des seriellen Ports befindet sich im Schlitz 1. Dies wird ein E/A-Zyklus sein, nicht ein DMA-Zyklus oder ein Speicherzyklus. Die DMA-Leitung 52 wird tief sein. Die E/A-Leitung 50 wird hoch sein. Die Schaltplatte des seriellen Ports ist eine herkömmliche Schaltplatte, die sich als adressiert betrachtet, wenn die sieben Bits A9-A3 des Adressenwortes 1011111 sind, so daß eine Adresse von XXXXX1011111XXX gültig ist, wo X die Bedeutungslosigkeit hinsichlich einer 1 oder einer 0 anzeigt. Weil das Bit A9 hoch ist, ist der Ausgang des UND-Gatters 66 für bestehende Schaltplatten tief, so daß alle AEN-Leitungen tief sind und auf die Schaltplatte richtig zugegriffen wird.
• Danach angenommen, daß die CPU eine neue hochentwickelte Videographikanzeige zu treiben wünscht, deren Schaltplatte ausgelegt ist, die vorliegende Erfindung zu benutzen. Die Schaltplatte ist in Schlitz 7 installiert, wobei die entsprechende Anwendungssoftware diesen Platz kennt. Die CPU erzeugt ein Adressenwort 0111XX00XXXXXXXX, um eine Stelle der Anzeige zu adressieren. Das UND-Gatter 66 für bestehende Schaltplatten zeigt an, daß A9 und A8 null sind, und erzeugt ein Hoch auf der Leitung 64. Wieder ist das E/A-Signal hoch, und das DMA-Signal ist tief. Der Decodierer erzeugt ein Tief auf der Decodierer- Ausgangsleitung, die dem Schlitz 1 entspricht, und setzt alle anderen seiner Ausgangsleitungen hoch. Das Obige treibt AEN für alle Steckplätze außer 7 hoch, um dadurch die Schaltplatten in diesen Schlitzen abzuschalten. Nur der Schaltplatte in Schlitz 1, der Video-Graphikanzeigeeinrichtung, wird es gestattet sein, das Adressenwort von der CPU zu interpretieren und auf mit diesem Adressenwort verbundene Signale zu reagieren.
• Als letztes Beispiel sei angenommen, daß die CPU den ersten programmierbaren Intervallzeitgeber an der Stelle 0040 adressiert. Das DMA- Signal ist tief, und das E/A-Signal ist hoch. Das UND-Gatter 66 für bestehende Schaltplatten erzeugt einen Hochpegelausgang, weil die Adressenbits A8 und A9 tief sind. Die Ausgangsleitung 0 des Decodierers 70 geht tief, weil die vier hohen Adressenbits null sind, wobei die übrigen Ausgangsleitungen auf einen hohen Pegel gesetzt werden. AEN0 wird daher tiefgesetzt, um die Systemschaltplatteneinrichtungen freizugeben, wobei die Systemschaltplatte die weitere erforderliche Adressendecodierung bereitstellt.
• Wie man sehen kann, erlaubt die vorliegende Erfindung die Verwendung von Schaltplatten, die nur m Bits zur Codierung benutzten, wobei die m Bits ein Teil einer größeren n-Bit Volladresse sind, und erlaubt trotzdem, neue Schaltplatten zu benutzen, wenn p Bits von den in der Adresse benutzten n Bits einen gegebenen Zustand aufweisen, wobei ein r Bit breiter Teil der übrigen Adressenleitungen benutzt wird, um eine gegebene Schaltplatte auszuwählen.

Claims (12)

1. System zum Adressieren von Schaltplatten (14-20), die in Steckplätze (22) innerhalb eines Computersystems auswechselbar einsetzbar sind, wobei das Computersystem eine Systemschaltplatte besitzt, die adressierbare Einrichtungen umfaßt und n Bits von Schaltplatten-Adressierungsleitungen (A0-A15) für Speicher- und Ein-Ausgabeplätze bereitstellt, wobei das Adressierungssystem mit Schaltplatten kompatibel ist, die ein früheres Adressierungssystem verwenden, das nicht mehr als die unteren m Bits (A0-A9) der n Adressierungsleitungen (A0-A15) decodiert, wobei ein gegebener Zustand der oberen p Bits (A8, A9) der unteren m Bits eine Reaktion durch systemschaltplatten-adressierbare Einrichtungen anzeigt und die anderen Zustände der p Bits eine Reaktion durch eine Schaltplatte anzeigen, wobei die Schaltplatten weiter auf eine Leitung (AEN) zum Abschalten der Decodierung von Adressenleitungen ansprechen, wobei das Adressierungssystem gekennzeichnet ist durch:

eine Einrichtung (66), die den Zustand der oberen p Bits (A8, A9) der unteren m Bits der n Adressierungsleitungen bestimmt;

eine Einrichtung (70), die den Zustand von r Bits (A12-A15) der n Adressierungsleitungen bestimmt, wo die r Bits höher als die unteren m Bits sind, und

eine Einrichtung (60, 58), die auf die den Zustand der p Bits bestimmende Einrichtung (66) und die den Zustand der r Bits bestimmende Einrichtung (70) anspricht und ein Abschaltsignal an die Abschaltleitung (AEN) einer einzelnen Schaltplatte anlegt, wenn die p Bits den Zustand aufweisen, der vorher eine Reaktion durch systemschaltplatten-adressierbare Einrichtungen anzeigt, und der Zustand der r Bits den Steckplatz einer Schaltplatte anders als die einzelne Schaltplatte anzeigt.

2. System nach Anspruch 1, bei dem die Abschaltsignal-Anlegungseinrichtung (60, 58) eine Einrichtung (58) enthält, die ein Abschaltsignal an die Abschaltleitungen aller Schaltplatten anlegt, wenn das Computersystem eine direkte Speicherzugriffsoperation ausführt.

3. System nach Anspruch 1 oder 2, bei dem die Abschaltsignal-Anlegungseinrichtung (80, 68) eine Einrichtung enthält, die während einer Speicherplatz-Operation das Anlegen des Abschaltsignals an jede Abschaltleitung einer Schaltplatte unterbindet.

4. System nach einem der Ansprüche 1 bis 3, bei dem die Abschaltsignal-Anlegungseinrichtung (60, 58) eine Einrichtung (58) enthält, die während einer Ein-Ausgabeplatz-Operation das Anlegen des Abschaltsignals an die Abschaltleitung einer Schaltplatte gestattet.

5. System nach einem der Ansprüche 1 bis 4, bei dem die den Zustand r bestimmende Einrichtung (70) einen r zu 2r Decodierer mit 2r Ausgangsleitungen (72) enthält.

6. System nach Anspruch 5, bei dem der Decodierer einen Tiefpegelausgang auf der Ausgangsleitung (72) erzeugt, die dem Wert der r-Bits entspricht.

7. System nach Anspruch 1, bei dem die Abschaltsignal-Anlegungseinrichtung ein UND-Gatter (60) mit einem Eingang von der den Zustand p bestimmenden Einrichtung (66) und einem Eingang von der den Zustand r bestimmenden Einrichtung enthält.

8. System nach Anspruch 7, bei dem das UND-Gatter (60) weiter einen Eingang (50) besitzt, der einen Hinweis auf eine im Gange befindliche Ein-Ausgabeplatz-Operation empfängt.

9. System nach Anspruch 8, weiter umfassend ein ODER-Gatter (58), dessen einer Eingang (62) mit dem Ausgang des UND-Gatters (60) verbunden ist, und dessen anderer Eingang (52) mit einem Signal (DMA) verbunden ist, das eine im Gange befindliche direkte Speicherzugriffsoperation anzeigt.

10. System nach einem der Ansprüche 1 bis 9, bei dem m 10 ist.

11. System nach einem der Ansprüche 1 bis 10, bei dem p 2 ist.

12. System nach einem der Ansprüche 1 bis 11, bei dem r 4 ist.