DE3330845A1

DE3330845A1 - Lauflaengen-code-decoder

Info

Publication number: DE3330845A1
Application number: DE19833330845
Authority: DE
Inventors: Takashi Higashi Murayama Tokyo Takeda
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1982-08-26
Filing date: 1983-08-26
Publication date: 1984-03-01
Also published as: JPS5937773A; US4591829A; DE3330845C2; JPH0352268B2

Description

Die vorliegende Erfindung betrifft einen Lauflängen-Code-Decoder zum Decodieren eines Lauflängen-codierten Signalesι das bei einer Faksimilemaschine Verwendung findet.

In der Vergangenheit wurde ein modifizierter Huffman-Code ( hiernach als MH-Code bezeichnet), der in den Figuren 1 A und 1 B gezeigt ist, als Redundanz-unterdrückendes System in einer Faksimilemaschine verwendet.

wie in den Figuren 1 A und 1 B gezeigt ist, sind bei dem MH-Code Lauflängen 0 - 1728 in Gruppen aufgeteilt, die jeweils 64 Lauflängen umfassen, wobei jede Lauflänge durch eine Kombination aus einem Ergänzungscode, der eine Gruppe darstellt (und bei dem es sich um ein Vielfaches von 64 handelt, wie beispielsweise 64,128,192.. 1728, wie in Figur 1 B gezeigt) und aus einem Endcode, der eine spezielle Lauflänge in dieser Gruppe darstellt (0,1,2,3 ...63,'wie in Figur 1 A gezeigt ), gebildet wird. Beispielsweise wird eine Weiss-Lauflänge "65" durch eine Kombination aus einem Codewort "11011", das 64 bedeutet, und einem Codewort "000111", das 1 bedeutet, gebildet.

Beim Decodieren eines derartigen MH-Codes werden alle MH-Codes durch Verwendung eines Mikropozessors in einem

Speicher, beispielsweise einem RONf (read-only memory) zur Ausbildung einer Datentabelle in Form eines sogenannten Code-Baumes gespeichert, und der Speicher erfährtan jedem Knoten des Cod^-Baumes jedesmal dann einen Zugriff, wenn ein Bit der zu decodierenden Daten eingegeben wird, um nacheinander bestimmte Zweige des Baumes auszuwählen, so daß schließlich eine Speicheradresse eines Endknotens erreicht wird, an dem ein docodiertes Ergebnis gespeichert wird. Da bei diesem De codierverfahren der Speicher bei- jeder Eingabe eines Bits der Daten einen Zugriff erfahren muß, ist notwendigerweise eine große Anzahl von Prozessschritten erforderlich, und die zugehörige Zeitdauer ist relativ lang. Um daher eine in der Praxis annehmbare Betriebsgeschwindigkeit zu erzielen, ist ein teurer, schnell arbeitender Mikroprozessor oder eine schnell arbeitende verdrahtete logische Schaltung erforderlich.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Hochgeschwindigkei ts-Lauflängen-Code-Decoder zu schaffen, der eine reduzierte Anzahl von 3peicherzugriffen aufweist.

■.:■:■.-

Die Erfindung bezweckt ferner die Schaffung eines Hochgeschwindigkei ts-Lauf längen-Code-Decoders, der für den modifizierten Huffman-Code geeignet ist, welcher bei Faksimilemaschinen Verwendung findet. 10

Schließlich soll ein Lauflängen-Code-Decoder geschaffen . . werden, der aufgrund der reduzierten Anzahl von Speicherzugriffen eine einfache Konstruktion besitzt und billig in der Herstellung ist.

Die vorstehend genannte Aufgabe wird durch einen Decoder nach Patentanspruch 1 gelöst.

Vorteilhafte Weiterbildungen des Erfindungsgegenstandes gehen aus den Unteransprüchen hervor.

Die Erfindung wird nunmehr anhand eines Ausführungsb.ei spiels irn einzelnen erläutert. Es zeigen:

-B-

Figur 1 eine Code-Tabelle eines MH-Codes,

wobei Figur 1 A eine Tabelle für einen beendenden Code und Figur 1 B eine Tabelle für einen Ergänzungscode -darstellt;

Figur 2 den Aufbau einer Decodier-Tabelle der

vorliegenden Erfindung;

Figur 3 einen erfindungsgemäßen Decodier-Vor-

gang; und

Figur 4 ein Blockdiagramm eines erfindungsgemäß ausgebildeten Lauflängen-Code-Decoders.

In vielen Fällen umfaßt der MH-Code in seinen ersten Stellen Nullen. Die vorliegende Erfindung macht von diesem Merkmal Gebrauch. Dabei wird die Anzahl der Nullen in den ersten Stellen gezählt, um den Speicherzugriff um die der Zählung entsprechende Anzahl zu reduzieren, und ein Speicherinhalt sowie Eingangsdaten werden durch Additionseinrichtungen summiert, um die Anzahl der Zugriffe im Verlauf des Decodierens zu reduzieren. In Verbindung mit den "Figuren 2 und 3 wird der Decodiervorgang kurz erläutert.

Figur 2 zeigt einen Teil einer Decodier-Tablle für den MH-Code, der durch einen erfindungsgemäßen Code-Baum verkörpert ist. In Figur 2 ist mit<x> eine Speicheradresse gekennzeichnet, während die in Klammern gesetzten Ziffern den an diesen Adressen gespeicherten Speicherinhalt angeben, wobei es sich um Daten zur Bestimmung von hexadezimalen zweistelligen Lauflängen handelt, die Lauflängen entsprechen, welche benachbart zu diesen

Ziffern angegeben sind, oder Speicheradressen, die als nächstes gelesen werden sollen. ^Beispielsweise zeigt für Ein-Byte-Date^:n (BO), die in Binärnotierung "10110000" entsprechen, das höchstwertige Bit (MSB) 1 an, daß sich die Adresse an einem Endknoten oder an einem Ende des Dekodierpunktes befindet, während die nächste Stelle 0 anzeigt, daß es sich bei den Daten um einen Endcode handelt, wenn das MSB O ist, wird angezeigt, daß sich die Adresse an einem Zwischenknoten befindet und daß eine als nächstes zu lesende Adresse existiert. Wenn die zweite Stelle 1 ist, wird angezeigt, daß es sich bei dem Code um einen Ergänzungscode bzw. Make-up-Code hand Die sechs Stellen, die den ersten beiden Stellen folgen, stellen eine Lauflänge dar, wenn es sich um den Endcode handelt. Im vorliegenden Beispiel geben sie eine Weiss-Lauflänge von "110000" oder 48 in Dezimalschreibweise wieder. Für den Ergänzungscode stellen die sechs Stellen ein Vielfaches von 64 dar, da der Ergänzungscode aus einem Vielfachen von 64 besteht, wie vorstehend erläutert.

Die vorstehende Tabelle wird für die Weiss-Lauflänge verwendet. Eine getrennte Tabelle mit ähnlichem Aufbau ist für die Schwarz-Lauflänge vorgesehen.

Der Decodiervorgang mit Hilfe dieser Tabellen wird nunmehr in Verbindung mit Figur 2 beschrieben. Es wird davon ausgegangen, daß "00001011" (Endcode), der die Weiss-Lauflänge von 48 wiedergibt, eingegeben wird.

Diejenige Adresse der Decodier-Tabelle, deren Zugriff zuerst erfolgt, wird durch Zählen der Anzahl der ersten Nullen (vorderen Nullen) im eingegebenen MH-Code 35

bestimmt. Da "00001011" vier vordere'Nullen aufweist, erreichen die Zähleinrichtungen eine Größe von 4. Ein Inhalt Z (der willkürlich bestimmt werden kann) einer Speicheradresse (Adresse 4), die der Zählung 4 entspricht, wird aus dem Speicher gelesen und zu der Größe 4 addiert, wonach die nächsten Daten 0 addiert werden. (Die fünfte Stelle beträgt 1, da die Zählung für die vorderen Nullen 4 beträgt). Die resultierende Summe wird als die als nächstes zu lesende Speicheradresse ^ x+0> gesetzt. Danach werden der Inhalt (02) an der Speicheradresse ^x+0> (der <x> in Figur 2 entspricht und die nächsten Daten 1 zu der Speicheradresse 4. x+0> addiert, und die resultierende Summe wird als nächste zu lesende Speicheradresse ^x+3> gesetzt. Ih ähnlicher Weise werden der Inhalt der Speicheradresse 4, x+3> und die nächste Stelle 1 der Eingangsdaten zur Speicheradresse ^x+3^ addiert, und die resultierende Summe wird als nächste zu lesende Speicheradresse <x+5^> gesetzt.

; ■■■;- ^; Der Inhalt (BO) an der Speieheradresse <x+5> entspricht "10110000" in BinärSchreibweise, und das MSB davon ist Die Speicheradresse <x+5> befindet sich daher am Endknoten. Da die zweite Stelle 0 ist, was den Endcode anzeigt, wird die Weiss-lauflänge von 48, die "110000" in Binärschreibweise entspricht, durch Verwendung der foldenden sechs Stellen ausgelesen. Somit ist der Decodiervorgang beendet.

In Figur 4 ist eine Ausführungsform eines Decoders gezeigt, der die in den Figuren 2 und 3 dargestellten Decodier-Vorgänge ausführt. Obwohl es sich bei der in Figur 4 dargestellten Schaltung um eine verdrahtete logische Schaltung handelt, kann sie natürlich auch als

LSI-Chip ausgebildet sein.

Ein an einen Eingangspol bzw. Anschluß 13 gelegtes Eingangssignal wird einem Daten-"!"-Detektor 1 zugeführt, der synchron zu einem Taktsignal betrieben wird, welches an einen Pol 14 angelegt wird, um Daten 71" zu erfassen. Ein Ausgangssignal des Daten-"1"-Detektors 1 wird einem Daten-¹¹O"-Zähler 2 zugeführt. Das Ausgangssignal des Daten-¹¹O"-Zählers 2 wird über einen Daten-Selektor 3 einer Addiervorrichtung 4 zugeleitet. Ein 8-bit-Ausgangssignal der Addiervorrichtung 4 wird über eine Verriegelung 9 einem Speicher 8 zugeführt. Die Ausgangsleitungen A1 - A8 der Verriegelung 9 sind an eine Addiervorrichtung 16 angeschlossen, die mit der Addier-Vorrichtung 4 in Verbindung steht. Sechs Leseleitungen B1 - B6 niedriger Ordnung des Speichers 8 sind über eine Verriegelung bzw. einen Zwischenspeicher 7 und einen Daten-Selektcr 6 an Addiervorrichtung 16 und an einen Daten-Selektor 11 angeschlossen. Die Addiervorrichtung 4 steuert den Datenselektor 3 über eine Signalleitung 4a und den Speicher 8 und die Verriegelung 9 über eine Signalleitung 4b. Ein Enddetektor 15, der ein Startsignal oder ein Endsignal von einem Pol bzw. Anschluß 15 empfängt, steuert den Daten-Selektor 3 über eine Signalleitung 5a, die Addiervorrichtung über eine Signalleitung 5b, den Daten-Selektor 6 über eine Signalleitung 5c und den Speicher 8 über eine Signalleitung 5d und ein Flip-Flop 10, der den Weiss-Lauf oder den Schwarz-Lauf anzeigt.Die MSB-Ausgangsleitung der Verriegelung 7 ist an den Enddetektor 5 angeschlossen, und die nächstniedrigere Stellenleitung ist mit dem Datenselektor 11 über eine Signalleitung 7a verbunden, um den End- und Ergänzungscodierungsausgang zu schalten. Die Ausgangsleitungen des Datenselektors 11 sind an eine Decodierausgangsverriegelung 12 angeschlossen. 35

: :::;:-::.> 3330846 -12 -"

Nachfolgend wird die Funktion sw ei'se der vorstehend beschriebenen Schältung erläutert.

Um mit dem Deäodiervorgang zu beginnen, wird ein Decodierstartsignal vom Pol 15 dem Enddetektor 5 zugeführt. Als Folge davon setzt der Enddetektor 5 das Flip-Flop 10 durch die Signalleitung 5d zurück, um einen Weiss-Code-Merker zu setzen, schaltet den Datenselektor 3 in eine Position c über die Signalleitung a und hält den Datenselektror 6 über die Signalleitung 5c in. einer Position a.

Wenn der Code "00001011", der die Weiss-Lauflänge von 48 anzeigt, synchron zu dem vom Takteingangspol 14 eingegebenen Takt dem Eingangspol 13 zugeführt wird, wird der Daten-¹¹O"-Zähler 2 erhöht, bis der Daten-"1"-Detektor 1 die Paten "1" erfasst, so daß der Daten-'O"-Zähler 2 die Anzahl der jMW^en zählt. Wenn der Daten V1 "-Detektor 1 die Baten^I¹' erfasst, steuert er den Zähler 4 über die Signalletung 1a derart, daß die gezählte Ausgangsgröße <A> des/Daten-"0"-Zählers 2 zu dem Anfangswert (00) der Addiervorrichtung 16 addiert, die Summe über die Signalieitung 4b in die Verriegelung gesetzt und der Datenselektor 3 über die Signalleitung

25" 4a in eine Position d geschaltet wird.

In Abhängigkeit von dem Inhalt <4>der Verriegelung 9 führt der Speicher 8 die Inhalte (Z) an der Speieher^ adresse <4> der Verrieglung 7 zu. (In diesem Fall muß das MSB des Inhaltes Z null sein). Der Inhalt <4> der Verriegelung 9 wird ebenfalls der Addiervorrichtung ^S zugeführt. Da der Datenselektor 6 in die Position a geschaltet ist, werden <4> und (Z) der Addiervorrich-

tung 16 zugeführt und dort summiert.Als Folge davon führt die Addiervorrichtung 1 6 ^ 7_:+4 > = <x? der Addiervorrichtung 4 zu. .

Wenn die nächsten Daten O vom Eingang 13 eingegeben werden, werden sie der Addiervorrichtung 4 direkt zugeführt, da der Datenselektor in die Position d geschaltet ist, und mit dem Ausgang<x> der Addiervorrichtung 16 addiert. Somit erzeugt die Addiervorrichtung 4 das Ausgangssignal ζχ-> + O=O. Das Ausgangssignal <x+0> wird über die Signalleitung 4b in der Verriegelung 9 verriegelt, und der Speicher 8 führt den Inhalt (02) an der Adresse Cx+0> der Verriegelung 7 zu. Da das MSB des Inhaltes (02) nicht 1 beträgt, hält der Enddetektor 5 den Datenselektor 6 in der Position a oder einer mittleren Position. Somit summiert die Addiervorrichtung 16 <x+0^ und (02) und führt die Summe der Addiervorrichtung 4 zu.

Die Addiervorrichtung 4 addiert den Ausgang ^x+O^. + (02) der Addiervorrichtung 16 zu der nächsten Stelle "1" der Eingangsdaten (siehe die Formel in der 2. Zeile von Fig. 3) und führt die Summe ^ x+3^· der Verriegelung 9 zu. Somit wird der Inhalt (01) an der Adresse ^x+3/ des Speichers 8 in der Verriegelung 7 verriegelt, über den Datenselektor 6 der Addiervorrichtung 16 zugeführt und mit <x+3> summiert. Die Addiervorrichtung 4 fügt die letzte Stelle ^M1" der Eingangsdaten der Größe <x+3> + (01) hinzu, und die resultierende Summe <x+5> wird der Verriegelung 9 zugeführt.

Als Ergebnis wird der Inhalt (BO) an der Adresse <x+5> des Speichers 8 der Verriegelung 7 zugeführt. Der Inhalt (BO) entspricht "10110000" in BinärSchreibweise, und das 35

MSB davon beträgt 1. Es wird daher ein Signal von der MSB (Be)-Leitung der Verriegelung 7 zum Enddetektor 5

geschickt, das das Ende der Decodierung erfasst und den Datenselektor 6 über die Signalleitung 5c in die Position b oder eine "Endposition" schaltet. Darüberhinaus wird das Signal "O" von der zweiten Stellen-(B7)-Leitung der Verriegelung 7 über die Signalleitung 7a abgegeben. Folglich wird der Datenselektor 11 in der Endposition (TC - Position) gehalten, -und die niederen sechs Stellen "110000" von "10110000" werden dem Datenselektor 11 zugeführt. Der Datenselektor 11 führt die eingegebenen sechsstelligen Daten wahlweise den hohen sechs Stellen (Ergänzung) oder den niedrigen sechs Stellen (Beendigung) des zwölfstelligen Ausganges zu. Beim vorliegenden Beispiel wird "HOOOO¹" (48 in Dezimalschreibweise) den niedrigen sechs Stellen zugeführt, so daß schließlich "000000110000" erhalten wird.

Am Ende des vorstehend beschriebenen Decodiervorganges kippt der Enddetektor 5 das Flip-Flop 10 durch die Signalleitung 5d, um die Schwarz-Lauflängen-DecodiertabeLle auszuwählen, schaltet den Datenselektor 6 über die Signalleitung 5c in die Zwischenknotenposition, stellt die Addiervorrichtung 16 über die Signalleitung 5b zurück, stellt den Daten-'! 1"-Detektor 1 und den Daten-"0"-Zähler 2 über die Signalleitung 5a zurück und schaltet den Datenselektor 3 in die Position c, um für die nächsten Eingangsdaten bereit zu sein.

Bei der vorliegenden Ausführungsform kann somit die für den ersten Zugriff bestimmte Speicheradresse durch bloßes Zählen der vorderen Nullen im Eingangs-MH-Code ohne Speicherzugriffe wie beim Stand der Technik bestimmt werden. Somit wird die Anzahl der Speicherzugriffe um eine Zahl reduziert, die der Anzahl der vorderen Nullen entspricht.

Bei der vorliegenden Ausführungsform werden der Spei eher rinhalt und die Eingangsdaten summiert, um die als nächstes zu lesende Speicheradresse zu "bestimmen. Die arithmetischen Operationen sind jedoch nicht auf eine Addition begrenzt^ vielmehr kann die nächste Speicheradresse auch durch andere arithmetische Operationen bestimmt werden. Obwohl vorstehend ein Decoder für den modifizierten Huffman-Code beschrieben wurde, ist die vorliegende Erfindung auch zum Decodieren von anderen Codes geeignet.

Erfindungsgemäß werden somit Einrichtungen zum Zählen der Anzahl der im Eingangscode enthaltenen Nullen vorgesehen, und die als erstes zu adressierende Speicheradresse wird in Übereinstimmung mit der Zählgröße der Zähleinrichtungen bestimmt. Die als nächstes zu lesende Speicheradresse wird durch die arithmetische Operation der letzten Speicheradresse, von deren Inhalt und des Eingangscodes bestimmt. Die Speicheradresse, auf die zuerst zurückgegriffen wird, kann daher durch bloßes Zählen der Anzahl der vorderen Nullen im Eingangs-MH-Code ohne Zugriff auf den Speicher bestimmt werden. Somit wird die Anzahl der Speicherzugriffe um eine Zahl reduziert, die der Anzahl der vorderen Nullen ent-

25- spricht. Der Umfang der im Speicher gespeicherten Decodiertabelle wird merklich reduziert, die Decodiergeschwindigkeit wird in Folge der reduzierten Anzahl der Speicherzugriffe erhöht, und es wird ein einfacher und billiger Lauflängen-Code-Decoder mit relativ langsam laufenden Teilen erhalten.

Erfindungsgemäß wird somit ein Lauflängen-Code-Decoder vorgeschlagen, mit dem die Anzahl der Zugriffe auf den Speicher reduziert und somit eine Betriebsweise 35

mit hoher Geschwindigkeit erreicht werden kann. Der Decoder decodiert einen Lauflängen-Cοde, beispielsweise einen modifizierten Huffman-Code in einer Faksimilemaschine. Von dem Ergebnis einer Rechenoperation einer vorgegebenen Speicheradresse, dem Speicherinhalt an dieser vorgegebenen Adresse und von einem Eingangscode abgeleitete nächstfolgende Daten wird eine als nächstes aus einem Speicher zu lesende Speicheradresse bestimmt, die eine Decodiertabelle für den Lauflängen-Code enthält.

Leerseite

Claims

333Q§45 TeDTKE - BüHLING - KlMWE.-; GwÜRE--: :: JSSS If Pellmann- Grams'-StrÜif Dlp'"ln9·HTledtke ' Pellmann- Grams- StRu1F S^aSL9 Dipl.-Ing. R. Kinne Dipl.-Ing R Grupe Dipl.-Ing. B. Pellmann Dipl.-Ing. K. Grams Dipl.-Chem. Dr. B. Struif tBavariaring 4, Postfach 2C 8000 München 2 Tel.: 0 89-53 96 Telex: 5-24 845 tipat Telecopier: O 89 - 537377 cable: Germaniapatent MCi 26. August 1983 DE 3246 Patentansprüche

1. Lauflängen-Code-Decoder, gekennzeichnet durch: Speichereinrichtungen, die eine Decodiertabelle für einen Lauflängen-Code enthalten, der durch einen Code-Baum dargestellt wird;

Zählereinrichtungen zum Zählen der Anzahl der in einem Eingangscode enthaltenen vorgegebenen Bits;

Einrichtungen zum Bestimmen einer Adresse der Speichereinrichtungen, deren Zugriff zuerst erfolgen soll, in Übereinstimmung mit einer Zählgröße der Zählereinrichtungen;

und Einrichtungen zum hintereinander und wahlweise erfolgendem Zugriff auf Adressen der Speichereinrichtungen zur Erzeugung eines decodierten Signales des Lauflängen-Codes.

2. Decoder nach Anspruch 1 , dadurch gekennzeichnet, daß der Eingangscode ae einer Kombination von "0"en und "1"en besteht und daß es sich bei den von den Zählereinrichtungen gezählten vorgegebenen ßits um vordere "0"en in dem Eingangscode handelt.

3. Lauflängen-Gode-Decoder, gekennzeichnet durch: Einrichtungen zum Erfassen eines Eingangseodes; Zählereinrichtungen zum Zählen der Anzahl der anderen Eingangscodes;

Recheneinrichtungen zum Empfangen eines Erfassungssignales von den Erfassungseinrichtungen und einer Zählergröße von den Zählereinrichtungen und zur arithmetischen Verarbeitung der Zählergröße und eines vorgegebenen Anfangswertes;

Speichereinrichtungen, die eine Decodiertabelle für einen durch einen Code-Baum verkörperten Lauflängen-Code enthalten, wobei eine Adresse der Speiehereinrichtungen, deren Zugriff zuerst erfolgen soll, durch ein Ausgangssignal der Recheneinrichtungen bestimmt wird; und Einrichtungen zur Ausgabe eines von den Speichereinrichtungen decodierten Signales.

4. Decoder nach Anspruch 3, dadurch gekennzeichnet, daß die Erfassungseinrichtungen ein Eingangs-"1"-Signal erfassen und daß die Zählereinrichtungen die Anzahl der Eingangs-"0"-Signale zählen.

5. Lauflängen-Code-Decoder, gekennzeichnet durch: Speichereinrichtungen, die eine Decodiertabelle für einen durch einen Code-Baum verkörperten Lauflängen-Code enthalten und in Übereinstimmung mit einem Eingangssignal eine Adresse bestimmen;

Recheneinrichtungen zur arithmetischen Verarbeitung einer für die Speichereinrichtungen gesetzten vorgegebenen Adresse, eines Inhaltes an der vorgegebenen Adresse und der vom Eingangscode abgeleiteten nächsten Daten, um eine als nächstes zu lesende Adresse der Speichereinrichtungen zu bestimmen;

Einrichtungen zum Erfassen eines Endes des Decodier-Vorganges auf der Basis eines Signales, das von den Speichereinrichtungen erzeugt wor*den ist; und Einrichtungen zur 'Ausgabe eines von den Speichereinrichtungen decodierten"Signales in Abhängigkeit von einem Erfassungssignal von den Enderfassungseinrich— tungen.

6. Lauflängen-Code-Decoder, gekennzeichnet durch:

Einrichtungen (1) zum Erfassen eines Eingangscodes; Zählereinrichtungen (2) zum Zählen der Anzahl von anderen Eingangscodesj

Speiehereinrichtungen (8), die eine Decodiertabelle für einen durch einen Code-Baum verkörperten Lauflängen-Code enthalten, wobei eine Adresse der Speichereinrichtungen, deren Zugriff zuerst erfolgen soll, durch eine Zählergröße der Zählereinrichtungen bestimmt wird; Erste Recheneinrichtungen (4) zum Empfang eines Erfassungssignales von den Erfassungseinrichtungen, zur Ausgabe der Zählergröße der Zählereinrichtungen zu den Speichereinrichtungen und zur arithmetischen Verarbeitung von nächsten Daten, die vom Eingangscode und dem anderen Eingangssignal abgeleitet sind; Zweite Recheneinrichtungen (16) zur Zuführung eines ErgebnLsses eines Rechen vor ganges einer vorgegebenen Adresse von den ersten Recheneinrichtungen und eines Inhaltes an der vorgegebenen Adresse der Speichereinrichtungen oder eines vorgegebenen Anfangswertes zu den Speiehereinrichtungen und zur Zuführung des anderen Eingangssignales zu den ersten Recheneinrichtungen; Enderfassungseinrichtungeii (5) zum Erfassen eines Endes des Decodiervorganges durch ein Signal, das von den Speichereinrichtungen abgegeben wird; und Einrichtungen zur Ausgabe eines von den Speichereinrich-

tungen decodierten Signales in Abhängigkeit von einem Erfassungssignal von den Enderfassungseinrichtungen.

7- Decoder nach Anspruch 6_V dadurch gekennzeichnet, daß die Erfassungseinrichtungen (1) ein Eingangs-"1"-Signal erfassen und daß die Zählereinrichtungen (2) die Anzahl der Eingangs-"O"-Signale zählen.

8. Decoder nach Anspruch 6 oder 7» dadurch gekennzeichnet, daß die ersten Recheneinrichtungen (4) die Zählergröße von den Zählereinrichtungen (2) und den vorgegebenen Anfangswert von den zweiten Recheneinrichtungen (16) empfangen und daß die Adresse der Speiehereinrichtungen (8), deren Zugriff zuerst erfolgen soll, durch das Ausgangssignal der ersten Recheneinrichtungen (4) bestimmt wird.

9. Decoder nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die ersten Recheneinrichtungen (4) die nächsten Daten empfangen, die von dem Eingangscode und dem von den zweiten Recheneinrichtungen (16) gelief erteil Ergebnis abgeleitet sind, und daß die als nächstes zu lesende Adresse der Speichereinrichtungen durch das Ausgangssignal der ersten Recheneinrichtungen (4) bestimmt wird.

10. Decoder nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die ersten Recheneinrichtungen (4) und die zweiten Recheneinrichtungen (16) Addiervorrichtungen sind, mittels denen Eingangssignale zuaddiert werden können.