DE2806452B2 - Anordnung zur Verarbeitung von Mehrbytefeldern mit Daten veränderlicher Länge - Google Patents

Description

Die Erfindung bezieht sich auf eine Anordnung zur Verarbeitung von Mehrbytefeldern mit Daten veränderlicher Länge der im Oberbegriff des Patentanspruchs 1 beschriebenen, aus der US-PS 39 69 704 bekannten Art -,

Bei der Verarbeitung von Mehrbytefeldern stimmen in der Regel die Grenzstellungen der Operanden nicht Oberem; außerdem sind die Längen der Operanden im allgemeinen unterschiedlich. Diese Bedingungen erfordern bei der bekannten Anordnung verhältnismäßig komplizierte Rechenvorgänge, die umständlich sind und daher viel Zeit erfordern.

Der Erfindung l^egt daher die Aufgabe zugrunde, eine Anordnung zur Verarbeitung vcn Mehrbytefeldern mit Daten veränderlicher Länge zu schaffen, die bei r, möglichst geringem Schaltungsaufwand und einfachem Aufbau der Anordnung eine schnelle, automatisierte Verarbeitung gestattet

Diese Aufgabe wird bei der gattungsgemäßen Anordnung erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 beschriebenen Maßnahmen gelöst

Bei der erfindungsgemäßen Anordnung ermöglichen es die Verschiebungseinrichtung und die Maskensteuerung sowie der Informationsspeicher, die Ausrichtung des Mehrbytedatenfeldes in Bezug auf die Stellung eines beliebigen Bytes eines Wortes oder einer belieb igen — rechten oder linken — Grenze eines Ortes durch Verschiebung eines Feldes nach links oder rechts zu automatisieren. Hierfür wird die Stellung des Byies ίο innerhalb eines Wortes, bezüglich der die Ausrichtung erfolgt und die Stellung des äußeren Bytes des Datenfeldes berechnet.

Durch die Maskensteuerung kann die Löschung einer Störinformation innerhalb eines Wortes mit Hilfe einer Maske bestimmter Klasse und Art automatisiert werden. Hierfür «nuß die Maskenklasse vorgegeben und die Maskenart innerhalb der vorgegebenen Klasse festgelegt werden. Die Steuerinformation zur Verschiebung und Maskierng kann im Informationsspeicher oder in einer Einrichtung zur Verarbeitung von Mehrbytefeldern mit Daten veränderlicher Länge mit Hilfe der arithmetisch-logischen Einheit berechnet oder von einem äußeren Mikroprogrammspeicher übermittelt werden.

Bevorzugte Weiterbildungen und Ausgestaltungen der erfindungsgemäßen Anordnung sind Gegenstand der Patentansprüche 2 bis 5.

Die erfindungsgemäße Anordnung gestattet es, die Operanden aufzurufen und zu verarbeiten und die Ergebnisse mit Vollwörtern einzuschreiben, wodurch die Zugriffszahl für den Operativspeicher verhältnismäßig gering ist Dabei kann das laufende Operandenvort auf die Verarbeitung des fälligen Operandenwortes vorbereitet werden, was gleichfalls die Operationsgeschwindigkeit der Anordnung erhöht.

Die Erfindung wird anhand des in de« Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigt

F i g. 1 das Blockschaltbild einer erfindungsgemäßen eo Verarbeitungseinheit für Daten veränderlicher Länge;

F i g. 2 das Funktionsschaltbild einer erfindungsgemäßen Formierungseinrichtung für Informationsverschiebungsparameter;

F i g. 3 das Funktionsschaltbild einer erfindungsgemä-Ben Steuereinrichtung zur Informationsverschiebung;

F i g. 4 das Funktionsschaltbild einer erfindungsgemäßen Maskeneinheit;

F i g. 5 die gegenseitige Anordnung zweier Operanden und

Fig.6a, b, c, d, e, f einen erfindungsgemäßen Ausgleichsprozeß für den zweiten Operanden nach der linken Grenze des ersten Operanden.

Die Verarbeitungseinheit für Daten veränderlicher Länge enthält eine Speichereinheit 1 (Fig. 1) zur Informationsspeicherung, an deren Informationseingang 2 und Informationsausgang 3 eine Informationsaustauschleitung 4 und an deren Informationseingang 5 und Informationsausgang 6 eine Informationsaustauschleitung 7 angeschlossen sind. An die Leitung 4 ist der Eingang 8 eines Umschalters 9 und an die Leitung 7 der Eingang 10 eines Umschalters 11 angeschlossen. An den Mehrkanaleingang 12 und an den Eingang 13 des Umschalters 9 und an den Mehrkanaleingang 14 und an den Eingang 15 des Umshalters 11 sind eine Maskeneinheit 16 bzw. eine Steuereinheit 17 angeschlossen. Die Eingänge 18, 19 einer arithmetisch-logischen Einheit 20 sind an die Umschalter 9 bzw. 11, der Eingang 21 an die Einheit 17 und der Ausgang an den Eingang 22 der Einheit 1 angeschlossen.

Die Eingänge 23 und 24 der Einheit 16 sind an die Leitungen 4 bzw. 7 und der Steuereingang 25 an die Einheit 17 gekoppelt. Die Einheit weist auch eine Informationsverschiebungseinheit 26 auf, die eine Reihenschaltung aus einer Formierungseinrichtung 27 für Informationsverschiebungsparameter. einer Steuereinrichtung 28 zur Informationsverschiebung und einem Register 29 zur Informationsverschiebung enthält. Der Steuereingang 30 und die Informationseingänge 31 und 32 der Einrichtung 27 sind an die Einheit 17 und an die Leitungen 4 bzw. 7 angeschlossen. Der Mehrkanalsteuereingang 33 der Einrichtung 28 ist an die Einheit 17 angeschlossen. Die Informationseingänge 34 und 35 und die Informationseingänge 36 und 37 des Registers 29 sind an die Leitungen 4 bzw. 7 angeschlossen. Der Steuereingang 28 der Einheit 1 ist mit der Einheit 17 verbunden.

Die Einheit weist auch Eingänge 39 und 40 und Ausgänge 41 und 42 auf, die an die Leitungen 4 bzw. 7 angeschlossen sind.

Die Formierungseinrichtung 27 (F i g. 2) für Informationsverschiebungsparameter enthält ein Koderegisier 43 zur Informationsverschiebung, an das ein Dechiffrator 44 angeschlossen ist Die Eingänge 45 und 46 und der Steuereingang 47 des Registers 43 bilden die Eingänge 31,32 bzw. 30 der Einrichtung 27. An die Ausgänge des Dechiffrators 44 sind Eingänge 48 einer Koinzidenzschaltung 49 zur Erarbeitung der Informationsverschiebungsrichtung und Eingänge 50 und 51 von Koinzidenzschaltungen 52 und 53 zur Erarbeitung des Informationsverschiebungswertes angeschlossen. Die Ausgänge

54, 55, 56 der jeweiligen Schaltungen 49, 52 bzw. 53 bilden einen Mehrkanalausgang der Einrichtung 27 (Fig. 1).

Die Steuereinrichtung 28 (F i g. 3) zur Informationsverschiebung enthält Flip-Flops 57 für Informationsverschiebungswerte nach der Zahl der Informationsverschiebungswerte, deren Eingänge 58 mit den Ausgängen

55, 56 der Schaltungen 52 bzw. 53 der Einrichtung 27 gekoopelt sind. An die Eingänge 59 der Flip-Flops 57 sind UND-Schaltungen 60 angeschlossen. Die Eingänge 61 von UND-Schaltungen 60 sind an die Einheit 17 angeschlossen. Mit den Flip-Flops 57 (Fig.3) ist eine Prioritätsschaltung 62 über ihre Eingänge 63 verbunden. Die Einrichtung 28 enthält weiter einen Dechiffrator 64, /Jaccon Cir»rtH»\<TO C^ or» rliο DrinrilötcciiKaUiinn- £*ϊ <i ^₁...

Steuereingang 66 an die Einheit 17 und an dessen Eingang 67 ein Flip-Flop 68 für die Informationsverschiebungsrichtung angeschlossen ist, dessen Eingang 69 mit dem Ausgang 54 der Schaltung 49 der Einrichtung 27 gekoppelt ist. Die Eingänge 70 der Schaltung 60 sind an die Ausgänge 71 des Dechiffrators 64 angeschlossen, dessen Ausgänge 72 einen Mehrkanalausgang der Einrichtung 28 bilden.

Die Informationsmaskeneinheit 16 (Fig.4) enthält ein Maskenkoderegister 73, an das ein Dechiffrator 74 angeschlossen ist.

Die Eingänge 75, 76 und der Steuereingang 77 des Registers 73 stellen die jeweiligen Eingänge 23, 24, 25 der Einheit 16 dar. An die Ausgänge des Dechiffrators 74 sind die Eingänge 78, 79, SO und 81 von Koinzidenzschaltungen 82, 83, 84 bzw. 85 angeschlossen. Die Ausgänge 86,87,88,89 der Schaltungen 82,83, 84 bzw. 85 sind an die Mehrkanaleingänge 12 und 14 (F i g. 1) der Schalter 9 bzw. 11 angeschlossen.

F i g. 5 zeigt die gegenseitige Anordnung eines ersten Operanden 90 und eines zweiten Operanden 91, die in der Speichereinheit 1 zur Informationsspeicherung gespeichert werden. Das erste Wort des. zweiten Operanden 91 (Fig.5) enthält Bytes 92, 93, 94, 95, wobei die Bytes 92, 93, 94 nicht zu dem zu verarbeitenden Operanden 91 gehören; das Byte 95 gehört zu diesem Operanden 91. Das zweite Wort des zweiten Operanden 91 enthält Bytes 96, 97,98, 99. Die drei letzten Wörter des zweiten Operanden enthalten Bytes 100,101,102,103,104,105,106,107,1OS, 109,110, 111. Das vorletzte Wort dieses Operanden 91 enthält Bytes 104,105,106,107 und dessen letztes Wort enthält Bytes 108,109,110,111. Hierbei gehört das Byte 108 zu dem zu verarbeitenden Operanden 91 und die Bytes 109, UO, 111 gehören nicht zu diesem Operanden. Das restliche Wort enthält Bytes 100,101,102,103. Das erste Wort des ersten Operanden 90 enthält Bytes 112, 113, 114, 115, wobei das Byte 112 nicht zu dem zu verarbeitenden Operanden 90 gehört, während die Bytes 113, 114, 115 zu diesem Operanden 90 gehören. Das zweite Wort des ersten Operanden 90 enthält Bytes 116, 117, 118 und 119, während das vorletzte und das letzte Wort dieses Operanden 90 Bytes 120,121,122 und 123 bzw. 124, 125, 126 und 127 enthalten. Hierbei gehören die Bytes 124,125 und 126 im letzten Wort zum ersten Operanden 90 und das Byte 127 nicht.

Das Datenfeld des zweiten Operanden 91 enthält Bytes, beginnend mit dem ersten den Bytekode »11« aufweisenden Feldbyte 95 bis zum letzten Feldbyte 108, den Bytekode »00« einschließlich. Das Datenfeld des ersten Operanden 90 enthält Bytes, beginnend mit dem ersten den Byte 113 aufweisenden Bytekode »01« bis zum letzten Byte 126, den Bytekode »10« einschließlich. Die Verarbeitungseinheit für Daten veränderlicher Länge arbeitet erfindungsgemäß wie folgt

Bekanntlich tritt als adressierbare Informationseinheit im Operationspeicher einer Ziffernrechenmaschine ein Byte — eine Bitgruppe mit einem Prüfbit — auf. Ein Wort des Operativspeichers enthält vier Bytes, wobei das Datenfeld bei einem beliebigen Byte an den Wortgrenzen beginnen und enden kann. Beim Zugriff zu den Operanden kann die Information aus dem Operativspeicher mit ganzen Wörtern geholt werden,· und, falls der Operand innerhalb eines Wortes beginnt oder endet, gelangen in die Verarbeitungseinheit sowohl die in den zu verarbeitenden Operanden eingehenden Bytes als auch die dem zu verarbeitenden Operanden nicht gehörenden Bytes.

Das Datenfeld wird durch die Adresse des ersten Bytes des Feldes und dessen Länge (Byteanzahl im Feld) oder durch die Adresse des ersten und des letzten Bytes des Feldes bestimmt. Bei einer beliebigen Adressiermethode ist der Begriff »Byteadresse« unumgänglich. Die Byteadresse setzt sich aus der Adresse des Wortes des Operativspeichers und aus der Byteposition innerhalb des Wortes (Bytekode) zusammen und wird durch den Ausdruck:

A=B₊C bestimmt, wobei

A - Byteadresse B - Wortadresse C - Bytekode

bedeuten.

Beim Zugriff zum Operativspeicher für ein Wort wird der Bytekode normalerweise nicht beachtet.

Der Bytekode kann einen Zahlen wert »00«, »01«,

»10« und »11« (im Binärsystem) annehmen, wodurch jeweils das erste, zweite, dritte und vierte Byte im Wort definiert wird.

Vor der Verarbeitung von Operanden variabler

jo Länge in Vollwörtern müssen die Operanden derart angeordnet werden, daß die entsprechenden Bytes gleichnamige Positionen im Wort einnehmen, d. h. die Operanden müssen ausgerichtet werden. Die meisten Befehle der modernen Ziffernrechenmaschinen geben

J5 nur die Adressen der Ausgangsoperanden an, wodurch die Schreibadresse des Ergebnisses indirekt bestimmt wird. In der Regel muß das Ergebnis nach der Adresse des ersten Operanden eingeschrieben werden, nämlich nach der Verarbeitung seinen Platz im Operativspeicher einnehmen. Deshalb wird üblicherweise der zweite Operand nach dem ersten ausgerichtet, damit sich das Resultat automatisch in der Position befindet, in der es in den Operativspeicher eingeschrieben werden muß. Der Ausgleich kann durch Rechtsverschiebung sämtli- 3 eher Bytes des zweiten Operanden erfolgen, bis die Position des äußeren rechten Bytes des zweiten Operanden mit der Position des äußeren rechten Bytes des ersten Operanden zusammengefallen ist Der Verschiebungswert wird durch die Differenz der

so Bytekode und die Verschiebungsrichtung durch deren gegenseitige Anordnung bestimmt

Zur Bestimmung der Verschiebungsgröße und -richtung werden die Adressen der rechten Bytes 108 und 126 (Fig.5) der Operanden 90 bzw. 91 aus der Speichereinheit 1 (Fi g. 1) zur Informationsspeicherung auf die Informationsaustauschleitungen 4,7 aufgerufen. Die Eingänge 31,32 der Fonnierungseinrichtung 27 für Verschiebungsparameter der Informationsverschiebungseinheit 26 sind an die Drähte der Austauschleitun- gen 4,7 angeschlossen, wohin die Kodes der Bytes 126 und 108 (Fig. 5) bei der Übertragung der Adressen der Operanden 90 bzw. 91 über die Austauschleitungen 4 und 7 (F i g. 1) kommen. Auf ein von der Steuereinheit 17 am Steuereingang 30 eintreffendes Signal formiert die Einrichtung 27 und überträgt in die Steuereinrichtung 28 zur Informationsverschiebung Informationsverschiebungswerte, die die Verschiebungsgröße und -richtung gemäß Tabelle 1 bestimmen.

	Tabelle 1	28	06 452	8	0	4
7	Verschiebungskode				8	_
Bytekode auf der			Informationsverschiebungsparameter	16	nach rechts
Austauschleitung 7			Verschiebungsgröße Verschiebungsrichtung	24	nach rechts
1	Bytekode auf der		8	nach rechts
00	Austauschleitung 4	3	0	nach links
00	2	8	-
00	00	16	nach rechts
00	01	16	nach rechts
01	10	8	nach links
01	11	0	nach links
01	00	8	-
01	01	24	nach rechts
10	10	16	nach links
10	U	8	nach links
10	00	0	nach links
10	01		_
11	10
11	11
11	00
11	01
10
U

Zum Ausgleich des zweiten Operanden 91 (Fig.5) nach der rechnen Grenze des ersten Operanden 90 ist es erforderlich, den zweiten Operanden 91 um sechzehn Bits (um zwei Bytes) nach rechts zu verschieben. Zu diesem Zweck werden nach dem Kode »00« des Bytes 108 und nach dem Kode »10« des Bytes 126 ein Verschiebungskode »0010« und gemäß Tabelle 1 entsprechende Informationsverschiebungsparameter formiert

Beim Ausgleich werden die Wörter des zweiten Operanden 91 nacheinander aus dem Operativspeicher aufgerufen und über einen der Eingänge 39,40 (F i g. l) der Einheit und über die Austauschleitungen 4,7 in die Speichereinheit 1 eingeschrieben. Das aus dem Operativspeicher erhaltene fällige Wort wird samt dem im vorhergehenden Takt erhaltenen und in der Speichereinheit 1 aufbewahrten Wort auf die Austauschleitungen 4 und 7 aufgerufen. Auf ein von der Steuereinheit 17 am Steuereingang 38 der Speichereinheit 1 ankommendes Signal erfolgen die Einschreibung und der Aufruf der Information auf die Austauschleitungen 4, 7 Ober die Eingänge 2,5 bzw. die Ausgänge 3,6.

Das letzte Wort (Bytes 108,109,110,111 (F i g. 5)) des zweiten Operanden 91 wird aus der Speichereinheit 1 (Fig. 1) auf die Austauschleitung 7, das vorletzte Wort (Bytes 104,105,106,107(Fig.5)) desselben Operanden 91 aus dem Operativspeicher auf die Austauschleitung 4 (F i g. 1) aufgerufen. Die gemeinsame Anordnung dieser Wörter auf den Austauschleitungen 4, 7 ist in Fig.6a dargestellt Von den Leitungen 4, 7 (Fig. 1) gelangen diese zwei Wörter in das Register 29.

Entsprechend den Verschiebungsparametern erarbeitet die Einrichtung 28 (F i g. 1) auf ein von der Einheit 17 an dessen Steuereingang 33 eintreffendes Signal Steuersignale, die für die Arbeit des Registers 29 zur Informationsverschiebung erforderlich sind. Die zwei die Bytes 104,105,106,107,108,109,110, 111 (Fi g. 6a) enthaltenden Wörter des zweiten Operanden 91 werden um 16 Stellen nach rechts verschoben, wobei die Bytes

H) UO, 111 über die Grenzen des Stellengitters des Registers 29 (Fig. 1) hinaustreten. Infolgedessen bleiben im Register 29 die Bytes 104,105,106,107,108,109, und von links werden zwei (in Fig.6b dargestellte) Nullen enthaltende Bytes 128, 129 eingeschoben. Das letzte verschobene Wort (die in Fig.6c dargestellten Bytes 106, 107, 108, 109) wird über den Ausgang 37 (F i g. 1) des Registers 29 und über die Austauschleitung 7 in die Speichereinheit 1 eingeschrieben. Analog kann das zweite verschobene Wort (Bytes 104,105,128,129) (Fig.6b), falls erforderlich, über den Ausgang 36 (Fig. 1) und die Austauschleitung 4 in die Speichereinheit 1 eingeschrieben werden.

Nun befinden sich die zu verarbeitenden Bytes 106, 107, 108 (Fig.6c) des letzten Wortes des zweiten Operanden 91 (Fig.5) in der gleichnamigen Position mit den entsprechenden Bytes 124,125,126 des letzten Wortes des ersten Operanden 90. Gleichzeitig erfolgt ein Zugriff zum nächstfolgenden dritten Wort (Bytes 100, 101, 102, 103) des zweiten Operanden das zusammen mit dem vorletzten Wort (Bytes 104, 105, 106, 107) auf die Austauschleitungen 4, 7 (Fig. 1) aufgerufen und in der Weise angeordnet wird, wie dies in Fig.6d wiedergegeben ist Die beiden Wörter werden auf dem Register 29 (F i g. 1) derart verschoben,

daß die in F i g. 6e dargestellten Bytes 102,103,104,105 (die in F i g. 6e dargestellten Bytes 130 und 131 enthalten Nullen) des zweiten Wortes des zweiten Operanden 91 (Fig.5) in die gleichnamigen Positionen mit den entsprechenden Bytes 120,121,122,123 des vorletzten Wortes des ersten Operanden 90 gestellt werden, worauf das vorletzte verschobene Wort (die in F i g. 6f darestellten Bytes 102,103,104,105) in die Speichereinheit 1 (F i g. 1) eingeschrieben wird. Dieser Prozeß wird so lange fortgesetzt, bis das gesamte Feld des zweiten Operanden 91 (Fig.5) aus dem Operativspeicher geholt, nach dem ersten Operanden 90 ausgerichtet und in der Speichereinheit 1 (F i g. 1) untergebracht worden ist Paßt der Operand 91 (F i g. 5)

nicht in die Speichereinheit 1 (Fi g. 1) hinein, so kann er teilweise ausgeglichen werden. Nach dem Ausgleich des zweiten Operanden 91 (F i g. 5) beginnt ein wortweiser Auszug des ersten Operanden 90 aus dem Operativspeicher der Ziffernrechenmaschine Aus dem Operativspeicher wird das erste Wort (Bytes 124, 125, 126, 127) (Fig.5) des ersten Operanden 90 über einen der Eingänge 39, 40 (Fig. 1) der Einheit auf eine der Austauschleitungen 4, 7 (F i g. 1), beispielsweise auf die Leitung 4, aufgerufen. Dann wird auf die Austauschleitung 7 aus der Einheit 1 ein ihm entsprechendes Wort (Bytes 106, 107, 108, 109 (Fig.6c)) des zweiten Operanden 91 (F i g. 5) aufgrufen.

Durch die Steuereinheit 17 (Fig. 1) wird über den Eingang 21 für die arithmetisch-logische Einheit 20 die Funktionsart für die Informationsverarbeitung vorgegeben. Die Wörter (Bytes 124,125, 126,127 (Fig.5) und Bytes 106, 107, 108, 109 (Fig.6c)) der Operanden 90 bzw. 91 (F i g. 5) gelangen von den Austauschleitungen 4 und 7 (Fig. 1) über die Umschalter 9 und 11 auf die Eingänge 18 und 19 der eine entsprechende Informationsverarbeitung übernehmenden Einheit 20. Das Rechenergebnis wird über den Eingang 22 in die Einheit 1 eingeschrieben.

Damit ar. den Umformungen keine zu den vorliegenden Operanden 90 und 91 (Fig.5) nicht gehörende Information (Bytes 112 und 127 bzw. Bytes 94 (Fig. 5, 6c) und 109 F i g. 5, 6)) teilnimmt, die aus dem Operativspeicher zusammen mit der zu den vorliegenden Operanden 90 und 91 gehörenden Information (Bytes 113,114,115 und 124,125,126 bzw. Bytes 95,96, 97 (F i g. 5, 6c) und 108 (F i g. 5)) ausgelesen worden ist, wird auf die von den Leitungen 4 und 7 (F i g. 1) an den Umschaltern 9 bzw. U über deren Eingänge 12 und 14 eintreffende Information durch die Informationsmaskeneinheit 16 eine Bytemaske aufgelegt. Die Erzeugung der Bytemaske wird durch die Einheit 16 in Abhängigkeit von den von den Austauschleitungen 4 und 7 an den Eingängen 23 und 24 der Einheit 16 auf ein Signal der Steuereinheit 17 ankommenden Bytekodes übernommen.

Die Maskenarten sind in Tabelle 2 aufgeführt. Wie aus der Tabelle ersichtlich, werden vier Maskenklassen angewendet. Die Maskenklasse wird durch einen entsprechenden Kode auf der Leitung 7 vorgegeben. Die Maskenart innerhalb der Klasse wird durch den Bytekode auf der Leitung 4 bestimmt.

Tabelle 2

Maskenkode	Bytekode auf der	Maskenart (Sedezimalwerl)	FF	FF	FF
Maskenklasse auf	Austausch		FF	FF	FF
der Austausch	leitung 4		00	FF	FF
leitung 7	00		00	00	FF
00	01	FF	00	00	00
00	10	00	FF	00	00
00	11	00	FF	FF	00
00	00	00	FF	FF	FF
01	01	FF	00	00	00
01	10	FF	00	00	00
01	11	FF	FF	00	00
01	00	FF	FF	FF	00
10	01	00	FF	FF	FF
10	10	FF	FF	FF	FF
10	Il	FF	FF	FF	FF
10	00	FF	FF	FF	FF
11	01	FF
il	10	FF
11	11	FF
11	FF

Die Maske der Klasse »00« ist zum Loswerden der zum betreffenden Operranden 91 (90) (Fig.5) nicht gehörenden Information links (in der Zeichnungsebene) von dem zu verarbeitenden Feld dieses Operanden 91(90) vorgesehen. Die Maskenart wird durch den Kode des äußeren linken Bytes 95 (113) des Operanden 91(90) bestimmt

Die Maske der Klasse »01« ist zum Loswerden der zum betreffenden Operanden 91(90) nicht gehörenden, (in der Zeichnungsebene) rechts von dem zu verarbeitenden Feld dieses Operanden 91(90) befindlichen Information vorgesehen. Die Maskenart wird durch den Kode des äußeren rechten Bytes 108 (126) des Operanden 91(90) bestimmt Die Maske der Klasse »10« wird benutzt, wenn zwei Operanden 91(90) ungleicher Länge nach ihren (in der Zeichnungsebene) rechten Grenzen ausgeglichen sind. Mit Hilfe der Maske wird der linke Teil des einen Operanden 91 (90) abgetrennt, der über die linke Grenze des anderen Operanden 91(90) hinausgeht Der abgetrennte Teil des Operanden91(90) wird dann auf den Stellenwert analysiert Die Maskenart wird durch den Kode des äußeren linken Bytes 95 (113) des kürzeren Operanden 91(90) bestimmt

Die Maske der Klasse »11« sorgt für die Ausführung des Befehls in einem Normalzyklus. Die Möglichkeit der Bytemaskierung bleiben nicht auf die angeführten Beispiele beschränkt. Zur Vereinfachung wird hier auf die Anwendung der Masken der Klasse »00« und »01« eingegangen.

Bei der Übertragung der Adresse des Operanden 91(90) zum Operativspeicher über die Leitung 4 (F i g. 1) gelangt der Kode des entsprechenden Bytes 95 (113) oder 108 (118) (Fig.5) in die Einheit 16 (Fig. 1) über den Eingang 23. Zur selben Zeit wird auf die Leitung 7 der Kode der Maskenklasse aufgerufen, der über den Eingang 24 in die Einheit 16 kommt. Auf ein von der Steuereinheit 17 in die Einheit 16 über den Steuereingang 25 gelangendes Signa! wird die Bytemaske erarbeitet, die anschließend an den Eingängen 12 und 14 der Umschalter 9 bzw. 11 eintrifft. Die Aufbringung einer Maske auf die über die Austauschleitungen 4 und 7 zu übertragende Information erfolgt auf Signale von der Steuereinheit 17. Diese an den Steuereingängen 13 und 15 der Umschalter 9 bzw. 11 ankommenden Signale werden zu dem Zeitpunkt der Übertragung in die arithmetisch-logische Einheit 20 von äußeren Wörtern (Bytes 94, 95, 96, 97 (Fig. 6c) und 113, 114, 115, 116 (F i g. 5) bzw. Byten 106,107,108,109 und 124,125,126, 127) der Operanden 91,90 erzeugt.

Die vom Operativspeicher der Ziffernrechenmaschine angekommene, nicht zu den betreffenden Operanden 90,91 gehörende Information beteiligt sich also nicht an der Verarbeitung.

Die Formierungseinrichtung 27 (F i g. 2) für Verschiebungsparameter arbeitet gemäß der Erfindung wie folgt

Beim Zugriff zum Operativspeicher der Ziffernrechenmaschine für das Holen der Operanden 90, 91 (F i g. 5) werden deren Adressen aus der Speichereinheit 1 (Fig. 1) auf die Austauschleitungen 4, 7 aufgerufen. Hierbei gelangen die Adressen der äußeren Bytes 95 und 113 oder 108 und 126 (Fig.5) der Operanden 91 bzw. 90 von den Austauschleitungen 4, 7 (Fi g. 1) über die Eingänge 45 und 46 (F i g. 2) auf das Koderegister 43 zur Informationsverschiebung. Das Register 43 formiert entsprechend dem Bytekode beim Anliegen eines Signals von der Steuereinheit 17 (F i g. 1) am Steuereingang 47 einen vierstelligen Verschiebungskode. Der Verschiebungskode gelangt auf den Dechiffrator 44 (Fig.2). Die Signale treffen vom Ausgang des Dechiffrators 44 an den Eingängen 48, 50, 51 der Koinzidenzschaltungen 49, 52, 53 ein. Die Koinzidenzschaltung 49 sammelt die Bedingungen für die Verschiebungsrichtung und erzeugt am Ausgang 54 ein Verschiebungssignal rechts-links. Die Koinzidenzschaltungen 52, 53 erzeugen Signale, die dem Informationsverschiebungswert entsprechen. Bein. Ausgleichen der Operanden 91(90) (F i g. 5) ist einer von ihnen um Null, acht, sechzehn, oder vierundzwanzig Stellen zu verschieben. Das Ausbleiben eines Signals an den Ausgängen 55, 56 der beiden Schaltungen 52, 53 entspricht einer Verschiebung um null Stellen, das Vorliegen eines Signals am Ausgang der einen von ihnen entspricht einer Verschiebung um acht Stellen, das Vorliegen eines Signals am Ausgang der anderen — einer Verschiebung um sechzehn Stellen, Signale am Ausgang der beiden Schaltungen 52, 53 entsprechen einer Verschiebung um vierundzwanzig Stellen.

Die Verschiebungsgröße und -richtung wird gemäß Tabelle 1 bezüglich des einen der Operanden 90 (91) (Fig.5) errechnet, dessen Adresse auf die Leitung 4 (Fig. 1) aufgerufen wird. Hierbei wird die Adresse des auszugleichenden Operanden 91 (90) (Fig.5) auf die Austauschschiene 7 (Fig. 1) aufgerufen. Beispielsweise wird beim Ausgleichen nach dem ersten Operanden 90

> (F i g. 5) seine Adresse auf die Leitung 4 (F i g. 1) und die Adresse des zweiten Operanden 91 (Fig.5) auf die Leitung 7 (Fig. 1) aufgerufen. Beim Ausgleichen nach den rechten Grenzen werden den Leitungen 4, 7 die Adressen der äußeren rechten Bytes 108, 118(Fi g. 5),

ίο beim Ausgleichen nach den linken Grenzen die Adressen der äußeren linken Bytes 95 und 113 der Operanden 91 bzw, 90 zugeführt.

Die Steuereinrichtung 28 (F i g. 3) zur Informationsverschiebung arbeitet gemäß der Erfindung wie folgt.

r» Ein der !nformationsverscniebungseinrichiung entsprechendes Signal gelangt auf den Eingang 69 des Flip-Flops 68 für die Informationsverschiebungsrichtung und wird durch dieses eingespeichert. Die den Informations verschiebungswerten entsprechenden Signale kommen an den Eingängen 58 der Flip-Flops 57 für Informationsverschiebungswerte an und werden darin gespeichert. Die Zahl der Flip-Flops 57 ist gleich der Zahl der einzuspeichernden Verschiebungswerte. Es ist zu betonen, daß in diese Zahl auch Verschiebungen einbezogen werden, deren Größe mit den Werten null, acht, sechzehn, vierundzwanzig (beispielsweise die Verschiebungen um eine, zwei, vier usw. Stellen) zusammenfällt, weil die vorliegende Verschiebungseinrichtung 28 nicht nur auf die Verarbeitung von Daten

jo variabler Länge, sondern auch auf die anderen Verarbeitungsarbeiten ausgerichtet ist. Von den Flip-Flops 57 gelangen die eingespeicherten Verschiebungswerte auf die Eingänge 63 der Prioritätsschaltung 62, die die Verschiebungswerte gemäß der ihnen zugeordneten

J5 Priorität bearbeitet. Beim Vorhandensein eines eine höhere Rangstufe aufweisenden Verschiebungswertes werden die Verschiebungswerte niedriger Rangstufe nicht aufgenommen. Von der Prioritätsschaltung 62 gelangt der gemäß der Rangfolge augenblicklich zu bearbeitende Verschiebungswert auf einen der Eingänge 65 des Dechiffrators 64. Nach der Bearbeitung des nächstfolgenden Verschiebungswertes wird am entsprechenden Ausgang 71 des Dechiffrators 64 ein Signal erzeugt, das am Eingang 70 der UND-Schaltung 60 ankommt. Auf ein von der Steuereinheit 17 (F i g. 1) am Eingang 61 (Fig. 3) der UND-Schaltung 60 eintreffendes Signal wird ein Rückstellsignal erarbeitet, das auf den Eingang 59 des Flip-Flops 57 auf trifft, das den eben bearbeiteten Verschiebungswert speichert, und es

so zurücksetzt. Dadurch bietet sich die Möglichkeit, den nach der Rangfolge nächsten Verschiebungswert zu bearbeiten. In Übereinstimmung mit den durch die Flip-Flops 57 eingespeicherten Verschiebungswerten und mit der durch das Flip-Flop 68 eingespeicherten Verschiebungsrichtung, die am Eingang 67 des Dechiffrators 64 auf von der Einheit 17 am Steuereingang 66 des Dechiffrators 64 ankommende Signale eintrifft, erarbeitet der letztere an seinen Ausgängen 72 eine Folge von Steuersignalen für das Register 29 (Fig. 1)

zur Informationsverschiebung.

Die Informationsmaskeneinheit 16 (Fig.4) arbeitet gemäß der Erfindung folgendermaßen:

Bei der Übertragung der Adressen der äußeren Wörter (Bytes 92, 93, 94, 95 und 108, 109, 110, Ul

(F i g. 5) bzw. Bytes 112,113,114,115 und 124,125,126, 127) der Operanden 91 und 90 wird auf die Leitung 4 (Fig. 1) die Maskenklasse und auf die Leitung 7 die Adresse des aufzurufenden Wortes fBvtes 92.93.94.95

und 108,109,110, 111 (Fig. 5)sowie Bytes 112,113,114, HS und 124, 125, 126, 127) geholt. Der Maskenkode gelangt über den Eingang 23 (F i g. 1) und der Kode des äußeren Bytes 95 (108, «13, 126) (Fig.5) über den Eingang 24 (Fig. 1) der Einheit 16 auf die Eingänge 75 bzw. 76 (Fig.4) des Maskenkoderegisters 73. Auf ein tan Steuereingang 77 des Registers 73 eintreffendes Signal wird der Maskenkode in das letztere übernommen. Vom Register 73 kommt der Maskenkode am Dechiffrator 74 an. An dessen Ausgängen werden Signal erarbeitet, die an den Eingängen 78, 79, 80 und 81 der jeweiligen Koinzidenzschaltungen 82, 83, 84 und 85 eintreffen. An den entsprechenden Ausgängen 86,87,88 und 89 der letztgenannten wird eine Maske erforderli-

eher Art gemäß Tabelle 2 erzeugt die auf die Ober die Leitungen 4 und 7 (F i g. 1) zu übertragende Information aufgelegt wird.

Die vorliegende Erfindung erhöht die Fertigungsgerechtheit und senkt die Kosten des Prozessors der Zifternrechenmaschine, zu dem die Einheit gehört, durch Erhöhung der Regelmäßigkeit der Struktur des Prozessors, weil die Einheit gemäß der Erfindung auf die für die Informationsverarbeitung in Vollwörtern ausgelegte Struktur des Prozessors abgestimmt ist

Darüber hinaus gestattet es die vorliegende Erfindung, die in die Einheit eingehenden Blöcke gemäß der Erfindung für andere Verarbeitungskarten mit Vollwörtern auszunutzen.

Hierzu 4 Blatt Zeichnunsen

Claims (5)

Patentansprüche:

1. Anordnung zur Verarbeitung von Mehrbytefeldern mit Daten veränderlicher Länge, die vor der Verarbeitung in einer arithmetischlogischen Einheit auf ein einheitliches Format reduziert werden, wobei jedes Datenfeld aus mehreren, in einem Speicher hintereinander angeordneten Wörtern besteht, die ihrerseits aus mehreren, innerhalb eines Wortes durch einen Bytepositionscode zu adressierenden, Bytes bestehen, mit einer Verschiebungseinrichtung zur Verschiebung der Operanden in Obereinstimmung mit den Verschiebesignalen und mit einer Maskensteuerung zur Eliminierung er .licht zu den Operanden gehörenden Bytes, gekennzeichnet d u r c h folgende Merkmale:

a) eine Formierungseinrichtung (27) für die Verschiebungsparameter erhält von einer ersten Austauschleitung (4) einen Code über die Position eines Bytes innerhalb eines Wortes, bezüglich der die Ausrichtung eines Operanden durch dessen Verschiebung erfolgt, und von einer zweiten Austauschleitung (7) einen Code über die Position eines Bytes eines Operanden, der dazu dient, die Position des Bytes anzuzeigen, welche während der Verschiebung mit der Position des Bytes innerhalb eines Wortes zusammenfallen muß, die dem von der ersten Austauschleitung (4) erhaltenen Code jo angezeigt wird, und die Verschiebungsgröße und -richtung bestimmt;

b) eine der Formierungseinrichtung (27) für die Verschiebungsparameter nachgeschaliete Einrichtung (28) zur Steuerung der Informations- n verschiebung, die von den Austauschleitungen (4, 7) zwei aufeinanderfolgende Wörter eines Operanden liest (das ersve und zweite Wort bzw. das vorletzte und letzte Wort eines Operanden z. B. 91), sie in ein Schieberegister (29) eingibt, die Verschiebung des Wortpaares des Operanden in der von der Einrichtung (27) bestimmten Richtung und Größe steuert und das erste und/oder das letzte der beiden verschobenen Wörter an die erste Austauschleitung (4) und/oder die zweite Austauschleitung (7) zur weiteren Verarbeitung oder zur Speicherung ausliest;

c) die Maskensteuerung (16) erhält über die erste Austauschleitung (4) einen die Maskenklasse vorgegebenden Code und über die zweite Austauschleitung (7) einen die Maskenart innerhalb der vorgegebenen Klasse vorgebenden Code und formiert und übergibt aufgrund der erhaltenen Codes einem ersten oder zweiten Umschalter (9, 1) die Maske, die das Byte mit der nicht erforderlichen Information innerhalb eines Wortes löscht;

d) die Einrichtung (28) zur Steuerung der Informationsverschiebung liest von den Austauschlei- tungen (4, 7) aufeinanderfolgende Wortpaare eines Operanden (ein Schritt pro Wort) und steuert die Verschiebung der Wortpaare so lange, bis alle Wörter des Operanden verarbeitet sind.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Informationsverschiebungseinrich-

der Fcrmierungseinrichtung (27) für die Verschiebungsparameter, deren Steuereingang (30) an eine Steuereinheit (17) und deren zwei Informationseingänge (31, 32) jeweils an eine Informationsaustauschleitung (4 bzw. 7) angeschlossen sind, aus dar Einrichtung (28) zur Steuerung der Informationsverschiebung, deren Steuereingang (33) an die Steuereinheit (17) angeschlossen ist, und aus dem Schieberegister (29), dessen Informationseingänge (34, 35) und denen entsprechende Informationsausgänge (36, 37) jeweils an die entsprechende Informationsaustauschleitung (4, 7) angeschlossen sind.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Formierungseinrichtung (27) für die Verschiebungsparameter ein Informationsverschiebungscoderegister (43) zur Aufnahme und Speicherung der Codes über die Position eines Bytes innerhalb eines Wortes, einen Dechiffrator (44), mindestens zwei Koinzidenzschaltungen zur Bestimmung des Informationsverschiebungswertes und eine Koinzidenzschaltung zur Bestimmung der Infurmationsverschiebungsrichtung enthält, deren Eingänge (50, 51, 48) an die entsprechenden Ausgänge des Dechiffrators (44) angeschlossen sind und deren Ausgänge (55, 56, 54) einen Mehrkanalausgang der Formierungseinrichtung (27) für die Verschiebungsparameter bilden.

4. Anordnung nach Anspruch 2 und 3, dadurch gekennzeichnet, daß die Einrichtung (28) zur Steuerung der Informationsverschiebung ein Flip-Flop (68) für die Informationsverschiebungsrichtung, dessen Eingang (69) an die Koinzidenzschaltung (49) zui Bestimmung der Informationsverscb'ebungsrichtung der Formierungseinrichtung für die Verschiebungsparameter angeschlossen ist, Flip-Flops (57) für die Informationsverschiebungswerte, deren Zahl durch die Zahl der Informationsverschiebungswerte bestimmt wird, an deren einen Eingang (59) jeweils eine UND-Schaltung (60) angeschlossen ist und deren anderer Eingang (58) jeweils an einen Ausgang (55, 56) der entsprechenden Koinzidenzschaltung (52,53) zur Bestimmung des Informationsverschiebungswertes angeschlossen ist, eine mit den Flip-Flops (57) für die informationsverschiebungswerte verbundene Prioritätsschaltung (62) und einen Dechiffrator (64) enthält, dessen Informationseingänge (65) an die Prioritätsschaltung (62) und an das Flip-Flop (68) für die Informationsverschiebungsrichtung, dessen Steuereingang (66) an die Steuereinheit (17) und an dessen entsprechenden Ausgang (71) ein weiterer Eingang (70) einer jeden UND-Schaltung (60) angeschlossen sind.

5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Maskensteuerung (16) ein Maskencoderegister (73) zur Speicherung des die Maskenklasse vorgebenden Codes und des die Maskenart innerhalb der vorgegebenen Klasse vorgebenden Codes, einen mit dem Maskencoderegister verbundenen Dechiffrator (74) und Koinzidenzschaltungen (82, 83, 84,85) entsprechend der Informationsbytezahl enthält, auf die eine Nullmaske aufgelegt wird und deren Eingänge (78, 79, 80, 81) an die entsprechenden Ausgänge des Dechiffrators (74) und deren Ausgänge (86, 87, 88, 89) an die Umschalter (9,11) angeschlossen sind.

tuna pinp

enthält HpctpWenH