DE3229764C2 - - Google Patents

Description

Die Erfindung betrifft eine Dezimalarithmetikeinrichtung zur Durchführung einer Addition oder Subtraktion gemäß dem Oberbegriff des Anspruchs 1.

Eine solche Dezimalarithmetikeinrichtung ist aus der DE-OS 26 26 432 bekannt. Ein Dezimalarithmetikbefehl wird darin für Operanden, die mehrere Bytes gleichzeit umfassen, parallel mittels eines Addierwerks Vier-Byte breit ausgeführt. Die bekannte arithmetische Einheit weist eine Vorzeichenverarbeitungseinrichtung auf, die die Vorzeichen des aus dem A-Register ausgelesenen ersten Operanden und des aus dem B-Register ausgelesenen zweiten Operanden verarbeitet und daraus Steuersignale bildet, die einem Komplementierer/Modifizierer, einer Korrekturschaltung für die Ergebnisdaten und einem Komplementdetektor zugeführt werden (vgl. Fig. 1 der DE-OS 26 26 432). Die bekannte arithmetische Einheit weist in allen Datenformaten (gepacktes Format, Zonenformat bzw. Binärformat) eine feste Operandenlänge auf. Die Vorzeichenverarbeitungseinrichtung, der Komplementierer/Modifizierer für den zweiten Operanden und ein Modifizierer für den ersten Operanden werden durch den einzelnen Datenformaten (gepacktes Format, Zonenformat und Binärformat) entsprechenden Modussignalen gesteuert. Der Modifizierer für den ersten Operanden setzt beim Zonenformat jeweils die Zonentetraden auf Null, während der Komplementierer/Modifizierer für den zweiten Operanden abhängig davon, ob eine Addition oder Subtraktion ausgeführt wird, dessen Zonen Tetraden auf Null bzw. 1 setzt. Da die aus der DE-OS 26 26 432 nach dem Obengesagten mit fester Operandenlänge arbeitet, treten die Probleme der vorliegenden Erfindung nicht auf.

Bei Dezimalarithmetikbefehlen mit variabler Operandenlänge sind folgende Vorgehensweisen möglich:

• (i) Die rechten Enden beider Operanden werden vor der Verarbeitung mit dem rechten Ende der Recheneinheit ausgerichtet;
• (ii) das rechte Ende des zweiten Operanden wird vor der Verarbeitung mit dem rechten Ende des ersten Operanden ausgerichtet.

Bei der Vorgehensweise (i) wird der von einem Hauptspeicher angerufene erste Operand nach rechts durch eine Ausrichteinrichtung, die ein Schieber sein kann, verschoben, damit sein rechtes Ende mit dem rechten Ende der Recheneinheit übereinstimmt. Dann wird der von dem Hauptspeicher abgerufene zweite Operand ebenfalls nach rechts mittels eines Schiebers verschoben, damit sein rechtes Ende genauso mit dem rechten Ende der Recheneinheit übereinstimmt. Die so ausgerichteten Operanden werden dann der Recheneinheit zum Erzeugen eines Ergebnisses zugeführt. Das Ergebnis wird dann wieder nach links verschoben und mit der Stellung des ersten Operanden ausgerichtet im Hauptspeicher gespeichert.

Da ein Vorzeichen des Operanden in seiner niedrigstwertigen Tetrade enthalten ist, ist eine Vorzeichenverarbeitung im Prinzip lediglich für das niedrigstwertige Byte gemäß der Methode (i) erforderlich. Jedoch sind dabei insgesamt drei Ausrichtungen der Operanden erforderlich. Folglich ist die zum Ausrichten der Operanden erforderliche Zeit vergleichsweise lang gegenüber der effektiven Verarbeitungszeit, weshalb die Befehlsausführungszeit trotz Verwendung einer mehrere Bytes parallel verarbeitenden Recheneinheit nicht verkürzt ist.

Die Methode (ii) ist in der japanischen Patentanmeldung 55/118218 erläutert. Beim gleichzeitigen Verarbeiten mehrerer Bytes mit variabler Operandenlänge wird nur das rechte Ende des zweiten Operanden vor der Verarbeitung mit dem rechten Ende des ersten Operanden ausgerichtet. Damit verringert sich die Anzahl der Ausrichtungen der Operanden und die für die Ausrichtung nötige Zeit.

Bei der Methode (ii) wird zwar die Anzahl der Ausrichtungen der Operandenstellungen auf Eins verringert, jedoch ist es, da der zweite Operand mit dem rechten Ende des ersten Operanden ausgerichtet ist, notwendig, daß die Recheneinheit über sämtliche Bytes eine Vorzeichenverarbeitung durchführen kann. Dies bedeutet, daß die Recheneinheit kompliziert ist und die Anzahl an Verknüpfungsgliedern zunimmt.

Bei der folgenden Erläuterung wird ein Befehlsformat gemäß Fig. 1 als Befehl für dezimalen Rechenbetrieb mit variabler Operandenlänge angesehen. Gemäß Fig. 1 spezifizieren ein OP-Feld den Operationstyp wie Addition oder Subtraktion, L 1- und L 2-Felder die Länge des ersten bzw. zweiten Operanden in Byte und ADR 1- und ADR 2-Felder Startadressen des ersten und zweiten Operanden in einem Hauptspeicher. Die L 1- und L 2-Felder weisen jeweils vier Bits auf (folglich kann eine Operandenlänge bis zu 15 Bytes bezeichnet werden). Es sei angenommen, daß der erste Operand mit einer Länge von L 1 Bytes beginnend mit der durch das ADR 1-Feld spezifizierten Adresse und der zweite Operand mit einer Länge von L 2 Bytes beginnend mit der durch das ADR 2-Feld spezifizierten Adresse addiert oder subtrahiert werden sollen, wozu ihre rechten Enden ausgerichtet sind und ein Ergebnis im Feld des ersten Operanden im Hauptspeicher gespeichert wird. Die niedrigstwertigen Tetraden des ersten und des zweiten Operanden geben die Vorzeichen der jeweiligen Operanden an. Es sei weiter angenommen, daß Daten Acht-Byte-weise parallel zwischen der Dezimalarithmetikeinrichtung und dem Hauptspeicher übertragen werden.

Zum Erleichtern des Verständnisses der vorliegenden Erfindung wird die oben angegebene Vorgehensweise (ii) im folgenden kurz erläutert.

Fig. 2 stellt die Methode (ii) dar. Ein erster Operand (1) soll beispielsweise aus fünf Byte "ab cd ef gh is₁" (Vorzeichenziffer s1) bestehen und an einer Byte-Stelle 1 einer Acht-Byte-Blockzwischenadresse (die niedrigsten drei Bits der Adresse) des Hauptspeichers beginnen. Ein zweiter Operand (2) soll aus drei Byte "lm no ps₂" (Vorzeichenziffer S₂) bestehen und aus einer Byte-Stelle 2 einer Acht-Byte-Blockzwischenadresse beginnen. Beide Operanden sollen miteinander addiert werden. Der erste Operand (1) wird so wieder vom Hauptspeicher abgerufen und wird einem Addierer zugeführt. Die Stellung des rechten Endes des vom Hauptspeicher abgerufenen zweiten Operanden (2) wird durch Verschieben nach rechts um ein Byte mit dem rechten Ende des ersten Operanden (Stellung 5) (1) ausgerichtet. Darauf werden die ausgerichteten Daten (3) des zweiten Operanden dem Addierer zugeführt. Als Ergebnis wird eine Summe (4) "AB CD EF GS IS" (Vorzeichenziffer S) in der ersten Operandenstellung erzeugt, so daß sie direkt in den Hauptspeicher eingeschrieben werden kann.

Zum Durchführen einer Addition in der erläuterten Weise müssen Nullen in die beiden Stellen (6, 7) rechts vom rechten Ende des ersten und zweiten Operanden gesetzt werden und in die Byte-Stellen links vom linken Ende des ersten und zweiten Operanden gesetzt werden (Byte-Stelle 0 des Operanden (1) und die Byte-Stellen 0 bis 2 des Operanden (3)). Zur Durchführung einer Subtraktion müssen Nullen in die Byte-Stellen rechts vom rechten Ende des ersten Operanden (1) (in die Byte-Stellen 6 und 7) und in die Byte-Stellen links vom linken Ende des ersten Operanden (1) (in die Byte-Stelle 0) und Einsen in die Byte-Stellen rechts vom rechten Ende des zweiten Operanden (3) (Byte-Stellen 6 und 7) und in die Byte-Stellen links vom linken Ende des zweiten Operanden (3) (Byte-Stellen 0 bis 2) gesetzt werden, um ein richtiges Ergebnis zu erhalten. Eine Nullsetz-Einheit 1 und eine Null/Eins-Setzeinheit 2 ermitteln die unnötigen Stellen des ersten bzw. zweiten Operanden auf der Grundlage der rechtesten Byte-Stelle des ersten Operanden und der Länge L₁ des ersten Operanden bzw. der rechtesten Byte-Stelle des zweiten Operanden und der Länge L₂ des zweiten Operanden und setzen daraufhin Nullen oder Einsen in diese Stellen.

Bei dieser Vorgehensweise ist die Anzahl der Ausrichtungen der Operanden auf Eins verringert, jedoch müssen alle Bytes der Recheneinheit mit der Vorzeichenverarbeitungsfunktion versehen sein.

Es ist Aufgabe der Erfindung eine Dezimalarithmetikeinrichtung zur Durchführung einer Addition oder Subtraktion bei wesentlich verringertem Schaltungsaufwand unter Einsparung einer zur rechtsbündigen Ausrichtung auch des ersten Operanden dienenden Ausrichtvorrichtung zu ermöglichen.

Die obige Aufgabe wird bei einer gattungsgemäßen Dezimalarithmetikeinrichtung gemäß dem Oberbegriff des Anspruchs 1 erfindungsgemäß durch die in seinem Kennzeichen angegebenen Merkmale gelöst.

Der Unteranspruch 2 kennzeichnet eine vorteilhafte Weiterbildung davon. Vorteile ergeben sich insbesondere dahingehend, daß der verwendete Dezimaladdierer keine Vorzeichenfunktion haben muß und deshalb hardwaremäßig einfach aufgebaut sein kann. Zum zweiten benötigt man keine Ausrichtvorrichtungen für die beiden Operanden, die diese rechtsbündig mit den Dezimaladdiererbytepositionen ausrichten.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt

Fig. 3 ein Blockschaltbild eines Ausführungsbeispiels,

Fig. 4 und 5 jeweils beispielhafte Erläuterungen einer Addition und eine Subtraktion mittels der in Fig. 3 dargestellten Ausführung,

Fig. 6 ein Blockschaltbild einer Null-Setzeinheit gemäß Fig. 3,

Fig. 7 bis 13 Blockschaltbilder von Verknüpfungschaltungen und Steuerschaltungen hierfür gemäß Fig. 6.

Fig. 3 zeigt ein Blockschaltbild eines Ausführungsbeispiels. Acht-Byte-Register 11 und 12 speichern jeweils einen ersten und einen zweiten Operanden für eine Dezimaladditions- oder Subtraktionsoperation; eine Ausrichteinheit 13 richtet das ganz rechts stehende Byte des zweiten Operanden mit der Stelle des am weitesten rechts stehenden Bytes des ersten Operanden aus; Null- und Null/Eins-Setzeinheiten 14 und 15, die den Schaltungen 1 und 2 gemäß Fig. 2 entsprechen, setzen Nullen bzw. Einsen in die unnötigen Stellen des ersten und zweiten Operanden. Ein Dezimaladdierer 16 hat eine Acht-Byte-Verarbeitungsbreite und weist Dezimaladdier/Subtrahier-Funktion auf. Das Verarbeitungsergebnis wird in einem Ausgangsregister 18 zwischengespeichert. Eine Vorzeichenverarbeitungseinrichtung 17 hat eine Ein-Byte-Verarbeitungsbreite und empfängt selektiv ein Byte von jedem der Register 11 und 12. Die Vorzeichenverarbeitungseinrichtung -17 hat eine Dezimal/Subtrahier-Funktion und eine Dezimalvorzeichenverarbeitungsfunktion. Ein Ausgangsregister 19 empfängt das Verarbeitungsergebnis der Vorzeichenverarbeitungseinrichtung 17.

Das Ausgangssignal des Dezimaladdierers 16 wird den Registern 11 und 12 über das Register 18 zugeführt. Das Ausgangssignal der Vorzeichenverarbeitungseinrichtung 17 wird einer ausgewählten Byte-Stellung des Registers 11 über das Register 19 zugeführt.

In Fig. 3 bezeichnen L 1 und L 2 die durch einen Befehl spezifizierte erste und zweite Operandenlänge, CNT 1 (0-2) und CNT 2 (0-2) drei niederwertige Bits der Startadressen des ersten und des zweiten Operanden, die durch den Befehl spezifiziert sind und stellen Byte-Stellenzeiger der Acht-Byte-Blockzwischenadresse dar.

Das eine Byte in dem Acht-Byte-Register 11, das das aus 4 Bit bestehende Vorzeichen des ersten Operanden und dessen niedrigstwertige Ziffer enthält, wird durch den Zeiger CNT 1 (0-2) spezifiziert und der Vorzeichenverarbeitungseinrichtung 17 zugeführt. Das eine Byte in dem Acht-Byte-Register, das das gleichfalls aus 4 Bit bestehende Vorzeichen des zweiten Operanden und dessen niedrigstwertige Ziffer enthält, wird durch den Zeiger CNT 2 (0-2) spezifiziert und der Vorzeichenverarbeitungseinrichtung -17 zugeführt. Das eine Byte vom Ausgangsregister 19 der Vorzeichenverarbeitungseinrichtung 17 wird in der Byte-Stelle des Registers 11 gespeichert, die durch den Zeiger CNT 1 (0-2) spezifiziert ist.

Die acht Byte des Registers 11 werden direkt der Null-Setzeinheit 14 zugeführt, der auch L 1 und CNT 1 (0-2) zugeführt werden. Die Null-Setzeinheit 14 setzt Nullen an die unnötigen Byte-Stellen rechts vom rechten Ende des letzten Operanden, an die unnötigen Byte-Stellen links vom linken Ende des ersten Operanden und an die Vorzeichenzifferstelle und führt die mit Nullen aufgefüllten Daten dem Dezimaladdierer 16 zu.

Die acht Byte des Registers 12 werden der Ausrichteinheit 13 zugeführt, die ein herkömmlicher Schieber sein kann und der auch CNT 1 (0-2) und CNT 2 (0-2) zugeführt sind. Die Ausrichteinheit 13 schiebt die eingangsseitigen acht Bytes nach rechts oder links in Übereinstimmung mit der Differenz zwischen CNT 1 (0-2) und CNT 2 (0-2), um das rechte Ende des zweiten Operanden mit der Stelle am rechten Ende des ersten Operanden auszurichten. Das heißt, er subtrahiert CNT 2 (0-2) von CNT 1 (0-2) und verschiebt, wenn die Differenz positiv ist, den zweiten Operanden nach rechts um die der Differenz gleiche Anzahl von Bytes und wenn die Differenz negativ ist, den zweiten Operanden nach links um die der Differenz gleiche Anzahl an Bytes.

Das Ausgangssignal der Ausrichteinheit 13 wird der Null/Eins-Setzeinheit 15 zugeführt, der auch L 2 und CNT 1 (0-2) zugeführt werden. Die Null/Eins-Setzeinheit 15 setzt Nullen oder Einsen an unnötige Byte-Stellen rechts vom rechten Ende des verschobenen zweiten Operanden, an die unnötigen Byte-Stellen links vom linken Ende des verschobenen zweiten Operanden und an die Vorzeichenziffernstelle und führt die mit Nullen oder Einsen aufgefüllten Daten der Hauptrecheneinheit 16 zu.

Die Fig. 4 und 5 zeigen beispielhaft eine Addition und eine Subtraktion durch die in Fig. 3 dargestellte Ausführungsform.

In den Fig. 4 und 5 bezeichnen (1), (2), (3), (4), (5), (8) und (9) Ausgangsdaten von 11, 12, 13, 14, 15, 18 und 19 in Fig. 4 und bezeichnen (6) und (7) Ausgangsdaten für 17 oder Eingangsdaten, die in dem Register 11 als Rechenergebnis zu speichern sind.

Bei den in Fig. 4 und Fig. 5 dargestellten Beispielen werden der erste Operand mit fünf Byte "ab cd ef gh is₁" (Vorzeichen s₁) beginnend mit der ersten Byte-Stelle in der Acht-Byte-Zwischenblockadresse im Hauptspeicher und der zweite Operand mit drei Byte "lm no ps₂" (Vorzeichenziffer s₂) beginnend mit der zweiten Byte-Stelle in der Acht-Byte-Zwischenblockadresse addiert und subtrahiert und man erhält ein Ergebnis "AB CD EF GH I". Die Symbole a bis i, l bis p und A bis I bezeichnen 4-Bit-Dezimalziffern und die Symbole s₁, s₂ und S bezeichnen 4-Bit-Vorzeichen.

Fig. 4 zeigt ein Beispiel für die Addition. In Übereinstimmung mit einem Merkmal des vorliegenden Ausführungsbeispiels hat der Dezimaladdierer 16 keine Vorzeichenverarbeitungsfunktion. Die die Vorzeichen enthaltenden Bytes, die die am weitesten rechts stehenden Bytes der Operanden sind, werden mittels der Vorzeichenverarbeitungseinrichtung 17 verarbeitet. Die dezimalen numerischen Ziffern werden durch den Dezimaladdierer 17 verarbeitet. Dann werden die Ausgangssignale dieser Einheiten 16 und 17 zum Endergebnis gemischt.

Gemäß Fig. 4 wird der erste Operand (1) der Null-Setzeinheit (14 in Fig. 3) zugeführt, die Nullen in die unnötigen Stellen zum Erzeugen der Daten (4) setzt. Der zweite Operand (2) wird um ein Byte mittels der Ausrichteinheit (13 in Fig. 3) nach rechts verschoben derart, daß die Byte-Stelle ganz rechts mit der Byte-Stelle ganz rechts des ersten Operanden ausgerichtet ist, um die Daten (3) zu erzeugen. Diese werden dann der Null/Eins-Setzeinheit (15 in Fig. 3) zugeführt, die daraufhin Nullen in die unnötigen Stellen setzt und die Daten (5) erzeugt. Die Daten (4) und (5) werden dem Dezimaladdierer 16 zum Erzeugen einer Summe zugeführt. Die Bytes is1 und ps2 der Daten (1) und (2), die die Vorzeichen enthalten, werden der Vorzeichenverarbeitungseinrichtung 17 zugeführt, die die Datenziffern (i+p→I) und die vier Vorzeichenbits s₁ und s₂ verarbeitet und das Ergebnis (9) erzeugt. Die Bytes (0-4 und 6-7) des Ergebnisses (8), die sich von dem die Vorzeichen enthaltenden Byte unterscheiden und das Ergebnis IS (9) werden zum Endergebnis (10) zusammengestellt.

Der Betrieb der Null/Eins-Setzeinheiten (14 und 15 in Fig. 4) sei hier erläutert. Wenn Nullen lediglich in die unnötigen Byte-Stellen des ersten und zweiten Operanden gesetzt werden und die Vorzeichen ohne Änderung zugeführt werden, werden die Vorzeichen des ersten und zweiten Operanden arithmetisch addiert und es ergibt sich keine richtige Dezimalsumme, da der Dezimaladdierer 16 keine Vorzeichenverarbeitungsfunktion hat. Wenn Nullen in die unnötigen Byte-Stellen sowie die Byte-Stellen gesetzt werden, die die Vorzeichenziffern enthalten, können die niedrigstwertigen Ziffern (i und p) von dem Dezimaladdierer 16 nicht verarbeitet werden, weshalb auch kein Übertrag von dieser Ziffer zu einer höheren Ziffer gebildet werden kann. Folglich muß dafür gesorgt werden, daß der Übertrag, der durch die Vorzeichenverarbeitungseinrichtung 17 durchgeführten Operationen für die niedrigstwertigen Ziffern für die Verarbeitung der höherwertigen Ziffern, die vom Dezimaladdierer 16 durchgeführt wird, übertragen wird. Folglich wird die Hardware kompliziert oder die Verarbeitungsgeschwindigkeit verringert.

Deshalb setzen die Null-Setzeinheit 14 und die Null/Eins-Setzeinheit 15 Nullen bzw. Einsen in die unnötigen Byte-Stellen sowie in die Ziffern rechts von den die Vorzeichenziffern aufweisenden Bytes. Wie durch (4) und (5) in Fig. 4 dargestellt, werden die Daten des ersten und zweiten Operanden mit den gesetzten Nullen in allen Stellen einschließlich der vier Vorzeichenbit mit Ausnahme der numerischen Datenstellen dem Dezimaladdierer 16 zugeführt. Als Ergebnis erzeugt dieser für die Ziffern höherer Ordnung ein richtiges Ergebnis, das den Übertrag von der niedrigstwertigen Ziffer aufweist. Die Verarbeitung der niedrigstwertigen Ziffern (i) und (p) in dem Dezimaladdierer 16 wird zur Übertragung des Übertrags zur Ziffer höherer Ordnung durchgeführt, und das Ausgangssignal von der Vorzeichenverarbeitungseinrichtung 17, das das sich ergebende Vorzeichen enthält, wird als Endergebnis für die niedrigstwertige Ziffer verwendet und somit in (10) berücksichtigt.

Die Vorzeichenverarbeitung in der Einrichtung 17 wird in herkömmlicher Weise durchgeführt. Kurz gesagt wird, wenn die Additionsoperation durch den Dezimaladdierer 16 durchgeführt wird, das Vorzeichen des Ergebnisses gleich dem Vorzeichen des ersten Operanden. Folglich wird bei der Vorzeichenverarbeitung das Vorzeichen des ersten Operanden als Ausgangssignal erzeugt. Die Dezimaladditionsverarbeitung in dem Dezimaladdierer 16 wird durchgeführt:

• 1. wenn der Befehl eine Additionsoperation spezifiziert und sowohl beide Operanden positiv sind und damit das Ergebnis positiv ist;
• 2. wenn der Befehl eine Additionsoperation kennzeichnet und wenn beide Operanden negativ sind und damit das Ergebnis ebenfalls negativ ist;
• 3. wenn der Befehl eine Subtraktionsoperation spezifiziert und einer der Operanden positiv ist, während der andere Operand negativ ist.

Wenn dann der erste Operand positiv ist, ist das Ergebnis ebenfalls positiv und wenn der erste Operand negativ ist, ist das Ergebnis ebenfalls negativ.

Fig. 5 zeigt ein Beispiel der Dezimalsubtraktionsverarbeitung. Die Null-Setzeinheit 14 hat in dem ersten Operanden Nullen an die unnötigen Byte-Stellen mit Ausnahme der Operanden-Byte-Stellen und an die Vorzeichenstelle rechts vom am weitesten rechts stehenden Operandenbyte gesetzt (Ausgangssignal (4)). Die Null/Eins-Setzeinheit 15 hat im zweiten Operanden Einsen ("F" bei Heximaldarstellung) in die unnötigen Byte-Stellen mit Ausnahme der Operanden-Byte-Stellen und in die Ziffern rechts vom rechtesten Byte des Operanden gesetzt. Als Ergebnis kann ein Anfangsübertrag für den Subtrahierbetrieb stets der Byte-Stelle 7 des Dezimaladdierers 16 zugeführt werden. Ein Übertrag von der höchstwertigen Ziffer des Ergebnisses entspricht einem Übertrag von der Byte-Stelle 0 des Dezimaladdierers. Folglich wird die Steuerung der Recheneinheit und der Vergleichsfunktion vereinfacht.

Die Vorzeichenverarbeitung bei der Subtraktion ist ebenfalls die gleiche wie im Stand der Technik. Dabei wird das Vorzeichen des ersten Operanden als Vorzeichen des Ergebnisses verwendet. Wenn jedoch der zweite Operand größer ist, ist das Vorzeichen des Ergebnisses entgegengesetzt zu dem des ersten Operanden, so daß das Vorzeichen invertiert ist, wenn der Komplementärbetrieb durchgeführt wird.

Die Null/Eins-Setzeinheiten 14 und 15 werden nun erläutert.

Es sei nun angenommen, daß die drei Bits niedriger Ordnung rechts der rechtesten Adresse des ersten Operanden durch die Acht-Byte-Zwischenblock-Stellenzeiger CNT 1 (0), CNT 1 (1) und CNT 1 (2) gesetzt sind.

Die Tabelle 1 zeigt die unnötigen Byte-Stellen rechts vom am weitesten rechts stehenden Operandenbyte. Wenn beispielsweise CNT 1 (0-2) 5 ist, sind die Byte-Stellen 6 und 7 unnötig. (Dies ist jeweils als Beispiel für den ersten Operanden (4) und den zweiten Operanden (5) in den Fig. 4 und 5 dargestellt.)

Tabelle 1

Tabelle 2 zeigt unnötige Byte-Stellen links vom am weitesten links stehenden Operandenbyte. Wenn beispielsweise CNT 1 (0-2) auf 5 ist, und die Operandenlänge 3 Byte beträgt, sind die Byte-Stellen 0-2 die unnötigen Byte-Stellen. (Dieses Beispiel ist für den zweiten Operanden (5) in den Fig. 4 und 5 dargestellt.)

Tabelle 2

Folglich wird dadurch, daß durch die Null/Eins-Setzeinheiten 14 und 15 dem Dezimaladdierer 16 der erste und der zweite Operand mit an allen unnötigen Byte-Stellen und den Vorzeichenziffern gemäß den Tabellen 1 und 2 gesetzten Nullen oder Einsen zugeführt werden, ein richtiges Ergebnis erhalten. Das Symbol "-" in den Tabellen 1 und 2 zeigt an, daß das unnötige Byte nicht vorliegt.

Fig. 6 zeigt ein Ausführungsbeispiel der Null/Eins-Setzeinheiten 14 und 15 gemäß Fig. 3. Fig. 6 zeigt eine Steuerung 20 einer der Null/Eins-Setzeinheiten 14 und 15. Die Steuerung 20 empfängt Eingangssignale 150 bis 152 und 170 bis 173 und erzeugt die Unterdrückungssignale 100 bis 115 für unnötige Ziffern in Übereinstimmung mit den Tabellen 1 und 2. Die Eingangssignale 150 bis 152 spezifizieren die rechteste Byte-Stellung des ersten Operanden, die von CNT 1 (0-2) abgeleitet sind. Die Eingangssignale 170 bis 173 spezifizieren die Operandenlänge, die von den vier Bits des L 1-Feldes gemäß Fig. 1 für die Null-Setzeinheit 14 gemäß Fig. 3 und von den vier Bits des L 2-Feldes gemäß Fig. 1 für die Null/Eins-Setzeinheit 15 gemäß Fig. 3 abgeleitet sind. In der folgenden Erläuterung wird die Null-Setzeinheit 14 für den ersten Operanden gemäß Fig. 3 erläutert, obwohl die Null/Eins-Setzeinheit 15 für den zweiten Operanden gemäß Fig. 3 ähnlich ist mit Ausnahme, daß sie Nullen oder Einsen anstelle von nur Nullen in die unnötigen Ziffernpositionen setzt.

Fig. 6 zeigt eine Verknüpfungsschaltung 21 mit Acht-Byte-Verarbeitungsbreite, die die Eingangssignale 200 bis 263 des ersten Operanden vom Register 11 (Fig. 3) empfängt und Signale 300 bis 363 erzeugt, bei denen Nullen in die unnötigen Ziffern gesetzt sind, die durch die Setzsignale 100 bis 115 für die Ziffern 0 bis 15 spezifiziert sind. Die Ausgangssignale 300 bis 363 der Verknüpfungsschaltung 21 werden ersten Operandeneingangsanschlüssen des Dezimaladdierers 16 gemäß Fig. 3 zugeführt.

Weiter bezeichnet 30 ein Byte 0 der Verknüpfungsschaltung 21, die acht UND-Glieder enthält, wie das in Fig. 7 dargestellt ist. Gemäß Fig. 7 werden Acht-Bit-Eingangsdatensignale 200 bis 207 zum Byte 0 durch die Setzsignale 100 und 101 für unnötige Ziffern verknüpft zum Erzeugen der Ausgangsdatensignale 300 bis 307. Wenn die Ziffer 0 die unnötige Ziffer ist, die Null gesetzt werden soll, nimmt das Setzsignal 100 für die unnötige Ziffer den Logikpegel "1" an, so daß die Ausgangssignale 300 bis 303 alle zu "0" werden.

Die Fig. 8 bis 13 zeigen Ausführungsbeispiele der Steuerschaltung 20 gemäß Fig. 6.

Fig. 8 zeigt einen Decodierer DEC 1 für die Signale 150 bis 152, d. h. CNT 1 (0-2), die die rechteste Byte-Stelle des ersten Operanden geben und einen Decodierer DEC 2 für die Signale 170 bis 173, d. h. das L 1-Feld des Befehls, die die Byte-Länge des ersten Operanden angeben. Die Beziehungen zwischen den Eingangssignalen und den Ausgangssignalen der Decodierer DEC 1 und DEC 2 sind in den Fig. 9A und 9B dargestellt.

Fig. 10 zeigt ein Ausführungsbeispiel einer Logikschaltung zur Bestimmung der unnötigen Byte-Stellen links vom am weitesten links stehenden Operandenbyte gemäß der Tabelle 2. Die Logikschaltung empfängt die Ausgangssignale 160 bis 167 und 180 bis 187 der Decodierer gemäß Fig. 8 und erzeugt die Setzsignale 120 bis 127 für die Bytes 0 bis 7.

Fig. 11 zeigt ein Ausführungsbeispiel einer Logikschaltung zur Bestimmung der unnötigen Byte-Stellen rechts von dem am weitesten rechts stehenden Operandenbyte gemäß Tabelle 1. Sie empfängt die Decodierer-Ausgangssignale 160 bis 166 gemäß Fig. 8 und erzeugt die Setzsignale 131 bis 137 für die Bytes 1 bis 7.

Fig. 12 zeigt ein Ausführungsbeispiel einer Logikschaltung zur Bestimmung der Vorzeichenstelle des Operanden. Sie empfängt die Decodierer-Ausgangssignale 160 bis 167 von Fig. 8 und ein Signal 190, das den Betrieb des Bytes angibt, das das Vorzeichen enthält, und erzeugt die Setzsignale 140 bis 147 für die auf der rechten Seite der jeweiligen Bytes befindlichen 4 Bits, das sind bei fortlaufender Numerierung der Halbbytes von 0 bis 15 die Halbbytes 1, 3, 5, 7, 9, 11, 13 und 15. Im Betrieb für das Byte, das nicht die Vorzeichenziffer enthält, ist das Signal 190 nicht auf "1", und die Ausgangssignale 140 bis 147 gemäß Fig. 12 sind alle Null.

Fig. 13 zeigt ODER-Glieder für die Setzsignale 120 bis 127 und 131 bis 137 für die unnötigen Bytes und die Setzsignale 140 bis 147 für die Vorzeichenziffern gemäß den Fig. 10 bis 12. Die Ausgangssignale 100 bis 115 der ODER-Glieder sind die Ausgangssignale der Steuerschaltung 20 gemäß Fig. 6, d. h. die Setzsignale 100 bis 115 der Ziffern 0 bis 15 der Eingangsdaten zum Dezimaladdierer.

Ein Merkmal der Schaltung gemäß Fig. 13 beruht darin, daß die Setzsignale 120 bis 127 und 131 bis 137 für unnötige Bytes zu den Setzsignalen 100 bis 115 für die Ziffern 0 bis 15 reflektiert werden, während die Setzsignale 140 bis 147 für die Vorzeichenziffern zu den Setzsignalen 101, 103, 105, 107, 109, 111 bis 113 und 115 für die Ziffern rechts der jeweiligen Bytes reflektiert werden.

Wenn auch die Null-Setzeinheit 14 für den ersten Operanden gemäß Fig. 3 erläutert worden ist, kann jedoch die Null/Eins-Setzeinheit 15 für den zweiten Operanden in ähnlicher Weise aufgebaut sein, wobei für das Setzen auf Eins die Ausgangssignale gemäß Fig. 6 auf Eins gesetzt werden und die Ausgangssignale 100 bis 115 der Steuerschaltung 20 gemäß Fig. 6 als Eins-Setzsignal für die unnötigen Ziffern verwendet werden.

Bei dem Subtrahierbetrieb gemäß Fig. 5 werden Nullen an Stelle der unnötigen Ziffern des ersten Operanden und Einsen an Stelle der unnötigen Ziffern des zweiten Operanden gesetzt. Der der niedrigstwertigen Bitstelle (Byte 7, Bit 7, der Acht-Byte-Daten) zugeführte Anfangsübertrag pflanzt sich im Subtrahierer so fort, daß er zum niedrigstwertigen Bit der effektiven Ziffer (Byte 1, Bit 7, der Daten (8) gemäß Fig. 5) übertragen wird. Der Endübertrag vom höchstwertigen Bit des effektiven Byte (Byte 1, Bit 0, der Daten (8) in Fig. 5) überträgt das auf Eins gesetzte Byte (Byte 0 der Daten (5) in Fig. 5) zu der höchstwertigen Bitstelle (Byte 0, Bit 0 für die Acht-Byte-Daten).

Als Ergebnis ist es nicht notwendig, den Anfangsübertrag dem niedrigstwertigen Bit der effektiven Ziffer zuzuführen und den Endübertrag von dem höchstwertigen Bit der effektiven Ziffer herauszuführen, weshalb die Schaltungsanordnung vereinfacht werden kann.

Ohne das Eins-Setzen der unnötigen Ziffern des zweiten Operanden wären eine Schaltung zum Zuführen des Anfangsübertrags zu den niedrigstwertigen Bits der jeweiligen Ziffern der Dezimalarithmetikeinrichtung (16 Bits für die Recheneinheit mit Acht-Byte-Tiefe) und eine Schaltung zum Herausführen des Endübertrags erforderlich, was die Hardware erweitern würde.

Der Betrieb der Recheneinheit mit den Null/Eins-Setzeinheiten, wenn sich der Operand über die Acht-Byte-Grenze hinaus erstreckt, wird nun erläutert. Als Beispiel sei angenommen, daß das rechteste Byte des ersten Operanden die Byte-Stelle 4 in dem Acht-Byte-Block einnimmt und die Länge des ersten Operanden 9 Byte beträgt. Ein erster Verarbeitungsdurchlauf wird mit CNT 1 (0-2)=4 durchgeführt und Nullen oder Einsen werden in die Bytes 5 bis 7 des Eingangssignals zur Hauptrecheneinheit und die Ziffern rechts des Bytes 4 in Übereinstimmung mit den Tabellen 1 und 2 eingefügt und das Ergebnis wird in den Byte-Stellungen 0 bis 4 erhalten. Nach dem ersten Durchlauf wird CNT 1 (0-2) auf 7 gesetzt und wird die Anzahl der in dem ersten Durchlauf verarbeiteten Bytes von der Operandenlänge L 1 subtrahiert. Im vorliegenden Beispiel beträgt, da fünf Byte in dem ersten Durchlauf verarbeitet worden sind, die verbleibende Operandenlänge 4 Byte (9 Bytes minus 5 Bytes). Zur Subtraktionsoperation wird der Endübertrag im ersten Durchlauf gespeichert und als Anfangsübertrag im zweiten Durchlauf verwendet. Im zweiten Durchlauf ist CNT 1 (0-2) auf 7 in Übereinstimmung mit der Tabelle 2 und die Operandenlänge beträgt vier Byte und ist keine Vorzeichenziffer enthalten. Folglich werden Nullen oder Einsen in die Bytes 0 bis 3 des Eingangssignals eingefügt und wird das Ergebnis in den Byte-Stellen 4 bis 7 erhalten. Das Ergebnis in dem zweiten Durchlauf wird in der ersten Operandenadresse des Hauptspeichers gespeichert. Bei dem Subtraktionsvorgang wird, wenn kein Endübertrag in dem zweiten Durchlauf erzeugt wird, das Ergebnis vervollständigt, bevor es gespeichert wird.

Bei dem Ausführungsbeispiel gemäß Fig. 3 besitzt die Hilfsrecheneinheit 17 die Verarbeitungsbreite von Ein-Byte und hat die dezimale Addier/Subtrahier-Funktion und die dezimale Vorzeichenverarbeitungsfunktion, und sie empfängt ein Byte einschließlich der Vorzeichenziffer und erzeugt ein Ein-Byte-Ausgangssignal, das einem ausgewählten Byte des Registers 11 zugeführt wird. Dies beruht darauf, daß üblicherweise Daten byte-weise verarbeitet werden.

Bei der beschriebenen Ausführung werden bei der Dezimalarithmetikeinrichtung bei der Ausführung einer Dezimalrechenoperation mehrere Byte parallel von einem Dezimaladdierer gleichzeitig verarbeitet, so daß eine schnelle Addition oder Subtraktion erreicht wird. Der Dezimaladdierer hat keine Vorzeichenverarbeitungsfunktion, so daß der Wirkungsgrad ohne wesentliche Erweiterung der Hardware verbessert ist.

Claims (4)

1. Dezimalarithmetikeinrichtung zur Durchführung einer Addition oder Subtraktion, die durch einen Dezimalbefehl angegeben ist, der einen ersten und einen zweiten Operanden, die jeweils ein Vorzeichen und eine variable Anzahl von Ziffern enthalten, spezifiziert, mit

• - einem Dezimaladdierer (16) zur Ausführung der Dezimal-Addition und Subtraktion;
• - einer Vorzeichenverarbeitungseinrichtung (17) zur Verarbeitung der Vorzeichen;
• - einer ersten Schaltung (11 bis 15), die die Operanden dem Dezimaladdierer (16) zuführt;
• - einer zweiten Schaltung, die die Vorzeichen des ersten und des zweiten Operanden der Vorzeichenverarbeitungseinrichtung (17) zuführt; und
• - einer Verknüpfeinrichtung, die ein Ausgangssignal des Dezimaladdierers (16) mit einem Ausgangssignal der Vorzeichenverarbeitungseinrichtung (17) zur Erzeugung eines Operationsergebnisses verknüpft;

wobei die erste Schaltung (11 bis 15) aufweist

• - eine Nullsetz-Einheit (14), die abhängig von Operandenadressen und einer Operandenlänge einen unnötigen Teil des ersten Operanden mit Ausnahme der numerischen Daten auf Null setzt und den ersten Operanden dem Dezimaladdierer (16) zuführt,
• - eine Ausrichteinheit (13), die nach Maßgabe der Operandenadressen für den ersten und den zweiten Operanden das der niedrigstwertigen Ziffer entsprechende rechte Ende des zweiten Operanden mit dem entsprechenden rechten Ende des ersten Operanden ausrichtet, und
• - eine Null/Eins-Setzeinheit (15), die einen unnötigen Teil des zweiten Operanden mit Ausnahme der numerischen Daten auf Null oder Eins setzt und den so geänderten zweiten Operanden dem Dezimaladdierer (16) zuführt, und

wobei die Dezimalarithmetikeinrichtung parallel mehrere Bytes verarbeitet,
dadurch gekennzeichnet, daß
eine Steuerschaltung (20) die zu verarbeitenden Operanden abhängig von den Operandenadressen und der Byteanzahl als Operandenlänge mittels der ersten Schaltung (11 bis 15) auswählt,
die Vorzeichenverarbeitungseinrichtung (17) an ihren Eingängen jeweils vom ersten und zweiten Operanden ein von der zweiten Schaltung ausgewähltes Byte mit dem Vorzeichen und der niedrigstwertigen Ziffer empfängt und gemäß einer Dezimalarithmetik- und Vorzeichenfunktion verarbeitet, und
die Verknüpfungseinrichtung den Ausgang der Vorzeichenverarbeitungseinrichtung (17) mit einer ausgewählten Bytestelle des Ausgangs des Dezimaladdierers in Übereinstimmung bringt und die beiden Ausgangssignale zum Operationsergebnis zusammenstellt.

2. Rechenwerk nach Anspruch 1, dadurch gekennzeichnet, daß die Null/Eins-Setzeinheit (15) den überflüssigen Teil des zweiten Operanden bei einer Addition Null setzt und bei einer Subtraktion 1 setzt.