DE2805664C2 - Dynamischer Lese/Schreib-Random-Speicher mit mehreren Datenleitungen - Google Patents
Dynamischer Lese/Schreib-Random-Speicher mit mehreren DatenleitungenInfo
- Publication number
- DE2805664C2 DE2805664C2 DE2805664A DE2805664A DE2805664C2 DE 2805664 C2 DE2805664 C2 DE 2805664C2 DE 2805664 A DE2805664 A DE 2805664A DE 2805664 A DE2805664 A DE 2805664A DE 2805664 C2 DE2805664 C2 DE 2805664C2
- Authority
- DE
- Germany
- Prior art keywords
- potential
- terminal
- transistor
- mos transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 title claims description 95
- 230000008859 change Effects 0.000 claims description 3
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical compound ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 claims 2
- 230000006399 behavior Effects 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005562 fading Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100426900 Caenorhabditis elegans trd-1 gene Proteins 0.000 description 1
- 238000007630 basic procedure Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft einen dynamischen Lese/ Schreib-Random-Speicher mit mehreren Datenleitungen,
die elektrische Energie führen oder die entsprechend einer logischen Operation elektrische Energie
abgeben und an die Transistoren angeschlossen sind, um den jeweiligen Datenleitungen ein Spannungspotential
zuzuführen, und mit mehreren Speicherzellen, an welche die jeweiligen Datenleitungen angeschlossen sind.
Ein derartiger dynamischer Lese/Schreib-Random-Speicher entspricht einem älteren Vorschlag gemäß der
DE-OS 27 40 700. Sämtliche in diesem Speicher vorkommenden Transistoren werden lediglich ein- oder
ausgeschaltet, und zwar durch entsprechende Pegel am Steuereingangsanschluß der betreffenden Transistoren.
Diese Transistoren sind somit nicht in der Lage, beispielsweise ein Fehlverhalten der Schaltung zu
verhindern oder überhaupt eine Potentialabweichung der Datenleitungen unter einen vorgegebenen Wert zu
verhindern, da sie lediglich eine Schaltfunktion ausführen.
Als Resultat des erheblichen Fortschritts auf dem Gebiet der Halbleitertechnologie wurden bereits
verschiedene Schaltkreise, etwa ein Prozessor und ein Speicher, auf einem Halbleiter(plättchen) integriert.
Ein dynamischer Lese/Schreib-Random-Speicher stellt einen Halbleiterspeicher dar, der nicht nur das
Auslesen, sondern auch das Einschreiben von Daten erlaubt. Ein solcher Randomspeicher besitzt eine große
Kapazität, weil eine Speicherzelle zur Aufnahme von Daten (gespeicherte elektrische Ladung) aus einigen
Transistoren gebildet ist.
Beim dynamischen Randomspeicher werden die Daten im Kondensator (bzw. parasitären Kondensator)
eines MOS-Feldeffekttransistorschaltkreises gespeichert
Die so gespeicherten Daten zeigen eine Tendenz, im Zeitverlauf allmählich zu verschwinden bzw.
verloren zu gehen. Zur Vermeidung eines solchen Datenverlusts ist der dynamische Randomspeicher mit
einer Erneuerungsschaltung (oder einem Meß- bzw. Fühlverstärker) versehen, um dieselben Daten im
Kondensator vor dem vollständigen Verlusi derselben zu erneuern. Das Intervall, in welchem die Daten durch
die Erneue: ungsschaltung erneuert werden sollen, wird in erheblichem Maße durch die Zeitspanne beeinflußt,
während welcher die Daten im Kondensator gehalten werden können.
Ein synamischer Randomspeicher der vorstehend umrissenen Art umfaßt bekanntlich im allgemeinen eine
Vielzahl von in Matrixform angeordneten Speicherzellen, eine Vielzahl von Adressenleitungen (Zeilen), die
das Auslesen von Daten aus den zu einer zu wählenden Zeile gehörenden Speicherzellen oder das Einschreiben
von Daten in diese Speicherzellen ermöglichen, eine Vielzahl von Datenleitungen (Spalten), die das Auslesen
von Daten aus einer gewählten Speicherzelle oder das Einschreiben in diese ermöglichen, zwischen die
Datenleitungen einerseits und die Eingangs- und Ausgangsschaltungen andererseits geschaltete Datenleitungs-Wähltransistoren,
Meß- bzw. Fühlverstärker bzw. Erneuerungsschaltungen und andere Schaltkreise.
Schaltungskonstruktionen dieser Art sind aus den US-PS 37 65 003, 37 74 176, 39 69 706, 37 78 783 und
37 78 784 sowie den JP-OS 51-74 535, 51-137 339, 51-122 343 und 46-3006 bekannt.
Wenn die Daten aus einer ausgewählten Speicherzelle über eine Datenleitung und einen Ausgangskreis
ausgelesen oder über einen Eingangskreis und eine Datenleitung in eine ausgewählte Speicherzelle eingeschrieben
werden, wird ein Datenleitung-Wähltransistor zunächst aus dem Sperr- in den Durchschaltzustand
und dann aus dem Durchschalt- in den Sperrzustand versetzt.
Wenn bei einem bisherigen dynamischen Randomspeicher die Dateneinheit »0« (entsprechend der
Bezugsspannung Vss) aus einer Speicherzelle ausgelesen wird, zeigt das Potential einer angewählten
Datenleitung zeitweilig eine Abweichung Δ V vom Bezugsspannungsquellenpotential Vss zur negativen
Seite hin, so daß sich dieser Randomspeicher fehlerhaft verhält. Da nämlich das Potential der Datenlr itung eine
AbweichungAVvom Potential Vss zur negativen Seite
hin anzeigt, besitzt die Gate-Elektrode eines MOS-Transistors, der eine nicht gewählte, eine Dateneinheit
»1« speichernde Speicherzelle darstellt (entsprechend einem positiven Potential Vdd), ein höheres Potential als
der mit der Datenleitung verbundene Anschluß (Source-Elektrode) des Transistors, wobei der MOS-Transistor,
der einen schwachen oder starken Inversionsbereich angibt, durchgeschaltet wird. Infolgedessen
geht die in der nicht gewählten Speicherzelle gespeicherte Dateneinheit »1« in wesentlich kürzerer Zeit als
der durch den Streustrom eines pn-Übergangs bestimmten Zeit verloren. Schließlich arbeitet der dynamische
Randomspeicher dann fehlerhaft. Der über den MOS-Transistor fließende Strom beträgt zeitweilig das
102- bis 107-fache des Streustroms am pn-übergang.
Die Abweichung Δ Vdes Potentials der Datenleitung
vom Bezugsspannungsquellenpotential Vvs zur negativen Seite hin ist folgenden Ursachen zuzuschreiben:
1. Die elektrische E.iergie der zum Bezugspotential V1Ss entladenen Datenleitung wird durch eine
Kapazität, die zwischen dem Datenleitung-Wähltransistor und der Datenleitung entsteht, wenn
ersterer gesperrt ist, und durch eine andere, mit der Datenleitung verbundene parasitäre Kapazität
aufgeteilt.
2. Wenn die Datenleitung entladen wird, tritt ein »Klingeln« aufgrund einer Kombination von
ι ο I nduktivität und Kapazität an der Datenleitung auf.
Das genannte Problem, daß nämlich die Datenleitung eine Abweichung Δ V vom Bezugsspannungsquellenpotential
Vss zur negativen Seite hin zeigt, wird nicht nur durch das Durchschalten und Sperren des Datenleitung-Wähltransistors,
sondern auch durch einen anderen Fa'Hor hervorgerufen, nämlich durch die Durchschalt/
Sperr-Betätigung der Eingangs- und Ausgangskreise sowie einer Erneuerungsschaltung (Meß- oder Fühlverstärker).
Dieses Problem tritt außerdem nicht nur dann auf, wenn der MOS-Fcldeffekttransistor ((MOSFET)
vom η-Typ ist. sondern auch dann, wenn er vom p-Typ ist. Weiterhin ergibt sich das genannte Problem nicht
nur bei Speicheri-ellen vom Typ mit einem Transistor
pro Zelle, sondern auch im Fall von drei oder vier Transistoren pro Zelle.
Der Erfindung liegt damit die Aufgabe zugrunde, einen stabil arbeitenden dynamischen Lese/Schreib-Random-Speicher
der eingangs definierten Art. zu schaffen, bei dem ein Verlust der in einer nicht
gewählten Speicherzelle gespeicherten elektrischen Energie aufgrund unerwünschter Potentialverschiebungen
verhindert wird.
Ausgehend von dem dynamischen Lese/Schreib-Ran-
Ausgehend von dem dynamischen Lese/Schreib-Ran-
j5 dom-Speicher der eingangs genannten Art wird diese
Aufgabe erfindungsgemäß dadurch gelöst, daß weitere an die Datenleitungen angeschlossene Transistoren
vorgesehen sind, die mit ihren Steueranschlüssen an vorbestimmten Potentialen liegen und derart gesteuert
sind, daß sie bei einer Abweichung des Potentials der Datenleitungen im Sinne einer Vorwärts-Vorspannung
der Transistoren durch die Potentialdifferenz zwischen dem Potential des jeweiligen Steueranschlusses und der
jeweiligen Datenleitung leitend werden.
Erfindungsgemäß kann also der Verlust der in nicht gewählten Speicherzellen angesammelten elektrischen
Energie einfach durch Hinzufügen einer vergleichsweise kleinen Zahl zusätzlicher Halbleiterelemente unterdrückt
werden.
so Besonders vorteilhafte Ausgestaltungen und Weiterbildungen
der Erfindung ergeben sich aus den Unteransprüchen.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung
näher erläutert. Es zeigt
Fig. 1a ein Schaltbild eines dynamischen Lese/ Schreib-Random-Speichers gemäß einer typischen
Ausführungsform mit Merkmalen nach der Erfindung,
Fig. Ib ein Wellenformdiagramm zur Veranschaulichung der Arbeitsweise der verschiedenen Teile des Randomspeichersgemäß Fig. la,
Fig. Ib ein Wellenformdiagramm zur Veranschaulichung der Arbeitsweise der verschiedenen Teile des Randomspeichersgemäß Fig. la,
Fig. Ic ein Schaltbild einer bevorzugten Schaltungsart eines beim Randomspeicher gemäß Fig. la
verwendeten Spannungsgenerators zur Verhinderung
f>5 eines Fehlverhaltens,
Fig. 2a ein Schaltbild eines dynamischen Randomspeichers
gemäß einer abgewandelten Ausführungsform mit Merkmalen nach der Erfindung,
F i g. 2b ein Wellenformdiagramm zur Erläuterung der Arbeitsweise der verschiedenen Teile des Randomspeichers
nach F i g. 2a,
Fig. 2c ein Schaltbild einer bevorzugten Schaltung für die Vorlaufladung und zur gleichzeitigen Verhinderung
des fehlerhaften Verhallens des dynamischen Randomspeichers gemäß F i g. 2a,
F i g. 3a ein Schaltbild eines verwendbaren Meß- bzw. Fühlverstärkersund
F i g. 3b ein Wellenformdiagramm zur Verdeutlichung m
der Arbeitsweise der verschiedenen Teile des dynamischen Randomspeichers nach Fig. la unter Verwendung
der Schaltung gemäß F i g. 3a.
Im folgenden ist anhand von Fig. la der Schaltungsaufbau eines dynamischen Randomspeichers gemäß κ,
einer speziellen Ausführungsform mit Merkmalen nach der Erfindung beschrieben. Dabei sind Speicherzellen
MN (M= 1 bis ni; N= 1 bis n) in Matrixform von m
Zeilen χ η Spalten angeordnet. Jede Speicherzelle MN besieht beispielsweise aus einem MOS-Transistor Ti'mn
(M= 1 bis rn\ N= I bis n) und einem Kondensator Cmn
(M= 1 bis m\ N= 1 bis n), der zwischen das eine Ende
(Source- oder Drain-Elektrode) des Transistors Τγμν und einen Anschluß eingeschaltet ist, an dem eine
Bezugsspannung Vss( = Nullpegel bzw.-Potential) liegt. Dieses am einen Ende des Kondensators Cmn
anliegende Potential Vss kann durch ein anderes Potential VOD ersetzt werden.
Der MOS-Transistor Τγμν ist beispielsweise ein
n-Kanal-MOS-Transistor vom Anreicherungstyp. Der Kondensator speichert der Dateneinheit »0« (entsprechend
dem Potential Vss) oder die Dateneinheit »1« (entsprechend dem positiven Stromquellenpotential
Die Gate-Elektroden der jeweiligen MOS-Transistoren Tn ν (N= 1 bis n) beispielsweise in der ersten Zeile
sind mit einer in dieser Zeile angeordneten Adressenleitung AL\ verbunden. Die jeweiligen Adressenleitungen
ALm (M=\ bis m) sind so ausgelegt, daß sie einen logischen Pegel »1« oder »0« entsprechend einem von
einem Zeilendekodierer 20 empfangenen Signal abnehmen und dabei die an die Adressenleitungen ALm
angeschlossenen Transistoren TrMN (N=\ bis n)
durchschalten oder sperren. Die anderen Seiten bzw. Enden (Drain- oder Source-EIektrode) der betreffenden
MOS-Transistoren Τγμι (M= 1 bis m) beispielsweise in
der ersten Spalte sind mit einer Datenleitung DL\ in dieser Spalte verbunden. Die einen Enden der
betreffenden Datenleitung DLn (N= 1 bis n) sind an die
eine Seite (Source- oder Drain-Elektrode) der Datenleitung-Wähl-MOS-Transistoren
TrDN (N= 1 bis n) angeschlossen,
bei denen es sich z. B. um n-Kanal-MOS-Transistoren
vom Anreicherungstyp handelt
Die anderen Enden (Drain- oder Source-EIektrode) der einzelnen Datenleitung-Wähltransistoren Τγων sind
gemäß F i g. 1 a mit einer Eingangsschaltung 30 zur Lieferung der einzuschreibenden Dateneinheiten zu den
betreffenden Speicherzellen MN und mit einer Ausgangsschaltung 35 zur Abnahme der aus den Speicherzellen
MN ausgelesenen Daten verbunden. Die Gate-Elektroden dieser Transistoren Τγον sind an einen
Spaltendekodierer 40 zur Abnahme eines Datenleitungs-Wählsignals Φοιμ(Ν=1 bis n) angeschlossen. Die
Transistoren Tros werden je nach dem vom Spaltendekodierer
40 aufgenommenen Signal durchgeschaltet oder gesperrt, wodurch die Verbindung zwischen den
betreffenden Datenleitungen DLn und der Eingangsschaltung
30 oder der Ausgangsschaltung 35 gesteuert
Die Dekodierer 20 und 40 sowie die Schaltungen 30 und 35 entsprechen beispielsweise der Art gemäß der
US-PS 37 78 784. Bei der dargestellten Ausführungsform entsprechen die Dekodierer 20 bis 40 den
Dekodiercr- und Treiberschaltungen 60 bzw. 40 gemäß Fig. 1 der genannten US-PS. Für die Schaltungen 30
und 35 bei der dargestellten Ausführungsform können die Einschreibdatenpufferschaltung gemäß F i g. 12 bzw.
die Datenausgangspufferschaltung gemäß Fig. 13 der
genannten US-PS verwendet werden.
Zwischen die jeweiligen Datenleitungen DLn und die ein positives Stromquellenpotential Vdd führenden
Anschlüsse sind MOS-Transistoren TrpN (N= 1 bis n)
zum Aufladen (z. B. Voraufladen) der betreffenden Datenleitungen DLn eingeschaltet. Bei diesen MOS-Transistoren
TrPN handelt es sich beispielsweise um n-Kanal-MOS-Transistoren vom Anreicherungstyp, deren
Gate-Elektroden gemäß Fig. Ib mit Voraufladesignalen
Φρν(Ν=* 1 bis /^gespeist werden.
Zwischen jede Datenleitung DLn und jede Klemme,
an der ein positives Stromquellenpotential Vdd liegt, ist
ein ein fehlerhaftes Verhalten verhindernder Transistor TrcN (N= I bis n), d. h. eine ein Fehlverhalten
verhindernde Schaltung zur Unterdrückung der Abweichung Δ V des Potentials an den Datenleitungen DLn
von der Bezugsspannungsquelle Vss zur negativen Seite
hin eingeschaltet. Diese Anordnung stellt das bedeutsamste Merkmal der vorstehend beschriebenen Ausführungsform
dar. Diese Schutztransistoren 7>ov sind beispielsweise n-Kanal-MOS-Transistoren vom Anreicherungstyp.
Die Gate-Elektroden dieser Transistoren TrCN
werden gemäß Fig. Ib mit einem Potential VCN
(= Vss+Δ Vcn, N= I bis n) gespeist, um eine Abweichung
des Potentials der Datenleitungen DLn vom
Bezugsspannungsquellenpotential Vss zur negativen
Seite hin zu verhindern. Mit Δ Vcn ist die Schwellenwertspannung
VthcN »st (N= 1 bis n) beispielsweise des
Schutztransistors TrcN bezeichnet. Wenn dieser Transistor
TrcN durchschaltet, führen die Datenleitungen DLn
ein Potential (Vcn- VthcN)- Bei der beschriebenen
Ausfühmngsform wird die Drain-Elektrode des ein fehlerhaftes Verhalten verhindernden Transistors 7>ov
mit dem positiven Stromquellenpotential VDD gespeist
Das dem Transistor 77c7vzugeführtc Potential ist jedoch nicht auf VDD beschränkt obgleich letzteres den
vorgesehenen Zweck gut erfüllt, sofern es größer ist als das vorher genannte Potential Vcn.
Die anderen Seiten der Datenleitungen DLn sind mit
den betreffenden Verstärkern 50 (Fühlverstärker) verbunden. Jeder Verstärker 50 wird als Meß- bzw.
Fühlverstärker zur Feststellung von Potentialänderungen an der Datenleitung DLn und zum Verstärken des
Potentials auf das Bezugsspannungsquellenpotential Vss oder das positive Stromquellenpotenital Vdd oder
aber als Erneuerungsschaltung für die Erneuerung der in einer Speicherzelle MN gespeicherten Daten verwendet
Der Verstärker 50 besteht aus einer in Fig.5 der US-PS 37 65 003 mit 18 bezeichneten Schaltung oder
aus einem Fühl- bzw. Meßverstärker gemäß Fi g. 1 und
2 der US-PS 37 74 176. Wenn bei der dargestellten Ausführungsform der Erfindung als Verstärker 50 ein
Verstärker gemäß der US-PS 37 74 176 verwendet wird,
empfiehlt es sich, die Speicherzellen zu beiden Seiten dieses Meß- bzw. Fühlverstärkers anzuordnen. Bei
Verwendung des Meßverstärkers gemäß Fig. 1 der US-PS 37 74 176 können die Voraufiadetransistoren
TrnN aus den Verstärker 50 bildenden Transistoren
bestehen.
Als Verstärker 50 eignet sich auch ein Fühl- bzw. Meüverstärker gemäß F i g. 3a. bei dem es sich um einen
unsymmetrischen Verstärker handelt, während der Meßverstärker gemäß F i g. 1 und 2 der US-PS
37 74 1 76 ein symmetrischer Verstärker ist. Bei Verwendung eines solchen asymmetrischen Verstärkers 50
werden die Speicherzellen an der einen Seile des Verstärkers 50 bzw. gemäß Fig. 3a an der Seite der
Datenleitung DLi angeordnet. Gemäß F i g. 3a kann der Vorlaufladetransistor 77",,; entweder in den Meßverstärker
50 einbezogen oder nicht in diesen einbezogen sein.
Fig. 3b veranschaulicht die Betriebswellenformen des dynamischen Randomspeichers gemäß Fig. la,
welcher den Fühl- bzw. Meßverstärker 50 und den Vorauflade-M.OS-Transisior Tr1-,-, gemäß Fig.3a verwendet.
Es ist ohne weiteres ersichtlich, daß die Wellenformen gemäß Fig.3b dieselben sind wie
diejenigen gemäß Fig. Ib. Dies bedeutet, daß die Schaltung gemäß Fig. 3a praktisch auf dieselbe Weise
arbeitet wie die Schaltung gemäß Fig. Ib. Die Arbeitsweise der Schaltung gemäß Fig. 3a braucht
daher im folgenden nicht näher erläu'^rt zu werden. Zur
besseren Verdeutlichung der Arbeitsweise der Schaltungen gemäß F i g. 3a sind jedoch im folgenden die Signale
Φ'ρ\ und Φα gemäß F i g. 3b kurz erläutert.
Die beiden Verzweigungen bzw. Verbindungspunkte A und B gemäß F i g. 3a werden bei Eingang der Signale
Φρ\ und Φ'ρ\ mit demselben Potential (Vntr Vth)
beaufschlagt. Dieses letztgenannte Potential an den Verbindungspunkten A und B bleibt während der
Zeitspanne l\-t2 gemäß Fig. 3b erhalten. Wenn das
Potential an dei Datenleitung DLi nach dem Auslesen der Daten aus den Speicherzellen auf ein niedrigeres als
ein vorbestimmtes Potential verringert wird, wird der
Fühl- bzw. Meßverstärker 50 bei Eingang des Signals Φα
während der Zeitspanne U-h betätigt. Dies geschieht
deshalb, weil die Kapazität eines Kondensators Csa so vorherbestimmt ist, daß der Meßverstärker 50 zu
diesem Zeitpunkt eine »O-Dateneinheit« auf der
Datenleitung DLi feststellen kann.
im folgenden ist anhand von Fig. la und Ib die
Arbeitsweise eines dynamischen Randomspeichers mit dem vorstehenden beschriebenen Aufbau erläutert.
Beim Auslesen
Vor dem Auslesen sind die Kondensatoren Cmn der
Speicherzellen M/Vbereits mit Dateneinheiten »1« oder
»0« beschickt worden. Zur Vereinfachung der Beschreibung sei angenommen, daß eine mit einer Datenleitung
DLi verbundene Speicherzelle 11 eine Dateneinheit »0«
enthält, während eine Speicherzelle 21 mit einer Dateneinheit »1« beschickt ist, und daß die Dateneinheit
»0« in der Speicherzelle 11 ausgelesen werden soll.
1. Zunächst wird ein niedriges Bezugsspannungsquellenpotential
Vss an die Gate-Elektroden der
Datenleitung-Wähltransistoren Τγον und der Transistoren
Τγμν der Speicherzellen MN angelegt so
daß alle diese Transistoren in den Sperrzustand versetzt werden.
Z Zum Zeitpunkt ii wird ein den Gate-Elektroden der
Voraufladetransistoren Ttpn zugeführtes Voraufladesignal
Φρ/vum Φρ\ auf einen hohen Pegel von Vqd
gemäß Fig. Ib erhöht, so daß das Potential der
Datenleitung DLn auf einen Pegel aufgeladen wird,
der sich als Voo-VthpN ausdrücken läßt (worin
VthpN die Schwellenwcrtspannung der Voraufladetransistoren
TrPN bedeutet).
Obgleich zum Zeitpunkt t2 das Potential des
Voraufladesignals Φρν auf einen niedrigen Pegel von
Vss verringert worden ist, behält das Potential an den Datenleitungen aufgrund der Kapazität dieser Datenleitungen
den vorher genannten Pegel Von- Vi^^bei.
Zum Zeitpunkt /3 wird das Potential der an die Speicherzelle U angeschlossenen Adressenleitung AL\ auf einen hohen Pegel von Von erhöht, so daß der Transistor 7h 1 durchschaltet. Da zu diesem Zeitpunkt die Dateneinheit »0« im Kondensator 11 gespeichert ist, erfährt das Potential auf der Datenleitung DL\ eine Abweichung OV0 vom vorher genannten Pegel VW Vi/ip/vzur negativen Seite hin.
Zum Zeitpunkt /3 wird das Potential der an die Speicherzelle U angeschlossenen Adressenleitung AL\ auf einen hohen Pegel von Von erhöht, so daß der Transistor 7h 1 durchschaltet. Da zu diesem Zeitpunkt die Dateneinheit »0« im Kondensator 11 gespeichert ist, erfährt das Potential auf der Datenleitung DL\ eine Abweichung OV0 vom vorher genannten Pegel VW Vi/ip/vzur negativen Seite hin.
Zum Zeitpunkt fe wird die genannte, geringfügige Abweichung durch den Verstärker 50 verstärkt. Da
nämlich die Datenleitung DLi mit der das Bezugspotential
Vss tragenden Klemme über ein im Verstärker 50
enthaltene Schalterelement verbunden ist, welches die Datenleitung DLi mit der Klemme Vss zu verbinden
vermag, ä ändert sich der logische Pegel der Datenleitung DLi auf »0«.
Zum Zeitpunkt fs wird das Potential eines der Gate-Elektrode des Datenleitung-Wähltransistor Trn\
zugelieferten Dalenleitung-Wählsignals Φ0/.1 auf einen
hohen Pegel von VWerhöht, so daß an der Datenleitung
DLi ein Signal entsprechend »0« abgegeben wird, das
jo über die Ausgangsschaltung 35 vom dynamischen
Randomspeicher nach außen abgegeben werden soll.
Zum Zeitpunkt U, wird das Potential des Datenleitung-Wählsignals
Φρ/,ι wiederum auf einen niedrigen
Pegel von Vss verringert, wodurch der Datenleitung-
J5 Wähltransistor 7rol zum Sperren gebracht wird. Da zu
diesem Zeitpunkt eine große, nicht dargestellte Kapazität Cc zwischen der Gate-Elektrode des Transistors
Ttdi und der Datenleitung DU besteht, wird die in
der Datenleitung DLi gespeicherte elektrische Energie durch die große Kapazität Cc und eine andere, nicht
dargestellte Kapazität Cou der Datenleitung DLi
aufgeteilt Außerdem treten aufgrund einer Kombination von Induktivität und Kapazität auf der Datenlcitung
DLi Schwingungen auf. Infolgedessen neigt das Potential der Datenleitung DLi zu einem Abweichen
bzw. Driften in Richtung auf die negative Seite statt in Richtung auf das Bezugsspannungsquellenpotential Ks^
Das Gate-Potential des Transistors 7>2i der die Dateneinheit »1« enthaltenden Speicherzelle 21 ist
nämlich bestrebt gegenüber dem Source-Potential des Transistors Tra auf ein positives Potential überzugehen,
so daß dieser Transistor folglich zum Durchschalten gebracht wird. Da jedoch die Datenieitung PL·., wie
erwähnt mit dem ein fehlerhaftes Verhalten verhindernden Transistor 7>o verbunden ist wird eine
Abweichung Δ V des Potentials der Datenieitung DLi vom Bezugspotential Vss zur negativen Seite hin
wirksamer verhindert so daß die im Kondensator C2\
gespeicherte Dateneinheit »1« weniger leicht verschwindet als bei dem bisherigen dynamischen Randomspeicher.
Die Gate-Elektrode des ein fehlerhaftes Verhalten verhindernden bzw. Schutztransistors Trc\ wird
nämlich mit einem Potential VCt gespeist und das Potential der Datenieitung DL1 wird beim Durchschalten
des Transistors 7>ci auf einen Pegel von Vci- Vthcx
(= VsS=O) gehalten, infolgedessen schaltet der Transistor
Tr1x der Speicherzelle 21 nicht durch. Falls
überhaupt ein Durchschalten des Transistors Thi
auftritt, wird dieses in außerordentlich kurzer Zeit beendet, so daß die Dateneinheit »1« weniger leicht
verloren geht, weil das Gate-Potential des Transistors 7>2i gegenüber seinem Source-Potential stärker als
dann abnimmt, wenn der Schutztransistor Trc\ nicht vorhanden ist.
Die der Gate-Elektorde des Transistors 7Vr ι
aufgeprägte Spannung Δ Vc\ (= Vn- Vss) erfüllt theoretisch
den vorgesehenen Zweck, wenn sie den beiden nachstehenden Bedingungen (a) und (b) genügt:
(a) wenn die Datenleitung DL\ auf einen Pegel von »1«
aufgeladen werden soll (beispielsweise wenn der Voraufladetransistor Trp\ durchschaltet), muß die
Datenleitung DLi genau auf den Pegel »1«
aufgeladen werden (dieser Pegel braucht nicht dem positiven Stromquellenpotential Vpo zu entsprechen).
(b) Wenn die Datenleitung DLi auf einen Pegel von
»0« entladen werden soll, muß diese Entladung genau auf den Pegel »0« erfolgen, ohne daß das
Potential der Datenleitung DLi eine Abweichung Δ V zur negativen Seite hin zeigt (dieser Pegel »0«
braucht nicht dem Bezugsspannungsquellenpotential Vsszu entsprechen).
WennjedochdieSpannungid Vt, unzulässig hoch oder
niedrig ist, ergeben sich die im folgenden zu schildernden Probleme. Die Spannung Δ Vo sollte daher
vorzugsweise einen Wert besitzen, welcher sich der Schwellenwertspannung Vthci des Schutztransistors
Trc ι nähen.
1. Wenn die Spannung Δ Vc ι unzulässig hoch ist, steigt
der Pegel »0« der Datenleitung DLi (entsprechend dem Potential Vci-Vthc\) über das Bezugspotential
Vss hinaus an, wodurch die Spannungsspanne entsprechend verringert wird. Infolgedessen kann
die Datenleitung DLi nicht über einen breiten Spannungsbereich hinweg betrieben werden, was
Schwierigkeiten bezüglich der Auslegung eines dynamischen Randomspeichers aufwirft. Wenn
außerdem beispielsweise der Verstärker 50 betätigt wird, ist die Datenleitung DLi mit einem Anschluß
verbunden, an dem das Bezugsspannungspotential Vss über den Verstärker 50 anliegt. Infolgedessen
wird eine Gleichstromstrecke über den Schut'transistor 7>ci zwischen den mit dem positiven
Stromquellenpotential Voobzw.dem Bezugspotential Vjjbeaufschlagten Klemmen gebildet, die einen
erhöhten Stromverbrauch zur Folge hat.
2. Wenn die Spannung Δ VC) zu niedrig ist, wird der
Schutztransistor TrC\ erst dann betätigt, wenn die
Abweichung des Potentials der Datenleitung DLi zur negativen Seite über einen bestimmten Wert
zugenommen hat. Dabei ist es somit unmöglich, das Schwinden der gespeicherten Dateneinheit »1«
aufgrund der Abweichung AV vollständig zu unterdrücken.
Aus den vorstehenden Ausführungen geht hervor, daß die Spannung Δ Vcι vorzugsweise eine solche
Größe besitzen sollte, daß dann, wenn die Datenleitung
DLi ein höheres Potential als das Bezugspotential Vss
führt, der ein fehlerhaftes Verhalten verhindernde bzw. Schutztransistor Trti gesperrt wird, während dann,
wenn das Potential der Datenleitung DLi in einem beliebigen oder bestimmten Ausmaß vom Bezugsspannungsquellenpotential
Vv.s zur negativen Seite hin abweicht, der Transistor Trc ι durchgeschaltet wird.
Dies bedeutet, daß die genannte Spannung einen Pegel entsprechend der Schwcllenwertspannung Vthc\ des
Transistors 7Vo besitzen sollte.
Wenn die Spannung Δ Vo einen eine Größe besitzt,
der der Schwellenwertspannung Vthc\ entspricht oder
nahezu entspricht (im folgenden als »praktisch der
ίο Schwellenwertspannung des Transistors 7Vo entsprechend«
oder ähnlich bezeichnet), wird der Transistor Trc\ durchgeschaltet, wenn das Potential der Datenleitung
DLi zur negativen Seite hin vom Bezugspotential Vss abweicht. Infolgedessen wird die Datenleitung DU
auf einen Potential von Vn- Vthci (= Kk=0) aufgeladen,
so daß ein Durchschalten des Transistors Tfh
verhindert wird. Selbst wenn die Datenleitung DLi mit einer Klemme verbunden ist, an welcher das Bezugspotentiai
Vss beispielsweise aufgrund des aktivierten Verstärkers 50 anliegt, fließt nur wenig Strom durch den
Transistor Treu der dadurch praktisch im Sperrzustand
verbleibt und infolgedessen den Stromverbrauch erheblich verringert. Ebenso tritt auch keine Verringerung
der Spannungsbreite der Datenleitung DLi auf.
Im folgenden ist anhand von Fig. Ic eine Schaltung
zur Erzeugung einer Spannung AVC\ beschrieben,
welche der Gate-Elektrode des ein fehlerhaftes Verhalten verhindernden bzw. Schutztransistors 7Vo
aufgeprägt werden soll. Bei dieser Schaltung sind zwei Transistoren 7Vioi. Γη 02 in Reihe zwischen die Klemmen
geschaltet, an denen das positive Stromquellenpotential Vdd bzw. das Bezugspotential Vss anliegen. Die beiden
Transistoren 7Vioi und 7Vio2 sind beispielsweise n-Kanal-MOS-Transistorcn
vorn Anrcichcrungstyp. Die Gate-Elektrode des ersten Transistors 7Vi ο ι wird mit dem
positiven Stromquellenpotential Vqd gespeist, während die Gate-Elektrode des zweiten Transistors 7V|0: an die
Verzweigung A zwischen beiden Transistoren 7Vioi und
7Vio2 angeschlossen ist. Der Leitwert gmW2 des zweiten
Transistors Γη02 ist so gewählt, daß er beträchtlich
größer ist als der Leitwert gmt0\ des ersten Transistors
Γγιοι. Wie erwähnt, kann eine Ausgangsspannung der
Schaltung zur Erzeugung der Spannung Δ Vcs praktisch
gleich der Schwellenwertspannung VthcN gewählt
werden. Die Schwellenwertspannung Vthwz des zweiten
Transistors Γη 02 ist genau so groß gewählt wie die
gewünschte, ein fehlerhaftes Verhalten verhindernde Spannung/! Vo-
Da auf einem einzigen Halbleiterchip ausgebildete
so MOS-Transistoren im allgemeinen auch praktisch dieselbe Schwellenwertspannung besitzen, brauchen
keine speziellen Maßnahmen getroffen zu werden, um die Schwellenwertspannung der MOS-Transistoren,
z. B. die Schwellenwertspannung VrA,02 des Transistors
Γ/Ί02, einzeln auf einen Wert von AVcn (z.B. AVc\)
einzustellen, wenn die Schwellenwertspannung Vthcs
(z. B. VtAo) als Spannung Δ VCn (ζ. Β. Δ Vo) benutzt
werden soll.
Wenn bei dem vorstehend beschriebenen, ein fehlerhaftes Verhalten verhindernden Spannungsgenerator
die Gate-Spannung des zweiten Transistors Γγ]02
unter seine Schwellenwertspannung Vthua abfällt, wird
dieser Transistor 7ho2 abgeschaltet bzw. gesperrt, so daß die Spannung an der Verzweigung A praktisch
gleich der Schwellenwertspannung Vr/7102 des Transistors
ΓΓ102 wird. Es empfiehlt sich daher, das Potential an
der Verzweigung A als das ein fehlerhaftes Verhalten verhindernde bzw. Schutzpotential Vo zu benutzen.
Wie erwähnt, besitzen auf einem einzigen Halbleiterchip
ausgebildete Transistoren im allgemeinen praktisch dieselbe Schwellenwertspannung. Die Potentiale V1 Ί
bis Vcn sind daher praktisch identisch, so daß nur eine Schaltung benötigt wird, um das praktisch identische
Potential Vc zu liefern.
Wie erwähnt, wird das Potential Vdd an die erste
Klemme (Drain-Elektrode) und an die Gate-Klemme bzw. -Elektrode des ersten Transistors Γηοι angelegt. Es
reicht jedoch aus, wenn diese beiden Klemmen bzw. Elektroden des ersten Transistors Γηηι mit einem
hCheren Potential als dem Potential beschickt werden, das der dritten Klemme (Source-Elektrode) des ersten
Transistors Γηοι aufgeprägt werden soll. Aus diesem
Grund können erste Klemme und Gate-Elektrode des Transistors Γηοι an eine Schaltung mit einem höheren
Potential als demjenigen der dritten Klemme, nicht aber mit dem Potential Vdd, angeschlossen werden. Selbstverständlich
brauchen die erste Klemme und die Gate-Elektrode nicht am selben Potential zu liegen.
Im folgenden ist nunmehr die Einschreiboperation
des dynamischen Randomspeichers mit dem vorstehend beschriebenen Aufbau erläutert.
Beim Einschreiben J5
Hierbei wird die Eingangsschaltung 30 anstelle der Ausgangsschaltung 35 benutzt. Die Einschreiboperation
entspricht im wesentlichen dem Auslesevorgang; das grundsätzliche Verfahren hierfür ist allgemein bekannt.
Aus diesem Grund ist der Einschreibvorgang im folgenden nicht im einzelnen erläutert.
Wenn die Dateneinheit »0« in eine Speicherzelle 11 eingeschrieben wird, wird die Datenleitung DL], die
durch den Voraufladetransistor TRP\ auf einen Pegel
entsprechend einer Dateneinheit »1« voraufgeladen worden ist auf den zum Einschreiben der betreffenden
Dateneinheit erforderlichen Pegel von »0« durch die Eingangsschaltung 30 und den Datenleitung-Wähltransistor
TRd 1 entladen. Die in der auf einen Pegel von »0« entladenen Datenleitung DL\ enthaltene Dateneinheit *o
wird über einen Transistor Tm in einem Kondensator C\ 1 gespeichert.
Beim Einschreiben weicht das Potential der Datcnlcitung
DL\ auf dieselbe Weise, wie vorher in Verbindung mit dem Auslesen beschrieben, manchmal vom Bezugs-Spannungsquellenpotential
Vss in negativer Richtung ab. Da jedoch der ein fehlerhaftes Verhalten verhindernde
bzw. Schutztransistor Trc\ vorgesehen ist. kann das fehlerhafte Verhalten eines dynamischen Randomspeichers
aufgrund des Schwindens der Dateneinheit »1«. die in einer nicht gewählten Speicherzelle gespeichert
ist unterdrückt werden.
Wie vorstehend erläutert wird gemäß der tvpischen Ausfuhrungsform ein dynamischer Lese/Schreib-Randomspeicher
geschaffen, bei dem die ein fehlerhaftes Verhalten verhindernden Transistoren TrcN an die
entsprechenden Datenleitungen DLn angeschlossen sind. Dabei werden die Gate-Elektroden der Transistoren
TrcN mit der ein fehlerhaftes Verhalten verhindernden
bzw. Schutzspannung Vcn beschickt wodurch ein M
fehlerhaftes Verhalten, d h. eine fehlerhafte Arbeitsweise
des Randomspeichers aufgrund der Abweichung Δ V des Potentials der Datenleitungen DLn vom Bezugsspannungsquellenpotential
Vss in negativer Richtung verhindert wird.
Im folgenden ist anhand der Fig.2a bis 2c ein
dynamischer Lese/Schreib-Randomspeicher gemäß einer anderen Ausführungsform mii Merkmaien nach der
Erfindung beschrieben.
Wie aus F i g. 2a hervorgehl, besteht der Unterschied
zwischen der vorher beschriebenen Ausführungsform und dieser abgewandelten Ausführungsform darin, daß
die bei ersterer benutzten Voraufladetransistoren TrnN
und die Schutztransistoren TrCN durch Transistoren
Trr( ν (N= 1 bis n) ersetzt sind, die sowohl für das
Voraufladen als auch zur Verhinderung eines fehlerhaften Verhaltens ausgelegt sind.
Die Ausführungsform gemäß F i g. 2a ist in jeder anderen Hinsicht praktisch genauso ausgeführt wie die
vorher beschriebene Ausführungsform. Die den vorher beschriebenen Teilen entsprechenden Teile sind daher
mit denselben Bezugsziffern wie dort bezeichnet und nicht näher erläutert. Der Transistor TrnIN, der für das
gleichzeitige Aufladen und für die Verhinderung eines fehlerhaften Verhaltens vorgesehen ist und das
wesentliche Merkmale der Ausführungsform gemäß F i g. 2a darstellt, ist zwischen die Datcnleitungen DLn
und die am positiven Stromquellenpotential Vdd
liegenden Klemmen eingeschaltet. Dieser, eine Mehrfachfunktion durchführende Transistor TrnCN kann einer
der den Verstärker 50 bildenden Transistoren sein. Als Transistor TrnCN wird beispielsweise ein n-Kanal-MOS-Transistor
vom Anreicherungstyp verwendet.
Die Gate-Elektrode des Transistors TrnCN wird mit
einem Signal Φρον (N=X bis n) beschickt, das
gleichzeitig für das Voraufladen und für die Verhinderung eines fehlerhaften Verhaltens dient. Das Potential
dieses Signals <t>ncN besitzt, wie bei *pci in Fig. 2b
angedeutet, einen hohen Pegel von Vdd (bzw. einen
dicht an diesem Wert liegenden Pegel) oder einen niedrigen Pegel Vss+Δ VnCN(N= 1 bis n). In diesem Fall
kann Δ VnC .ν beispielsweise die Schwellenwertspannung
VthpCN (N= 1 bis ί) des Mehrfachfunktionstransistors
Im folgenden ist anhand der Fig. 2a und 2b die
Arbeitsweise des vorstehend umrissenen dynamischen Randomspeichers gemäß der zweiten Ausführungsform
mit Merkmalen nach der Erfindung beschrieben.
Beim Auslesen
Vor dem Auslesen sind die Kondensatoren Cmn der
Speicherzellen MN bereits mit der Dateneinheit »1« oder »0« beschickt worden. Zur Vereinfachung der
Beschreibung sei angenommen, daß die mit der Datenleitung DL\ verbundene Speicherzelle 11 mit der
Dateneinheit »0« beschickt ist, während die Speicherzelle 21 die Dateneinheit »t« enthält und die in der
Speicherzelle 11 gespeicherte Dateneinheit »0« ausgelesen werden soll.
1. Zunächst werden die Gate-Elektroden des Datenleitung-Wähltransistors
Τγον sowie der anderen
Transistoren Τγμν mit einem niedrigen Bezugsspannungsquellenpotential
Vss (im folgenden einfach als Bezugspotential bezeichnet) beschickt,
wodurch diese Transistoren Ttdn zum Sperren
gebracht werden.
2. Zum Zeitpunkt t\ erhöht sich das Potential des
Signals 4>pCN, das den Gate-Elektroden der
gleichzeitig für Voraufladung und Verhinderung eines fehlerhaften Verhaltens ausgelegten Transistoren
TrpCN aufgeprägt wird, auf einen hohen
Pegel von Vdd. wie bei Φροι in F i g. 2b angedeutet
wodurch die Datenieitungen DLr-; auf einen Pegel
von Vdd- VthpCNvoraufgsladen werde·!.
Zum Zeitpunkt I2 fallt das Potential des Signals
ΦρΤΝ auf einen Pegel von Vss+Δ Vpiu ab.
3. Zum Zeitpunkt /j erhöht sich das Potential einer mit
der Speicherzelle 11 verbundenen Adressenleitung
AL\ auf einen hohen Pegel von VOo, wodurch der
Transistor 7h,..·durchgeschaltet wird. Da der Kondensator 11 mn der Dateneinheit »0·<
gespeist wird, zeigt das Potential der Datenleitung DLi eine
Abweichung Δ V0 in negativer Richtung.
Zum Zeitpunkt U wird die genannte, sehr kleine Spannungsänderung Δ V0 durch den Verstärker 50
verstärkt, so daß der Pegel der Datenleitung DL1
durch die Schaltoperation des Verstärkers 50 auf »0« geändert wird.
4. Zum Zeitpunkt is erhöht sich das G ate-Potential
Φοζ.ι 1 des Datenleitung-Wähltransistors Tro\ auf
einen hohen Pegel von V00, so daß die dem Pegel
von »0« entsprechende Dateneinheit der Datenleituiig
DLi über die Ausgangssschaltung 35 aus dem
dynamischen Randomspeicher heraus übertragen wird.
Zum Zeitpunkt tb fällt das Gate-Potential Φοη auf
einen niedrigen Pegel von Vss ab, wodurch der Transistor Tro ι gesperrt wird.
Zu diesem Zeitpunkt ist das Potential der Datenleilung
DL] wie bei der vorher beschriebenen Ausführungsform bestrebt, vom Bezugspotential Vss zur
negativen Seite hin bzw. in negativer Richtung abzuweichen. Infolgedessen geht der Transistor 7>2i der
die Dateneinheit »1« enthaltenden Speicherzelle 21 auf den Durchschaltzustand über. Da jedoch die Datenleitung
DLi mit dem die erwähnte Doppelfunktion durchführenden Transistor Tr1^N verbunden ist, ist es
weniger wahrscheinlich, daß das Potential der Datenleitung £?Li eine merkliche Abweichung Δν vom
Bezugspotential Vss in negativer Richtung zeigt, so daß der Schwund der im Kondensator C21 gespeicherten
Dateneinheit »1« wirksamer verringert wird als bei einem bisherigen dynamischen Randomspeicher. Mit
anderen Worten: zu diesem Zeitpunkt wird die Gate-Elektrode des die Mehrfachfunktion durchführenden
Transistors Tr1*] mit einem Potential Vss+Δ Vpe]
gespeist, und das Potential der Datenleitung DL, wird auf einem Pegel Vss+Δ Vpc\- VthpC] (= Vss= 0) gehalten,
wenn der doppeltwirkende Transistor Trpc]
durchgeschaltet wird. Hierdurch wird ein Durchschalten des Transistors Tr2] verhindert. Ein Durchschalten des
Transistors Tr2], sofern ein solches überhaupt auftritt,
wird in außerordentlich kurzer Zeit beendet, weil das Gate-Potential des Transistors Tr21 gegenüber seinem
Source-Potential stärker abfällt als dann, wenn der Mehrfachfunktions-Transistor TrnCN nicht vorhanden
wäre. Infolgedessen wird ein Schwinden der Dateneinheit »1« stärker unterdrückt.
Der niedrige Pegel Vss+Δ VpCi des Signals Φρσ\, das
gleichzeitig für das Aufladen und für die Verhinderung eines fehlerhaften Verhaltens vorgesehen ist, vermag
den vorgesehenen Zweck gut zu erfüllen, vorausgesetzt, daß der niedrige Pegel zum einen ein Aufladen der
Datenleitung DLi auf genau den Pegel »1« oder »0« ermöglicht und zum anderen eine Abweichung id V des
Potentials der Datenleitung DLi in negativer Richtung
verhindert, wie dies vorher in Verbindung mit der das fehlerhafte Verhalten verhindernden Spannung Vcn bei
der ersten Ausführungsform beschrieben worden ist.
Wie aus der vorstehenden Beschreibung der abgewandelten Ausführungsform hervorgeht, sollte das
genannte, niedrige Potential Vss+ΔΥρΐ] im Hinl-Hck
auf Spannungsbreite und Stromverbrauch vorzugsweise bei Vss+Δ Vthpc\ liegen.
Nachstehend ist anhand von F i g. 2c eine Schaltung zur Lieferung eines Signal Φ,*·, beschrieben, das
gleichzeitig für ein Aufladen bzw. Voraufladen und für die Verhinderung eines fehlerhaften Verhaltens benutzt
wird. Zwischen die Anschlüsse, an die ein positives Stromquellenpotential Vqd bzw. ein Bezugspotential
Vss angelegt ist, sind ein dritter, ein vierter und ein
fünfter Transistor Tr2Oi. Tr2M bzw. Tr2^ in der
angegebenen Reihenfolge in Reihe geschaltet. Bei diesen Transistoren kann es sich beispielsweise um
n-Kanal-MOS-Transistoren vom Anreicherungstyp handeln. Die Gate-Elektrode des dritten Transistors
7>203 wird mit dem noch zu erläuternden Taktsignal Φ
beschickt. Die Gate-Elektrode des vierten Transistors Tr2M wird mit einem Signal Φ gespeist, dessen Phase
gegenüber derjenigen des genannten Taktsignals Φ invertiert ist. Die Gate-Elektrode des fünften Transistors
7>205 ist an die Verzweigung B zwischenn viertem
und fünftem Transistor 7>204 bzw. Tr2Os angeschlossen.
Gemäß Fig.2b ist das Taktsignal Φ als Signal
vorgesehen, das ein Potential Voo (das im allgemeinen
höher ist als Vco) sowie ein Potential Vss in
Abhängigkeit ν ;n dem vorher genannten Signal Φρσ\
bezeichnet, das gleichzeitig für das Voraufladen und die Verhinderung eines fehlerhaften Verhaltens vorgesehen
ist. Die Schwellenwertspannung VtIi2Os des fünften
Transistors Thos wird auf eine Spannung praktisch
entsprechend id VpCi eingestellt.
Bei der vorstehend beschriebenen Schaltung zur Lieferung eines Signals, das gleichzeitig zum Voraufladen
und zur Verhinderung eines Fehlverhaltens dient, ändert sich ein Potential an der Verzweigung C
zwischen dem dritten und dem vierten Transistor Tr2Oj
bzw. Tr2M wie folgt:
1. Wenn das Taktsignal Φ ein hohes Potential
entsprechend Voo besitzt, schaltet der dritte
Transistor Tr203 durch, während der vierte Transistor
Tr2M gesperrt wird. Infolgedessen wird das
Potential an der Verzweigung C auf einen hohen Pegel (=t Vod) aufgeladen.
2. Wenn das Taktsignal Φ ein niedriges Potential entsprechend Vss besitzt, wird der dritte Transistor
Tr2Oi gesperrt und der vierte Transistor 7>2O4
durchgeschaltet. Wenn die Spannung an der Verzweigung B unter die Schwellenwertspannung
Vi/7205 des fünften Transistors Tr20S abfällt, wird
letzterer gesperrt bzw. abgeschaltet, so daß sich das Potential an der Verzweigung C praktisch dem
vorher genannten niedrigen Potential Vss+d Vpct
angleicht. Infolgedessen empfiehlt es sich, die Potentialänderung an der Verzweigung C als das
doppeltwirkende bzw. Mehrfunktionssignal Φρη
zu benutzen.
Wie erwähnt, besitzen auf einem einzigen Halbleiterchip ausgebildete Transistoren im allgemeinen praktisch
dieselbe Schwellenwertspannung. Infolgedessen ist anstelle der Signale ΦρΓ] bis ΦρεΝ nur das Signal Φρο
nötig, und es ist nur eine Schaltung zur Lieferung des Signals «Ppcerforderiich.
Nachstehend ist das Einschreiben von Daten in den dynamischen Randomspeicher gemäß der zweiten
Ausführungsform der Erfindung nach F i g. 2a bis 2c erläutert.
in diesem Fall wird die Eingangsschaltung 30 anstelle
der beim Auslesen von Daten wirksamen Ausgangsschaltung 35 benutzt. Das Einschreiben erfolgt praktisch
auf dieselbe Weise wie das Auslesen von Daten, so daß sich eine genaue Beschreibung erübrigt. Wenn beispielsweise die Dateneinheit »0« in eine Speicherzelle 11
eingeschrieben ist, wird die durch den für die Mehrfachfunktion vorgesehenen Transistor 7ipci auf
einen Pegel »1« vorgeladene Datenleitung DLi durch
die Eingangsschaltung 30 und den Datenleitung-Wähltransistor Tro ι auf einen Pegel »0« entladen, der für das
Einschreiben erforderlich ist. Die in der entladenen Datenleitung DLi enthaltene Dateneinheit »0« wird
mittels eines Transistors 7Vn in einer Speicherzelle 11
gespeichert.
Beim Einschreiben weicht das Potential der Datenleitung DLi ebenfalls zeitweilig vom Bezugspotential \ss
in negativer Richtung ab, wie dies auch beim Auslesen der Fall ist. Da jedoch die Datenleitung DLi mit einem
entsprechenden Transistor 1Ypc\ zum gleichzeitigen
Aufladen und zur Verhinderung eines Fehlverhaltens versehen ist, wird der dynamische Randomspeicher an
einer Fehlbetätigung aufgrund des Schwunds der Dateneinheit »1« in einer nicht gewählten Speicherzell-Ie gehindert.
Die Ausführungsform gemäß F i g. 2a bildet einen stabilen dynamischen Lese/Schreib- Randomspeicher,
bei dem die Datenleitungen DLn mit den betreffenden
Transistoren Trpcs für die Durchführung der Mehrfachfunktion
verbunden sind und die Gate-Elektroden dieser doppeltwirkenden Transistoren Trpcs mit gleichzeitig
zum Voraufladen und zur Verhinderung eines Fehlverhaltens gewählten Signalen ΦρΟΝ gespeist werden, so
daß die Abweichung Δ Vdes Potentials der Datenleitungen DLsvom Bezugspotentia! Vssin tiegativer Richtung
unterdrückt wird.
Wie aus den vorstehenden Ausführungen hervorgeht, wird also ein dynamischer Lese/Schreib-Randomspeicher
geschaffen, der unter stabilen Bedingungen zu arbeiten vermag.
Der in der Beschreibung benutzte· Ausdruck »Bezugspotential« oder »Bezugsspannungsquellenp »tential«
bezieht sich auf ein Strom- bzw. Spannungsquellenpolential Kw (im allgemeinen entspechend Null), das an
die Source-Seite eines arbeitenden MOS-Transistors angelegt wird. Dieses Bezugspoiential besitzt bei
Verwendung eines n-Kanal-MOS- Transistors die folgende
Beziehung zu einem anderen Potential:
Bezugspotential < ein andrrcs Potential .
Bei Verwendung eines p-Ka il-MO.S Transistors gilt
die folgende Beziehung-
Der Ausdruck »praktisch entsprechend der Schwellenwertspannung« bezieht sich auf eine Spannung,
welche dieselbe Größe besitzt wie die Schwellenwertspannung oder einen dicht an dieser liegenden PegeL
Wenn die Schwellenwertspannung 1 V beträgt, kann diese angenäherte Spannung in einem Bereich von bis
zu 1,5 V liegen.
ίο Während bei den beschriebenen Ausführungslormen
n-Kanal-MOS-Transistoren verwendet werden, kann ebenso gut ein p-Kanal-MOS-Transistor eingesetzt
werden, wenn die Polarität eines positiven Stromquellenpotentials Vj)D und eines Signals Φρ/ν umgekehrt wird.
Die vorstehende Beschreibung bezieht sich auf eine Konstruktion mit einem Transistor pro Speicherzelle.
Die Erfindung ist jedoch auf eine Konstruktion mit drei oder vier Transistoren pro Speicherzelle anwendbar,
indem die betreffenden Datenleitungen mit beispiels-
weise einem ein Fehlverhalten verhindernden Transistor versehen werden. Insgesamt ist die Erfindung also
auf einen Speicher für die dynamische Speicherung von Daten anwendbar. Weiterhin ist ersichtlich, daß bei den
vorstehend beschriebenen Ausführungsformen die
2-j Schwellenwertspannung VthMN(M= 1 bis m; N= 1 bis n)
der Transistoren TrMN der Speicherzellen MN mit
großem Wert gewählt ist, so daß mit der Erfindung ein stabilerer dynamischer Randomspeicher geschaffen
wird.
JO Bei allen offenbarten Ausführungsformen handelt es sich um dynamische Lese/Schreib- Randomspeicher
vom Voraufladetyp. Die Erfindung ist jedoch nicht hierauf beschränkt, sondern kann auf einen entsprechenden Randomspeicher angewandt werden, bei dem
i"> die Datenleitungen während einer bestimmten Zeitspanne
von dem Zeitpunkt aus (z.B. U in Fig. Ib) aufgeladen werden, an welchem der Meß- bzw.
Fühlverstärker zu arbeiten beginnt. Wenn die Erfindung auf einen derartigen dynamischen Lese/Schreib-Ran-
■»· domspeicher angewandt wird, wird ein Fühl- bzw.
Meßverstärker z. B. der Art gemäß der US-PS 37 74 176
verwendet.
Die vorher erwähnten, ein Fehlverhalten verhindernden Transistoren brauchen nicht unbedingt solche vom
■>■■· Anreiclierungstyp zu sein, vielmehr können für die
erfindungsgeniäße Schaltung auch Transistoren vom Verarmungstyp bzw. bipolare Transistoren verwendet
werden.
Bei den vorstehend beschriebenen Ausft. -rungsfor-
<" iiien ist der Fühl- bzw. Meßverstärker 50 entweder ein
symmetrischer oder ein unsymmetrischer Verstärker. In
der Praxis wird jedoch ein symmetrischer Meßverstärker
bevorzugt.
Hierzu 4 Blatt Zeichnungen
Claims (7)
1. Dynamischer Lese/Schreib- Random-Speicher mit mehreren Datenleitungen, die elektrische Energie
führen oder die entsprechend einer logischen Operation elektrische Energie abgeben und an die
Transistoren angeschlossen sind, um den jeweiligen Datenleitungen ein Spannungspotential zuzuführen,
und mit mehreren Speicherzellen, an welche die jeweiligen Datenleitungen angeschlossen sind, d a durch
gekennzeichnet, daß weitere an die Datenleitungen angeschlossene Transistoren (T/v-m
Fig. la; TrpCN, Fig.2a) vorgesehen sind, die mit
ihren Steueranschlüssen an vorbestimmten Potentialen (Vcn, Fig. la; 4>pCN. Fig.2a) liegen und derart
gesteuert sind, daß sie bei einer Abweichung des Potentials (Δ V, F i g. Ib oder 2b) der DatenHtungen
im Sinne einer Vorwärts-Vorspannung der Transistoren durch die Potentialdifferenz zwischen dem
Potential des jeweiligen Steueranschlusses und der jeweiligen Datenleitung leitend werden.
2. Dynamische Lese/Schreib-Random-Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die
weiteren Transistoren (Trcn) aus MOS-Transistoren vom Anreicherungstyp bestehen und daß ein der
Schwellenwertspannung (Vthcn) des jeweiligen MOS-Transistors (Trcn) entsprechendes Potential
als das vorbestimmte Potential (Vcn) verwendet ist, und daß das Spannungspotential auf einen Pegel
oberhalb des Sättigungsspannungspegels zwischen dem ersten Anschluß und dem dritten Anschluß des
MOS-Transistors (Trcn) eingestellt ist, wenn der MOS-Transistor (Trcn) eingeschaltet ist.
3. Dynamische Lese/Schreib-Random-Speicher nach Anspruch 2, dadurch gekennzeichnet, daß zum
Erzeugen des vorbestimmten Potentials folgende Einrichtungen vorgesehen sind: Erste MOS-Transistoren
(Tr 101) vom Anreicherungstyp, deren erster Anschluß mit einem zweiten Potential in Richtung
der Stromversorgung (VDD) verbunden ist, und deren Gate-Anschluß mit einem dritten Potential
verbunden ist, welches größer ist als der Wert einer Summe aus dem der Schwellenwertspannung des
ersten MOS-Transistors (TriOi) entsprechenden
Potentials und dem vorbestimmten Potential (Vcn), wobei die Summe aus den Potentialwerten als ein
absoluter Wert in bezug auf das Bezugspotential (VSS) gemessen wird und wobei der dritte
Potentialwert in Richtung der Stromversorgung (VDD) auf dem Bezugspotential (VSS) liegt, und daß
zu jedem MOS-Transistor ein zweiter MOS-Transistor (Tr 102) vom Anreicherungstyp in Reihe
geschaltet ist, dessen erster Anschluß und Gate-Anschluß mit dem dritten Anschluß des ersten
MOS-Transistors (Tr 101) und dessen dritter Anschluß
mit dem Bezugspotential (VSS,}verbunden ist,
wobei das vorbestimmte Potential (Vcn) an den Verbindungspunkt zwischen den in Reihe geschalteten
MOS-Transistoren (TrIOl, Tr 102) zugeführt wird.
4. Dynamische Lese/Schreib-Random-Speicher nach Anspruch 3, dadurch gekennzeichnet, daß der
zweite MOS-Transistor (Tr 102) vom Anreicherungstyp einen größeren Leitwert aufweist als der
erste MOS-Transistor (TrIOl) vom Anreicherungstyp.
5. Dynamischer Lese/Schreib-Random-Speicher
nach Anspruch 1, gekennzeichnet durch eine elektrische Schaltung (Tr 203, Tr 204, Tr 205) zum
Zuführen des vorbestimmten Potentials (Φραι).
6. Dynamischer Lese/Schreib-Random-Speicher nach Anspruch 5, dadurch gekennzeichnet, daß die
elektrische Schaltung (Tr203, Tr204, Tr205) folgende
Einrichtungen enthält: Einen ersten MOS-Transistor (Tr 203) vom Anreicherungstyp, dessen erster
Anschluß mit dem Stromversorgungspotential (VDD) verbunden ist dessen dritter Anschluß mit
dem Gate-Anschluß des Transistors (Trpn) vom Anreicherungstyp verbunden ist und dessen Gate-Anschluß
von einem Zeitsteuersignal (Φ) beaufschlagt wird, durch welches eine Potentialveränderung
des vorbestimmten Potentials iffrpcn) vorgegeben
wird; einen zweiten MOS-Transistor (Tr204) vom Anreicherungstyp, dessen erster Anschluß mit
dem dritten Anschluß des ersten MOS-Transistors (Tr 203) verbunden ist und dessen Gate-Anschluß
mit einem Signal (Φ) beaufschlagt wird, welches in Gegenphase zum Zeitsteuersignal (Φ) ist; und einen
dritten MOS-Transistor (Tr 205) vom Anreicherungstyp, dessen erster Anschluß und dessen
Gate-Anschluß mit dem dritten Anschluß des zweiten MOS-Transistors (Tr 204) verbunden sind,
und dessen dritter Anschluß mit dem Bezugspotential (VDD) verbunden ist.
7. Dynamischer Lese/Schreib-Random-Speicher nach Anspruch 3, dadurch gekennzeichnet, daß das
Potential (VDD) der Stromversorgungsquelle zur Erzeugung der verschiedenen Potentiale verwendet
ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1389977A JPS5399736A (en) | 1977-02-10 | 1977-02-10 | Semiconductor memory unit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2805664A1 DE2805664A1 (de) | 1978-08-17 |
DE2805664C2 true DE2805664C2 (de) | 1982-09-02 |
Family
ID=11846004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2805664A Expired DE2805664C2 (de) | 1977-02-10 | 1978-02-10 | Dynamischer Lese/Schreib-Random-Speicher mit mehreren Datenleitungen |
Country Status (3)
Country | Link |
---|---|
US (1) | US4204277A (de) |
JP (1) | JPS5399736A (de) |
DE (1) | DE2805664C2 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4340943A (en) * | 1979-05-31 | 1982-07-20 | Tokyo Shibaura Denki Kabushiki Kaisha | Memory device utilizing MOS FETs |
JPS56114193A (en) * | 1980-02-09 | 1981-09-08 | Fujitsu Ltd | Semiconductor memory device |
JPS5760590A (en) * | 1980-09-29 | 1982-04-12 | Mitsubishi Electric Corp | Memory circuit |
EP0067992A1 (de) * | 1980-12-24 | 1983-01-05 | Mostek Corporation | Zeilentreiberschaltung für halbleiterspeicher |
US4338679A (en) * | 1980-12-24 | 1982-07-06 | Mostek Corporation | Row driver circuit for semiconductor memory |
US4556961A (en) * | 1981-05-26 | 1985-12-03 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor memory with delay means to reduce peak currents |
US4413330A (en) * | 1981-06-30 | 1983-11-01 | International Business Machines Corporation | Apparatus for the reduction of the short-channel effect in a single-polysilicon, one-device FET dynamic RAM array |
JPS589285A (ja) * | 1981-07-08 | 1983-01-19 | Toshiba Corp | 半導体装置 |
JPS5819793A (ja) * | 1981-07-27 | 1983-02-04 | Toshiba Corp | 半導体メモリ装置 |
US4534017A (en) * | 1981-10-29 | 1985-08-06 | International Business Machines Corporation | FET Memory with drift reversal |
JPS5938996A (ja) * | 1982-08-25 | 1984-03-03 | Mitsubishi Electric Corp | ランダムアクセスメモリ装置 |
JPS5940397A (ja) * | 1982-08-31 | 1984-03-06 | Toshiba Corp | デ−タ読み出し回路 |
JPS60191499A (ja) * | 1984-03-09 | 1985-09-28 | Toshiba Corp | ダイナミツク型ランダムアクセスメモリ |
JPS60233457A (ja) * | 1984-05-07 | 1985-11-20 | Matsushita Electric Ind Co Ltd | 太陽熱利用温水装置 |
IT1214607B (it) * | 1985-05-14 | 1990-01-18 | Ates Componenti Elettron | Circuito di precarica per linee di riga di un sistema di memoria, in particolare a celle programmabili. |
US4679172A (en) * | 1985-05-28 | 1987-07-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Dynamic memory with increased data retention time |
JPS63132524A (ja) * | 1987-10-09 | 1988-06-04 | Hitachi Ltd | Mis装置 |
EP0354252B1 (de) * | 1988-08-08 | 1993-12-01 | Siemens Aktiengesellschaft | Breitbandsignal-Koppeleinrichtung |
JP3315293B2 (ja) * | 1995-01-05 | 2002-08-19 | 株式会社東芝 | 半導体記憶装置 |
US6816554B1 (en) * | 1999-07-12 | 2004-11-09 | Intel Corporation | Communication bus for low voltage swing data signals |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3387286A (en) * | 1967-07-14 | 1968-06-04 | Ibm | Field-effect transistor memory |
GB1296067A (de) * | 1969-03-21 | 1972-11-15 | ||
BE789500A (fr) * | 1971-09-30 | 1973-03-29 | Siemens Ag | Memoire a semiconducteurs avec elements de memorisation a un seul transistor |
US3778783A (en) * | 1971-11-29 | 1973-12-11 | Mostek Corp | Dynamic random access memory |
US3778784A (en) * | 1972-02-14 | 1973-12-11 | Intel Corp | Memory system incorporating a memory cell and timing means on a single semiconductor substrate |
US3969706A (en) * | 1974-10-08 | 1976-07-13 | Mostek Corporation | Dynamic random access memory misfet integrated circuit |
JPS5539073B2 (de) * | 1974-12-25 | 1980-10-08 | ||
JPS51122343A (en) * | 1975-04-21 | 1976-10-26 | Intel Corp | High density mos memory array |
US4012757A (en) * | 1975-05-05 | 1977-03-15 | Intel Corporation | Contactless random-access memory cell and cell pair |
JPS5333542A (en) * | 1976-09-10 | 1978-03-29 | Hitachi Ltd | Signal detection circuit |
-
1977
- 1977-02-10 JP JP1389977A patent/JPS5399736A/ja active Granted
-
1978
- 1978-02-10 DE DE2805664A patent/DE2805664C2/de not_active Expired
- 1978-02-10 US US05/876,947 patent/US4204277A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS5399736A (en) | 1978-08-31 |
US4204277A (en) | 1980-05-20 |
DE2805664A1 (de) | 1978-08-17 |
JPS5744994B2 (de) | 1982-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2805664C2 (de) | Dynamischer Lese/Schreib-Random-Speicher mit mehreren Datenleitungen | |
DE3041176C2 (de) | ||
DE3032657C2 (de) | ||
DE2650479C2 (de) | Speicheranordnung mit Ladungsspeicherzellen | |
DE3740361C2 (de) | ||
DE2901233C2 (de) | Dynamischer Lese-Auffrischdetektor | |
DE2722757B2 (de) | ||
DE2919166A1 (de) | Speichervorrichtung | |
DE2659248B2 (de) | ||
DE2712735C2 (de) | ||
DE3838961C2 (de) | ||
DE2707456C3 (de) | ||
DE2940500C2 (de) | ||
DE19950581A1 (de) | Anordnung zur Selbstreferenzierung von ferroelektrischen Speicherzellen | |
DE3635344C2 (de) | ||
DE102006022867B4 (de) | Ausleseschaltung für oder in einem ROM-Speicher und ROM-Speicher | |
DE3038641C2 (de) | Halbleiter-Speicherschaltung | |
DE60003451T2 (de) | Wortleitungssignale einer flashspeicher bleiben überall auf dem chip verlustfrei | |
DE10256959A1 (de) | Halbleiterspeichervorrichtung mit Speicherzellen, die keine Auffrischvorgänge erfordern | |
DE3107902C2 (de) | Integrierte MOS-Schaltung | |
DE2431079C3 (de) | Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen | |
DE3030994A1 (de) | Mos-speicher mit direktem zugriff | |
DE2855866B2 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines integrierten Halbleiterspeichers | |
DE3020688C2 (de) | Speichervorrichtung | |
DE19952311B4 (de) | Integrierter Speicher mit Speicherzellen vom 2-Transistor/2-Kondensator-Typ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |