DE2747462A1

DE2747462A1 - Integrierte schaltung

Info

Publication number: DE2747462A1
Application number: DE19772747462
Authority: DE
Inventors: Claude Jan Principe Freder Can; Karel Hart
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1976-11-04
Filing date: 1977-10-22
Publication date: 1978-05-11
Also published as: JPS6229928B2; IT1088174B; FR2370390A1; FR2370390B1; NL7612223A; US4453096A; GB1595597A; SE7712295L; JPS5357935A

Description

- sr-

PHN 8555 r DEEN/STRI^.

N.V.Philips'eiosiianiorÄJün, Eindhoven 274746'! ^ΊΊ

"Integrierte Schaltung."

Die Erfindung betrifft eine integrierte Schaltung zum Durchführen logischer Bearbeitungen an mindestens drei gleichzeitig an Eingängen der Schaltung erscheinenden EingangsSignalen mit zwisehen der Spannungsversorgung geschalteten Kombina

tionen von MOS-Transistoren von mindestens einem Leitungstyp und mit Signalleitungen zum Steuern des leitenden Zustande der MOS-Transistoren.

Systeme mit möglicherweise zueinander komplementären MOS-Transistoren sind sehr üblich

geworden. Eine Untergattung derartiger Systeme ist

809819/0667

- PHN 8555

^r 30.9.77

die, bei der die erwähnten MOS-Transistoren eine ursprünglich bei der Herstellung benutzte Schicht mit Maskenfunktion aus auf einer Siliziumsubstratschicht angebrachter Siliziumnitridschicht enthalten, wobei in Offnungen der erwähnten angebrachten Schicht elektrisch trennendes Siliziumoxid aus dem Halbleiterkörper angebracht ist. Diese Technologie ist als das LOCMOS-System bekannt und ist aus einem Artikel von B.B.M. Brandt et al, "LOCMOS , eine neue Technologie für komplementäre MOS-Schaltungen", Philips Techn. Rundschau 33, 1973/7^, Nr. 11, S. 3^3·.·3^7, bekannt. Das Kombinieren von MOS-Transistoren vom entgegengesetzten Leitungstyp bietet dabei Vorteile, weil oft eine äusserst niedrige Verlustleistung erreicht wird. Ausserdem kann eine grosse Verarbeitungsgeschwindigkeit der Signale erreicht werden, während durch die im erwähnten Artikel beschriebene Herstellungstechnologie eine hohe Packungsdichte verwirklichbar ist . Auch letzteres kann wiederum die Verarbeitungsgeschwindigkeit vorteilhaft beeinflussen.

Schaltungen der eingangs erwähnten Art

werden häufig verwendet, wobei man eine grosser werdenden Anzahl von Schaltelementen je ungeteilten Halbleiterkörper anstrebt, zum Beispiel bei Mikroprozessoren. Der Entwurf einer derartigen Anordnung kann wegen der Möglichkeit von Fehlern, die bei grosser werdender

809819/0667

- ar-

_β PHN 8555

⁰ 30.9.77

Komplexität starl ansteigt, kaum mehr in Hand arbeit angefertigt werden. Derartige Schaltungen werden aus Elementarteilen in Form logischer Gatter aufgebaut, die UND-, ODER-, NICHT-UND-, NICHT-ODER-Funktionen und ggf. andere logische Funktionen erfüllen. Die Eingänge derartiger Gatter haben normalerweise untereinander gleichen Rang, während ein einziger logischer Ausgang, ggf. mit einem dazu invertierten Ausgang, vorgesehen ist.

Die eingangs erwähnte Technologie bietet die Möglichkeit einer Verbesserung durch paarweises Anordnen aller Transistoren alternativ in einer der zwei -Hälften einer Schaltung. Durch Wählen aus einer Zellenbibliothek kann dann ein Rechner eine Anordnung entwerfen. Es zeigt sich jedoch, dass die Einheiten der Bibliothek v. einen komplizierten Aufbau besitzen. Es zeigt sich weiterhin, dass bei sehr vie-' len Schaltungen die Verbindungen für Signalübertragungen zwischen den verschiedenen Teilen einer Schaltung einen unerwartet grossen Teil der Oberfläche der Substratschicht benötigen, zum Beispiel 50 "/o. Die dadurch grössere Oberfläche der Schaltung ist aus herstellungstechnischem Gesichtspunkt ein Nachteil durch den damit zusammenhängenden grösseren Ausfallprozentsatz. Aufgabe der Erfindung ist es, eine Schaltungsanordnung anzugebebn, die als einheitliche Zelle für

809819/0667

- MT-

PHN 8555 3O.9.77

eine Vielzahl von Anwendungen in einer integrierten Schaltung sowohl für Datenübertragungen als auch zum Ausnutzen logischer Funktionen geeignet ist und die einen leichten Entwurf eines Systems beim Auftreten einer Vielzahl inner Signalübertragungen, möglicherweise über BUS-Leitungen ermöglicht.

Die erfindungsgemässe integrierte Schaltung ist dadurch gekennzeichnet, dass in der Schaltung modular als Wahlschalter angeordnete, mindestens zwei seriengeschaltete MOS-Transistoren enthaltende Vierpolschaltungen vorgesehen sind, die je drei Signalanschlüsse, und zwar zwei Signaleingangsleitungen und eine Signalausgangsleitung, sowie eine Steuerleitung enthalten, und dass jeder der beiden stationären Werte eines auf einer Steuerleitung einer Vierpolschaltung empfangenen zweiwertigen Steuersignals die Signalausgangsleitung dieser Vierpolschaltung alternativ und stationär mit einer der zwei Signaleingangsleitungen dieser Vierpolschaltung verbindet. Wie sich aus nachstehender Beschreibung herausstellen wird, werden die Vorteile der Erfindung namentlich durch die wiederholte oder periodische (modulare) Verwendung der erwähnten Vierpolschaltung oder sogar durch den ausschliesslichen Aufbau bestimmter Schaltungselemente aus dieser Vierpolschaltungen ausgenutzt. Der Vorteil wird ins-

809819/0667

PHN 8555 . AO 3O.9.77

besondere durch die Aneinanderreihung dieser Vierpolschaltungen zu ein- oder zweidimensionalen Folgen erreicht. Die Verbindung zwischen einer Signaleingangsleitung und einer Signalausgangsleitung kann zunächst noch galvanisch sein. An der anderen Seite kann diese Verbindung ;auch ausschliesslich logisch sein (beispielsweise indem stets automatisch Inversion auftritt).

Es ist vorteilhaft, wenn in einer Vierpolschaltung Zweikanal-Transistoren seriengeschaltet sind, deren Verbindungspunkt die Signalausgangsleitung bildet, dass <iie Steuerelektroden zusammen die Steuerleitung bilden und die übrigen Anschlüsse die Signaleingangsleitungen sind. Derartige Vierpolschaltungen sind einfach verwirklichbar, wobei die Zweifachzuführung des Steuersignals kein Nachteil ist denn in vielen Fällen können die Steuersignale eine Anzahl von Vierpolschaltungen gemeinsam steuern, so dass sie nur einmal erzeugt zu werden brauchen.

.Zum anderen ist es vorteilhaft, wenn in einer Vierpolschaltung zwei Transistoren entgegengesetzten Leitungstypen in Serie geschaltet sind, deren Verbindungspunkt die Signalausgangsleitung bildet, dass die Steuerelektroden zur Bildung der Steuerleitung miteinander verbunden sind und die übrigen Anschlüsse die Signaleingangsleitungen sind.

809819/0667

PHN 8555

3O.9.77

Hier ist die Erzeugung des Steuersignals noch einfacher .

Es ist dabei vorteilhaft, wenn beim Vorhandensein mehrerer Vierpolschaltungen mindestens zwei einen gemeinsamen Signalanschluss haben. Durch eine derartige Konfiguration können die erwähnten Vierpolschaltungen sowohl parallel als auch seriell abhängig davon benutzt werden, ob gleichartige oder ungleichartige Signalverbindungen miteinander verbunden werden. Dadurch verringert sich die Anzahl der erforderlichen Verbindungen nach aussen hin unter Beibehaltung einer flexiblen Anschlussmöglichkeit. Es ist eine abgewandelte Konfiguration möglich, während die Struktur übersichtlich bleibt, was was maschinelles Entwerfen der Schaltung sehr er- -wünscht ist.

Es ist vorteilhaft, wenn bei drei Vierpolschaltungen zwei davon einen Signalanschluss einer ersten Art aufweisen, der je mit einem Signalanschluss einer zweiten Art der dritten Vierpolschaltung verbunden ist, und dass bei den zwei Vierpolschaltungen die Steuerleitungen miteinander verbunden, jedoch von der Steuerleitung der dritten Vierpolschaltung getrennt sind, um einen Multiplexer mit zumindest zwei Wählpegeln zu bilden. Wenn eine einzige Signalausgangsleitung mit zwei unterschiedenen Signaleingangs-

809819/0667

PHN 8555

30.9.77

leitungen verbunden ist, ist eine Verteilung des Signals nach einer zpezifizierton Ausgangsverbindung möglich. Wenn die Signalausgangsleltungen zweier verschiedener Vierpolschaltungen mit den entsprechenden Signaleingangsleitungen der dritten Vierpolschaltung verbunden sind, ist damit das wahlweise Durchlassen eines Eingangssignals verwirklicht. Damit sind verschiedene Multiplexerfunktionen geschaffen.

Es ist vorteilhaft, wenn die Schaltung weiterhin zur Bildung einer BUS-Leitung eine Anzahl von Schaltungen mit mindestens drei Polen enthält, die entsprechend aufgebaute Transistoren enthalten, wie sie in den erwähnten Vierpolschaltungen vorgesehen sind, mit je einer Signaleingangsleitung, einer Steuerleitung und miteinander verbundenen Signalausgangsleitungen in der erwähnten Anzahl. Eine derartige BUS-Leitung bietet im Rahmen der Erfindung eine vorteilhafte Erweiterung der Möglichkeiten.

Es ist vorteilhaft, wenn alle Steuerleitungen einer Folge parallelgeschalteter Vierpolschaltungen miteinander verbunden sind und dass an die entsprechenden Signaleingangsleitungen zumindest vier verschiedene logische Signale gelangen, um daraus mindestens vier verschiedene logische Funktionen zu bilden. Mit einer derartigen Folge von Vierpolschaltungen ist auf vorteilhafte Weise das Erzeugen

809819/0667

- V-

AX PHN 8555

30.9.77

einer Vielzahl logischer Funktionen möglich.

Es ist vorteilhaft, wenn mindestens eine Signaleingangsleitung der Folge mit einem Ausgang eines logischen "O"-6enerators und eine einzige Signaleingangsleitung mit einem Ausgang eines logischen "!"—Generators verbunden ist, und dass die gemeinsame Steuerleitung der Folge mit einem Ausgang eines logischen Elements verbunden ist, dessen beiden Eingänge zwei zu bearbeitende, zweiwertige Eingangssignale empfangen, von denen mindestens eines ebenfalls einer Signaleingangsleitung der er-

wähnten Folge zufülirbar ist. Dadurch wird eine einfache Steuerung zur Bildung einer Vielzahl möglicher Funktionen geboten.

Es ist vorteilhaft, wenn das logische Element eine Exklusive-ODER-Funktion bildet, und dass ausschliesslich eines der erwähnten Eingangssignale sowohl direkt als auch über ein Inversionselement den Signaleingangsleitungen der erwähnten Folge zuführbar ist. Die Bildung einer Exklusiven-ODER-Funktion ist einfach und auch das damit verwirklichbare Muster von Verbindungen.

Es ist vorteilhaft, wenn die erwähnte Folge ein Teil einer Folge entsprechend aufgebauter Folgen aufeinanderfolgender Bedeutsamkeitspegel ist und dass mindestens eine Signalausgangsleitung ei-

809819/0667

PHN 8555

30.9.77

ner Folge jeweils mit einer Signaleingangsleitung der Folge mit nächsthöherem Bedeutsamkeitspegel, insofern vorhanden, verbunden ist. Auf diese Weise ist eine vorteilhafte Verwirklichung einer arithmetischen und logischen Einheit (ALU-Einheit) mit einer Anzahl auffolgender Bedeutsamkeitspegel möglich und wird die Bearbeitung zweier, aus mehreren Bitsignalen bestehender Zahlen oder Wörter auf einfache Weise ermöglicht.

Es ist weiterhin vorteilhaft, wenn zur Bildung einer speichernden Schaltung zwei erwähnten Vierpolschaltungen an je einer gleichartigen Signaleingangsseite einen dritten seriengeschalteten Transistor enthalten, dessen Steuerelektrode zusammen mit der Steuerelektrode der ungleichartigen der zwei erwähnten Transistoren kreuzweise mit der Signalausgangsleitung der anderen Vierpolschaltung verbunden ist. Dadurch besteht die Möglichkeit zur Bildung einer weiteren vorteilhaften Funktion, Kurzgefasst bietet die erfindungsgemässe Schaltung also zwei Vorteile. Diese Vierpolschaltungen eignen sich durch ihre Funktion ausgezeichnet für eine vielfache Verwendung in einer Logikschaltung als Teile komplizierterer Funktionen. Andererseits ist die Funktion der Vierpolschaltungen derart, dass sie in einer Form verwirklichbar ist, die sich gut für die Verwendung

809819/0667

- ye -

30.9.77

in einem mit Rechnerhilfe ausgeführten Entwerfverfahren (CAD) logischer Schaltungen eignet.

Ausführungsbexspuele der Erfindung werden an Hand der Zeichnung näher erläutert. Es zeigen

Fig. 1a,b Vierpolschaltungen nach der Erfindung ,

Fig. 2 einen Aufbau als integrierte Schaltung,

Fig. 3 eine dritte Vierpolschaltung nach der Erfindung,

Fig. h eine schematische Bezeichnung derartiger Vierpolschaltungen,

Fig. 5 einen Pegelumsetzer, Fig. 6 eine Anpassungs-Zlialteschaltung,

Fig. 7 eine zweite Anpassungs-/Halteschaltung,

Fig. 8 eine Anpassungsschaltung, Fig. 9 eine zweite Anpassungsschaltung,

Fig. 10 einen Zusammenbau zweier Vierpolachaltungen, um sowohl eine zweiwertige Grosse zu invertieren als auch um mit zwei zweiwertigen Grossen die Exklusiv- ODER-Kombination zu bilden,

Fig. 11 einen Mehrfach-Eingangsmultipiexer und ein Kompaktsymbol dafür,

Fig. 12 eine genauere Ausführungsform, eines MehrfaclEingangsmultiplexer,

809819/0667

PHN 8555

30.9.77

27A74b2

Fig. 13 einen Mehrfach-Ausgangsdemultiplexer und ein Kompaktsymbol dafür,

Fig. 14 eine genauere Ausführungsform eines Mehrfach-Ausgangsmultipiexer

Fig. 15 gibt dabei drei Speicherorganisationen,

Fig. 16 eine BUS-Struktur unter Benutzung der Erfindung,

Fig. 17 eine erfindungsgemässe Schaltung zur Bildung logischer Funktionen,

Fig. 18 eine Einbitstufe einer arithmetischen und logischen Einheit,

Fig. 19 die mit jener Einbitstufe ausgeführten Funktionen,

Fig. 20 einen räumlichen Aufbau jener Einbitstufe,

Fig. 21 eine Anordnung zum Bearbeiten von Datensignalen unter Verwendung der Erfindung,

Fig. 22 ein Pufferelement für Übertragungssignale.

Fig. 1a zeigt eine erste Vierpolschaltung nach der Erfindung mit zwei komplementären MOS-Transistoren. Die Klemme 13 ist mit den Steuerelektroden beider Transistoren verbunden und führt ein Signal X, das ein nicht dargestellter Steuersignalgeber liefern kann. Die Klemme 1 ist mit der Drainelektrode des P-

809819/0667

PHN 8555 /f? 30.9.77

Kanaltransistors 4 verbunden und führt das Signal Yo, das ein nicht dargestellter Signalgenerator liefern kann. Die Klemme 3 ist mit der Source-Elektrode des N-Kanaltransistors 5 verbunden und führt das Signal Y1, das ein nicht dargestellter Signalgenerator liefert . Die Klemme 2 führt das Ausgangssignal Y. Wenn die Klemme I3 in bezug auf die Substratschicht des Transistors k eine Spannung führt, deren Wert unter dem Wert einer vorgegebenen Schwellenspannung liegt, ist dieser Transistor k leitend und der Transistor 5 nicht, und die logischen Werte von Y und Yo stimmen überein. Wenn die Klemme I3 über einer bestimmten Schwellenspannung in bezug auf die Substratschicht des N-Kanaltransistors ist, so leitet er (und der andere Transistor nicht) und ist Y = Y1. Wenn die Klemmen 1 und 3 ^mit der negativen bzw. mit der positiven Speisespannung verbunden sind, entsteht eine vorteilhafte Umkehrschaltung.

Die Erfindung betrifft nicht spezifisch eine derartige Umkehrschaltung, sondern die modulare, also wiederholte Verwendung derartiger Vierpolschal-■: tungen mit zwei Signaleingangsleitungen zur Bildung der verschiedenen Schaltfunktionen durch Signalübertragung.

Nach Fig. 1 vereint in sich eine Vierpolschaltung bereits gegenseitig komplementäre Transis-

809819/0667

PIIN 8555 30.9.77

toren. Die Wirkung der Schaltung ist weiter besonders gut, wenn das Signal an der Klemme 3 einen höheren Spannungswert als das Signal an der Klemme 1 hat.

Fig. 1b zeigt eine andere Ausführungsform einer erfindungsgemässen Vierpolschaltung mit MOS-Transistoren gleichen Leitungstyps. Die Klemme 6 ist mit der Steuerelektrode des P-Kanaltransistors 11 verbunden und führt das Signal X. Die Klemme 10 ist mit der Steuerelektrode des P-Kanaltransistors 12 verbunden und führt den invertierten Wert des Signals X, der mit NX bezeichnet ist. Die Klemme 8 ist mit der Drainelektrode des Transistors 11 verbunden und führt das Signal Yo. Die Klemm 9 ist mit der Source-Elektrode des Transistors 12 verbunden und führt das Signal Y1. Die Klemme 7 ist mit den übrigen Elektroden der Transistoren verbunden und führt das Signal Y. Die Wirkung der 'Vierpolschaltung ist weiter analog der nach Fig. 1a.

Fig. 2 zeigt als Beispiel eine Darstellung einer Vierpolschaltung nach Fig. 1b in der Ausführung als Element einer integrierten Schaltung in der "Silizium-Gate"-Technologie. Ausführung in anderen MOS-Technologien, z.B. nach dem LOCMOS-System, erfolgt auf entsprechende Weise. Auf dem n-leitenden Substrat i4 sind durch Diffusion drei nebeneinander liegende P-Gebiete 15» 16 und 17 erzeugt. Diese Ge-

809819/0667

- yH -

I³HN 8553 30.9.77

biete sind dadurch voneinander getrennt, dass die Polysilizium-Bahnen 18 und 19 (die die Steuersignale X bzw. NX führen) bei der Herstellung für die erwähnten P-Gebiete als Maske zusammen mit einer externen Maske gedient haben, wodurch der mehr oder weniger rechteckige Umfang der kombinierten Gebiete 15··«17 bestimmt worden ist. Die erwähnten Polysilizium-Bahnen können als Leiter zur Führung der Steuersignale dienen. In der Richtung quer zu den Polysilizium-Bahnen sind Aluminium-Leiterbahnen in einer letzten Herstellungsstufe angebracht, die die Signale Yo <20), Y1 (21) bzw. Y (22) führen und die Anschlusspunkte mit den entsprechenden P-Gebieten besitzen, welche Anschlusspunkte jeweils mit einem Kreuz bezeichnet sind, Ausserhalb der Positionen dieser Kreuze gibt es keine elektrische Verbindung mit den erwähnten Aluminiumleitern. Die Aluminiumleiter sind als einfache Striche dargestellt; in der Wirklichkeit haben sie eine Breite, die der der Polysilizium-Bahnen vergleichbar ist und bilden damit Gitter in zwei Richtungen mit mehr oder weniger festen Perioden, die zum Beispiel Werte von 20 /um haben können. Durch eine solche Periodizität wird das maschinelle Entwerfen einer Schaltungerleichtert. Die Verwendung von P-Kanaltransistoren ist vorteilhaft; in bestimmten Fällen können N-Kanaltransistoren benutzt werden. In

809819/0667

PHN 8555 30.9.77

diesem Beispiel enthält die Vierpolschaltung MOS-Transistoren gleichen LeitfLhigkeitstyps und, wie sich später herausstellen wird, kann eine derartige Vierpolschaltung auch vorteilhaft in einer Umgebung, in der sowohl P-Kanal- als auch N-Kanaltransistoren auftreten, verwendet werden.

Die Schaltung nach Fig. 1a lässt sich auf gleichartige Weise auf einem Halbleiterkörper herstellen.

Fig. 3 zeigt eine dritte erfindungsgemässe Vierpolschaltung. Die Schaltung enthält eine Signalklemme 23 (Yo), eine Signalklemme 2k (Y1), zwei P-Kanal- (25, 26) und zwei N-Kanaltransistoren (27, 28), Steuerklemmen 28a, 29 (x) und 30, 31 (NX) sowie eine Signalausgangsklemme 32 (y). Die Wirkung ist gut durch den symmetrischen Aufbau: namentlich wenn die Klemmen 28a und 29 ein hohes Signal (logisch θ) führen, gibt es kein Problem mit einem Schwellenwert, den das Signal überschreiten müsste. Andererseits erfordern die zusätzlichen Transistoren zusätzliche Halbleiteroberfläche. Auch diese Vierpolschaltung lässt sich vorteilhaft auf die Weise nach Fig. 2 auf einem Halbleiterkörper herstellen.

Fig. k zeigt ein Symbol einer erfindungsgemässen Vierpolschaltung. Die Schaltung 100 enthält

809819/0667

PHN 8555

2,4 30.9.77

zwei Signaleingangsleitungen 101 und 102, eine Steuerleitung 103, die gestrichelt dargestellt ist, und eine Signalausgangsleitung 10^. Durch einen ersten Wert (θ) des Signals auf der Steuerleitung wird die Leitung 104 mit der Leitung 101 verbunden, die mit einem Kreis bezeichnet ist, durch einen zweiten Wert (i) des Signals auf der Steuerleitung dagegen mit der Leitung 102. In symbolischer Bezeichnung: 101:Y0; 102:Y1; 103:X; 104:Y.

Es werden folgende Verbindungen hergestellt: X=O Y:=Y0 ; X=1 Y:=Y1.
In einer einfachen Formel:
Y(YO, Y1) X.

Es sei noch darauf hingewiesen, dass die Bezeichnung nach Fig. h symbolisch ist. So kann die Steuerleitung sowohl die einfache Ausführung nach Fig. 1a als auch die doppelte nach Fig. 1b, 3 betreffen. Die Vorteile des Systems bei der Verwendung derartiger Vierpolschaltungen bieten sich bei der Integration mittelgrosser (MSl) bzw.. grosser Schaltkreise (LSI) mit elektronischen Elementen im gleichen Halbleiterkörper. In einer derartigen Ausführung werden Speicher mit wahlfreiem Zugriff (RAM) und Festspeicher (ROM) immer häufiger hergestellt. Die erste Speicherart wird häufig zum Speichern und Datenübertragen benutzt/ insbesondere in einer Orga-

809819/0667

- yt -

PHN 8555 3O.9.77

nisation mit einer möglicherweise zentralen BUS-Leitung. Die zweite Speicherart wird insbesondere zum Dekodieren von Eingangssignalen und zum Erzeugen von Steuersignalen benutzt. Die übertragung von Signalen spielt in beiden Fällen eine grosse Rolle. Bei der skizzierten Vierpolschaltung gibt es eine deutliche Trennung zwischen Datensignalen (Leitungen 101, 102, 104) und Steuersignalen (Leitung IO3» so dass es zwei Logikpegel gibt (two-level-logic). Ein derartiges Schaltelement ist bei modularer Verwendung ebenfalls "vorteilhaft zur Bildung logischer und arithmetischer Funktionen zwischen den Bitsignalen von Datenwörtern, die in zwei verschiedenen Wortfolgen von Speichern mit wahlfreiem Zugriff gespeichert sind, wie weiter unten näher erläutert wird..

Fig. 5 zeigt einer Schaltung nach Fig. 1 entsprechenden Pegelumsetzer und führt daher teilweise gleiche Bezugsziffern. Die Klemme 1 ist mit einem positiven Potential und die Klemme 36 mit einem negativen Potential verbunden. In_ dieser Teilschaltung ist letztere nur als Referenz angegeben und erfüllt darin keine weitere Funktion. Das Steuersignal (x) ist mit der Steuerelektrode des P-Kanaltransistors 33 verbunden, der weiterhin an der Klemme 34 das Datensignal Yo empfängt. Der Klemme 3 ist ein Signalwert zuführbar, der einstweilen als der

809819/0667

PIIN 8555

30.9.77

niedrige Datenwert (data level low DDL) definiert wird. Solange der Pegel des Steuersignals X zumindest um einen P-Kanaltransistorschwellenwert unter dem DLL-Pegel liegt, ist der Pegel der Ausgangsklemme 2 entsprechend dem invertierten Wert des Datensignals Yo. In bestimmten Fällen ist diese Anforderung zu hoch wegen der steilen ITbertragungskeniilinie einer in komplementärer MOS-Technologie ausgeführten Umkehrstufe. Nachstehend werden die Steuersignale als "plus" bzw. als "minus", die Datensignale als "plus" und "DLL" gegeben, wobei "DLL" um zumindest eine P-Kanaltransistor-Schwellenspannung über'toiinus" liegt. In der Schaltung nach Fig. 5 wird eine gute Wirkung erhalten, wenn der Wert des Datensignals Yo zwischen den genannten Grenzen für ein Steuersignal oder zwischen den Grenzen für ein Datensignal schwankt, Ein derartiges als Datensignal gewonnenes Signal (also DLL oder plus) kann nicht für Steuerungszwecke benutzt werden (Plus oder Minus).υ

In diesem Zusammenhang stellt Fig. 6 einen näheren Signalpegelumsetzer dar, der ausserdem mit Hilfe einer Rückkopplung eine Speicherwirkung hat. Die Schaltung enthält Signaleingänge 38, 4θ, 5I , Speiseeingänge 37, 39» Signalausgänge 41, 42 und acht MOS-Transistoren 43...50, bei denen die Leitungsart auf übliche Weise angegeben ist. Die Spei-

809819/0667

- yr-

PHN 8555

seklemme 37 führt das Potential Plus und die Speiseklemme 39 das Potential Minus. Die Signalklemme 38 führt ein Datensignal (zwischen Plus und DLL) und die Klemme 51 seinen invertierten Wert dadurch, dass ein invertierender Verstärker (nicht dargestellt) zwischengeschaltet ist. Auch dieses Signal wird durch die Grenzen "Plus" und DDL bestimmt. Die Klemme 40 führt das Ausgangssignal einer nicht dargestellten Takteinrichtung, dass die Grenzen "Plus" und "Minus" hat und also ein Steuersignal ist. Wenn das Taktsignal niedrig ist, werden die P-Kanaltransistoren 44 und 48 leitend gesteuert und die N-Kanaltransistoren 45 und 49 gesperrt. Dadurch führen die Klemmen 42 und 4i gleiches Potential wie die Klemmen 38 bzw. 5I und ist die vorhandene Rückkopplung unwirksam gemacht. Wenn das Taktsignal wiederum hoch ist, werden die Transistoren 44 und 48 gesperrt und die Transistoren 45 und 49 leitend. In diesem Fall sind die Transistoren 43» 46, 47 und 50 zu einer bistabilen Schaltung kreuzgekoppelt. Dadurch bleiben die Werte der Informationen 41 und 42 fest und unverändert gleich den letzten Informationen an den Klemmen 38 und 51 mit diesem Unterschied, dass sie nunmehr die Amplitude "Plus" bzw. "Minus" durch die vollständige Rückkopplung in der Aussteuerung aufweisen.

Fig. 7 zeigt eine entsprechende Schaltung

809819/0667

PHN 8555 30.9.77

mit einer elementaren Vierpolschaltung 53 nach der
Erfindung und zwei Umkehrstufen 5^ und 56. Die Umkehrstufen können auf die bei Fig. 1A beschriebene Weise gebildet sein. Auch hier ist durch die Rückkopplung
eine selbsthaltende Schaltung verwirklicht, die mittels der beiden Klemmen 55 und 57 das Signal sowohl
normal als auch invertiert abgibt. In diesem Fall
ist es im haltenden Zustand stets ein Datensignal
(DLL oder Plus), das also nicht als Steuersignal
verwendbar ist.

Jn obiger Beschreibung wurde eine Schaltung angegeben, um aus einem Datensignal ein Steuersignal zu erzeugen (Plus bzw. Minus). Fig. 8 zeigt
eine Anpassungsschaltung zum Erzeugen eines Datensignals aus einem Steuersignal. Die Leitung 91 führt das Potential "Plus" und die Leitung 92 das Potential "Minus". Durch den Transistor 88 und den Kondensator 89 empfängt dann die weiter nicht näher.detaillierte Schaltung 90 neben dem Signal der Leitung 9I ein
Signal, das um eine Schwellenspannung eines P-Kanaltransistors höher ist als die der Leitung 92 und somit als "DLL"-Signal arbeiten kann. Eine derartige
p-Schwellenspannung ist vom durchgeführten Herstellungsverfahren abhängig. Sie kann beispielsweise einen Nennwert von 1,6 Volt haben und durch die Streuung in den Eigenschaften der Schaltelemente kann

809819/0667

PHN 8555 30.9.77

sie zwischen 1,0 und 2,0 Volt liegen. Zwischen den zwei logischen Pegeln kann ein Unterschied von 5 bis 10 Volt liegen, wobei sowohl die Grosse dieses Unterschiedes als auch die absolute Läge der Pegel in bezug auf einen Referenzpegel abhängig von der Verwendung gewählt wird.

Fig. 9 stellt eine zweite Anpassungsschaltung dar. Die Elemente entsprechen denen der Fig. 8. Durch den zusätzlichen Transistor 93 empfängt die logische Schaltung 90 neben dem Signal der Leitung 91 ein Signal, das um zweimal die Schwellenspannung eines P-Kanaltransistors höher liegt als die der Leitung 92 und ebenfalls als "DLL"-Signal arbeiten kann. Der Kondensator 89 kann in vielen Fällen ein impliziter Teil der Schaltung sein.

Anschliessend werden die Vorteile der Erfindung auf dem Systemniveau erläutert. Fig. 10 zeigt zwei zusammengebaute Vierpolschaltungen nach der Erfindung. Die Vierpolschaltung 23I empfängt die binären Eingangssignale "1" bzw. "0" sowie das binäre Steuersignal B. Wenn B = 1, wird der Ausgang der Vierpolschaltung 231 mit der Klemme 235 (θ) verbunden; wenn B=O, wird dieser Ausgang mit der Klemme 236 (1) verbunden, so dass dieser Ausgang statisch den invertierten Wert B des Signals B führt. Die Vierpolschaltung 232 empfängt die binären Sig-

809819/0667

PHN 8555 30.9.77

nale B bzw. B sowie das binäre Steuersignal A. Wenn A = 1, wird die Klemme 237 mit der Klemme 234 verbunden und führt dabei B. Wenn A=B=I und wenn A = B=O, führt die Klemme 237 eine binäre "0" und in anderen Fällen eine binäre "1", wodurch die Exklusiv-ODER-Funktion A © B verwirklicht ist. Eine Anordnung gemäss vorangehender Beschreibung kann das Ausgangssignal in ein Steuersignal umsetzen.

Fig. 11 zeigt einen Mehrfacheingangsmultiplexer (a) und ein kompaktes Symbol (MIM)(b) dafür. Die Anordnung enthält acht Signaleingänge 109...116, sieben Vierpolschaltungen 117...123 nach der Erfindung in drei Niveaus, drei Steuerleitungen 124...126 und eine Signalausgangsklemme 108. Die acht Möglichkeiten für die Kombination der Steuersignale verbinden je einen spezifischen Signaleingang mit dem Ausgang 108. Das Symbol 105 enthält eine mehrfache Eingangsleitung 1Ö6, eine mehrfache Steuerleitung 107 sowie eine einfache Ausgangsleitung 108.

Fig. 13 stellt davon eine detaillierte Ausftihrungsform als integrierte Schaltung analog der Fig. 2 dar. Die Schaltung enthält vier Eingangsklemmen 59·..62, vier Steuerleitungen 63...66, die paarweise zueinander inverse Signale empfangen,und eine Ausgangsklemme 67. Jeder der (aus voneinander getrennten Zonen bestehenden) P-Blöcke 68-69-7O bil-

809819/06Θ7

$8

PHN 8555 «28 30.9.77

det eine Vierpolschaltung,

Auf entsprechende Weise stellt Fig. 13 einen Mehrfachausgangsdemultiplexer (a) und ein kompaktes Symbol MOM (b) dafür dar. Der Demultiplexer enthält einen Signaleingang 127, zehn Referenzsignaleingänge 128...137» di^{e zum} Beispiel alle mit dem logischen Wert "0" verbunden sind, vierzehn Vierpolschaltungen 138...151 nach Fig. k, drei Steuerleitungen 152...154 sowie acht Ausgangsklemmen 155···162. Die acht Möglichkeiten für die Kombination von Steuersignalen verbinden je einen eigenen, spezifischen Signalausgang mit dem Signaleingang 127. Die Figur zeigt noch ein kompaktes Symbol.163 für eine derartige MOM-Schaltung mit einer einfachen Eingangsleitung 127» einer mehrfachen Steuerleitung 164 und einer mehrfachen Ausgangsleitung 165·

Fig. 14 zeigt eine detaillierte Ausführungsform des Multiplexers der Fig. 13 als inte»» grierte Schaltung auf gleiche Weise wie Fig. 2. Die Schaltung enthält eine Dateneingangsklemme 79» drei Null-Signal-Eingangsklemmen 80, 87 und 88, vier Steuerleitungen 75··«78, die paarweise zueinander inverse Signale empfangen, sowie vier Ausgangsklemmen 71···74. Jeder der (wiederum aus voneinander getrennten Zonen bestehenden) P-Blöcke 81...86 bildet so eine Vierpolschaltung.

809819/0667

PIIN 8555

29 30.9.77

Fig. 15 zeigt eine Zusammensetzung dreier Speicherorganisationen für je eine Matrix von 8x8 Bits. Längs der Adressenleitung I76 kommen sechs Adressenbits an, und zwar drei für den Mehrfachausgangsdemultiplexer 167 für die x-Adressierung in Zusammenarbeit mit einem Lese/-Schreibsteuersignal an der einfachen Klemme 1J6. Die übrigen drei Adressenbits können für die y-Adressierung dienen. So wird eine der Zeilen der Matrizen 173» ^7^ und 175 angesteuert. Bei der Matrix 173 steuern diese drei y-Adressenbits die Wahl eines der acht gelesenen Bits im Mehrfacheingangsmultiplexer I68 für den Ausgang 170. In den Multiplexern I67 und I68 geben die gestrichelten Linien die Wahl in drei Niveaus an. Es entsteht also ein bitorganisierter Speicher von 6k Wörtern von je 1 Bit. Die Matrix17^ wird von einem y-Adressenbit adressiert, wodurch an den Ausgängen der vier Zweieingangsmultiplexer 169 ein Vierbitwort erscheint. Die Matrix 175 empfängt keine y-Adressierung, so dass am Ausgang ein 8-Bit-Wort erscheint. So kann also ein bitorganisierter, ein wortorganisierterr oder ein Hybridspeicher entstehen.

In diesem Zusammenhang zeigt Fig. 16 eine BUS-Struktur. Signale auf einer der Steuerleitungen steuern stets den Verbindungszustand ei-

809819/0667

?5

PHN 8555

30 3O.9.77

ner Folge der Vierpolschaltungen 255-263i die je eine Dateneingangsleitung (243···251) zum Datenempfang besitzen. Sie können beispielsweise mit Speicherstellen der Speicher nach Fig. I5 verbunden sein. Die anderen Dateneingangsleitungen sind in der Zeichnung an die entsprechenden BUS-Leitungen angeschlossen. Dieser Anschluss kann auf der Platte aus Halbleitermaterial so durchgeführt sein wie gezeichnet. Eine andere Möglichkeit ist, dass die betreffende Verbindung einschliesslich des zugeordneten Transistors zur Rauraersparung fortgelassen wird. Wenn nunmehr auf einer Steuerleitung eine logische "1" erscheint, entsteht auf den parallelen BUS-Leitungen so das den betreffenden Vierpolschaltungen zugeführte Dreibitdatenwort. Eine derartige Konfiguration kann auf vorteilhafte Weise geprüft werden, um zu detektieren, ob jeder "BUS"-Leiter tatsächlich höchstens nur eine Vierpolschaltung in der "1^M-Stellung hat. Die geometrische Anpassung der beschriebene Elemente nach Fig. 16 an eine Schaltung mit den früher beschriebenen und modular angeordneten Vierpolschaltungen ist nicht schwierig, weil sie die gleichen Abmessungen haben und auch durch die gleiche Funktionsformel beschrieben werden können. Im letzten Fall ist dabei eines der Dateneingangssignale blind.

809819/0667

PHN 8555 30.9-77

Weiter nach rechts in der Figur ist ein BUS— Leiter 270 angegeben, der durch einen der Schalter 267...269 nach Bedarf mit einem Datenausgang der bistabilen Elemente 264...266 verbunden werden kann, die so einen Teil eines Speichers mit wahlfreiem Zugriff (RAM) bilden. Die bistabilen Elemente können an sich durchaus konventionell aufgebaut sein. So können bei der Organisation nach der Matrix 173 in Fig. 15 die BUS-Leitungen 270 ... (weiter nicht angegeben) mit den Eingängen eines Mehrfacheingangsmulti· plexer und mit den Ausgängen eines Mehrfachausgangs— demultiplexers verbunden sein. Letzterer empfängt dabei die neu zu speichernden Informationen. Die zweite Stellung der Schalter 267·..269 verbindet ihre Ausgänge jeweils mit einem datenfreien Kontakt (isolierter Punkt). Ebenso kann ein Festwertspeicher (ROM) durch die selektive Verbindung des BUS-Leiters 271 über einen der S halter 272...27^ mit einem datenführenden Kontakt gebildet werden. Die Information wird dabei auf an sich bekannte Weise bei der Herstellung gebildet. Der zweite Kontakt ist wiederum jeweils datenfrei.

Fig. 17 stellt eine Schaltung zur Bildung logischer und arithmetischer Funktionen aus zwei Datenbits dar. Der Zusammenbau einer Anzahl derartiger Einbitscheiben ergibt eine Anordnung zum Be-

809819/0667

PHN 8555 30.9-77

arbeiten von Mehrbitwörter. Das zutreffende Datenbit des ersten Wortes sei A, das des zweiten Worts sei B. Zunächst wird wiederum die Exklusiv-ODER-Funktion C = A © B dieser zwei Bits gebildet. Die Bildung der übrigen logischen Funktionen wird mit vierzehn Vierpolelementen 180...193 auf der Basis einiger fester Eingangssignale "0", "1" und mit acht Eingangsklemmen 177...179, 194...198 ausgeführt, die folgende Signale führen:

177 : A

178 : A (invertierter Wert von A)

195 : Co

196 : ASo

197 : PARo

198 : PARo

Zunächst stehen an den Ausgängen 199 ohne weitere Bearbeitung wiederum die Grossen A und A zur Verfügung. Durch das Vierpolelement 180 wird die Grosse B wieder zurückgewonnen: wenn A © B = 1, wird der Eingang I78 verbunden (A), wenn A © B = O eben der Eingang 177* Vom Vierpolelement 181 vird dagegen B zurückgewonnen! wenn ACB=O, wird hier also der Eingang I78 verbunden. Die Zeilen 1...14 geben die bei der Fig. k erwähnte Formelbeziehung. Die

809819/0667

PIiN

33 30.9.77

Vierpolelemente I82...I85 bilden die UND- bzw. die ODER-Verbindungen und ihre komplementären Werte. Die Vierpolelemente 186 und I87 stellen die Funktion A© B und ihren invertierten Wert wieder her. In bestimmten Fällen kann dies überflüssig sein, weil das Signal A β B bereits an der Klemme I70 zur Verfügung steht. Ein zusätzlicher Vorteil der angegebenen Schaltung kann darin bestehen, dass sie genaue Übereinstimmung in der Synchronisation und den logischen Signalniveaus zwischen den Ausgängen der verschiedenen Vierpoleleinente 180... 193 erzeugt. Auf gleiche Weise kann beispielsweise auch das Signal A erzeugt werden, indem die zwei Signaleingänge eines weiteren Vierpolelements mit der Klemme 177 und der Steuereingang mit der Klemme 179 (oder einem anderen Signal) verbunden werden.

Das Vierpolelement 188 bildet auf der Basis eines empfangenen "" Übertragseingangssignals Co ein Ubertragsausgangssignal C1. Wenn A=B= 1, ist C1 = A und somit gleich 1. Wenn A=B=O, ist C1 = 0. Wenn A jE B, ist C1 =0. Die Erzeugung eines derartigen Übertragsausgangssignals erfolgt also ganz einfach. Auf gleiche Weise bildet das Vierpolelement 190 auf der Basis des invertierten Werts des "■" übe rt.rags eingangs signal s CO den invertierten Wert des " Ubertra-gsausgangssignals. Das Vierpolelement

809819/0667

PHN 8555 St 30.9.77

I89 bildet die Summe von A und D. Diese Summe ist gleich dem Übertragseingangssignal Co, wenn A=B, und gleich dem invertierten Wert des Ubertrageeingangssignals, wenn A^B. Auf entsprechende Weise kann der invertierte Wert dieser Summe erzeugt werden.

Das Vierpolelement 19I erzeugt ein Bitsignal beim Vergleichen zweier Mehrbitdatenwörter. Wenn A=B, wird As1 = AsO. Nur wenn alle Datenbits zweier Wörter paarweise übereinstimmen, pflanzt sich dieses Assoziationsbit durch das ganze Wort fort. Dieses Fortpflanzen kann beim unbedeutsamstenDatenbit anfangen: dort ist die Klemme 196 mit einem logischen "1"-Signal verbunden (gleich dem Vierpolelement 187). Die Fortpflanzung kann auch in der anderen Richtung gehen und stoppt beim ersten Paar ungleicher Datenbits.

Das Vierpolelement 192 erzeugt eine Paritätskontrolle an einem der zwei Eingangswörter, wozu das andere gleich (O...O) gemacht wird. Wenn beispielsweise das Signal PARo an der Klemme 197 den Wert 0 hat (PARo = 1 an der Klemme I98) und der Wert von A © B = 0 (also A = B = θ), so wird PARI = 0, so dass die Parität unverändert geradzahlig bleibt. Wenn im gleichen Fall A Φ B = 1 (A φ Β), so wird PARI, s 1, so dass bei der Fortpflanzung des Sig-

809819/0667

- ys -

PhN 8555

nals PAR die Parität des ganzen Mehrbitdatenwort bestimmbar ist. Auf gleicherweise erzeugt das Vierpolelement 193 das invertierte Paritätssignal. Beim unbedeutsamsten Datenbit ist das Signal an der Klemme 197 gleich Null und das Signal an der Klemme I98 gleich eins zu machen.

Auf der Basis der obigen Beschreibung zeigt Fig. 18 durch eine geeignete Wahl aus den gebildeten Funktionen eine Einbitscheibe einer arithmetischen und logischen Einheit. Die Eingangsklemmen führen folgende Signale, wobei die Hinweise auf die entsprechenden Klemmen in Fig. I7 eingeklammert sind:

200 (179)·. A © B; 201 (177): A; 202 (178): X; 203: 1; 20£: 0; 220 (19²O: CO; 221 (195): Co; 222 (196)1 ASo; 22*1: SUM 0; 208: SUM 2. Auf diese Weise werden folgende acht Verbindungen hergestellt: 212 (188): C1; 213 (I89): SUM 1; 214 (190): cT; 215 (191)s AS1; 216 (182): A.B; 217 (18O): B; 218 (I85): A + B; 219 (186): A Φ B. Das Element 229 ist ein Mehrfacheingangsmultiplexer nach Fig. 5/6 und wird durch drei Steuerleitungen betrieben, die auch anderen Einbitstufen des Multiplexers gemeinsam sein können: 209/225; 210/226; 211/227. Das Ausgangssignal an der Klemme 228 ist gemäss der in Fig.12 gegebenen Tabelle bildbar. Es

809819/0667

- yr-

PHN 8555

36 30.9.77

sind also sechs logische Zusammenhänge zusammen mit zwei Schiebeoperationen über ein Bit sowohl nach der bedeutsameren als auch der unbedeutsameren Seite hin bildbar (letztere liegt in der Fig. 18 rechts). Für die Bearbeitung eines Worts mit N Bits muss die
Schaltung der Fig. 18 genau so oft vorhanden sein. Auf entsprechende Weise können andere logische Verbindungen aus der Fig. 17 gewählt werden. Fig. 19
stellt die von der Schaltung nach Fig. 18 erfüllten Funktionen dar, die an der Ausgangsklemme 228 unter der Steuerung der verschiedenen Signalkombinationen an den Steuerklemmen 209» 210 und 211 des Mehrfacheingangsmultiplexers 229 erscheinen.

Fig. 20 zeigt einen räumlichen Aufbau der Fig. 18 als integrierter Schaltung. Die Anordnung
enthält acht vertikal verlaufende Strecken für möglicherweise durchgehende und als Leiter arbeitende Polysiliziumbahnen 5II...5I8. Weiter gibt es acht
von links nach rechts verlaufende Zeilen 5O1...5O5 und 519··«521, an denen möglicherweise durchgehende Aluminium-Leiterbahnen angeordnet sein können. Die Leitung 5II empfängt das Datensignal A; die Leitung 518 empfängt das Datensignal NA, die Leitungen 512, 51k und 517 empfangen das Steuersignal EXOR und die Leitungen 513» 515 und 516 empfangen das in bezug darauf invertierte Steuersignal NEXOR. Die Lei-

809819/0667

PHN 8555 30.9.77

tuiig 501 empfängt das Datensignal CIN, die Leitung 502 das in bezug darauf invertierte Datensignal NCIN, die Leitung 503 empfängt das Datensignal ASIN, die Leitung 504 empfängt das statische Datensignal "niedrig" (DLL), die Leitung 505 empfängt das statische Signal "hoch" (Plus). An der Klemme 506 erscheint das Datensignal COUT. An der Klemme 507 erscheint das Datensignal NCOUT. An der Klemme 508 erscheint das Datensignal ASOUT. Die Klemme 509 ist zum Empfangen des Datensignals "DLL" mit einer Eingangsklemme verbunden. Ebenso ist die Klemme 5IO mit einer Eingangsklemme zum Empfangen des Datensignals "Plus" verbunden. So haben die Signale an den Klemmen 5O6...5O8 den Charakter eines Ubertragssignals für einen nächsthöheren Bedeutsamkeitspegel. An der anderen Seite erscheint an der Klemme 522 ein Bitsignal, das die Summe der Eingangswörter unter Berücksichtigung des Eingangsübertrags CIN bildet. An der Klemme 523 erscheint das UND-Signal der Eingangsgrössen. An der Klemme 524 erscheint das Exklusiv-ODER-Signal. An der Klemme 525 erscheint das NICHT-ODER-Signal. An der Klemme 526 erscheint ebenfalls das Summensignal. So haben die Klemmen 509, 510, 522...525 eine Parallelfunktion hinsichtlich der Bitsignal unterschiedlicher Bedeutsamkeitspegel der beiden Mehrbitexngangswörter. Die vorste-

809819/0667

PIIN 8555 30.9.77

hend beschriebene Anordnung ist somit ein sehr kompaktes Element eines Mehrbitrechenorgans.

Fig. 21 gibt eine Anordnung zum Bearbeiten von Datensignalen nach der Erfindung an. Die Einheit ist um einen Speicher mit wahlfreiem Zugriff organisiert und kann daher mit "Memory Oriented Processor" oder MOP bezeichnet werden. Der Einfachheit halber sind nur vier Speicherbitstellen 281...284 auf gleiche Weise wie in Fig. 16 (264...266) angegeben. Der Speicher 280 (Matrix) ist mit einer doppelten Wählmöglichkeit versehen. Dazu sind die Mehrfachausgangsdemultiplexer 287 und 288 mit je mehrfachen Adresseneingängen 285 und 286 versehen. Weiter ist stets ein Wahlsteuereingang 290, 291 für ein Synchronisationssignal vorgesehen, das aus einer der Einfachheit halber nicht dargestellten Steueranordnung herrühren kann. Die Leitungenpaare 292/294 bzw. 293/295 bilden jeweils eine Zweibit-BUS-Leitung, die bei geeigneter Steuerung durch die Mehrfachausgangsdemultiplexer 287/288 über die Schalter 296...299 die Informationen der bistabilen Elemente 281...284 empfangen können. So können jeweils zwei Wörter von zwei Bits zur Weiterverarbeitung gleichzeitig gelesen werden. Die 2x2 Organisation ist selbstverständlich ein sehr einfaches Beispiel, während eine Speicherkapazität beispielsweise von 1 k Wörtern

809819/0667

8555 30.9.77

von 16 Bits auch, vorteilhaft sein kann. Der Speicher kann dabei auch bitorganisiert sein. Die Leitungen 292...295 sind mit Eingängen der Exklusiv-ODER-Gatter 3OO und 3Ö1 verbunden, die ggf. wie bereits beschrieben ausgeführt sein können und deren Ausgangsinformationen vorübergehend in den Stufen 302 und 303 festgehalten werden können, die beispielsweise als Leseverstärker ausgeführt sind. Die BUS-Leitung 293/^95 läuft weiter (gestrichelt dargestellt) und erreicht über die Vierpolelemente 306 und 307 die ebenfalls als Leseverstärker zur vorübergehenden Speicherung von Informationen ausgeführten Stufen 308 und 309· Das Signal am Steuereingang 401 steuert in dieser Betriebsart eine Leseoperation aus dem Speicher 280. Die Informationen der Eleinentenpaare 302/303 und 308/309 kann wie bereits erwähnt wortweise in der arithmetischen und logischen Einheit 3O4 verarbeitet werden, die weiterhin Mehrbitsteuersignale am Eingang 305» ebenfalls in der früher genannten Steuereinheit, empfangen kann. Der mehrfache Eingang 305 kann noch mit einem als Steuerdekoder arbeitenden Multiplexer verbunden sein, um je Bitstelle die entsprechende Information auszuwählen. Die auf diese Weise gebildeten Informationen werden unter der Steuerung des anderen als des erstgenannten Signalwerts am Steuereingang kOI über die

809819/0667

PHN 8555 30.9-77

Datenausgabeleitungen k02 und 43 wieder vorübergehend in den Schaltelementen 308 und 4O9 gespeichert, die also auch als Akkumulatorregister dienen können. Die Informationen in den Elementen 3O8/3O9 können anschliessend unter der Steuerung eines Rückschreibsignals am Eingang 291 und geeigneter Adressensignale am Mehrfacheingang 2O6 in den Speicher 280 eingeschrieben oder unter der Steuerung geeigneter Signale am Mehrfacheingang 305 wiederum der arithmetischen und logischen Einheit JOk angeboten werden. Die Einheit 3O4 hat noch einen besonderen Ausgang 400, an dem besondere Signalisierungs- oder Markierungssignale erscheinen können, nachdem sich mögliche Ubertragssignale über die Breite der bearbeitenden Informationen fortgepflanzt haben. Diese Signale beziehen sich zum Beispiel auf ein Paritätssignal oder ein Kennsignal zwischen zwei Datenwörtern. Eine derartige Einheit wie dargestellt kann auch wie die bereits erwähnte Steuereinheit ausgeführt werden. Es ist weiterhin klar, dass weitere Anwendungen der früher genannten Vierpolschaltungen im Rahmen der Erfindung, und zwar die modulare Verwendung jener Schaltungen, liegen.

Fig. 22 stellt ein Pufferspeicherelement für Ubertragssignale dar. An der Klemme 3IOA kommt die Eingangsinformation an, die also die Niveaus

809819/0667

PHN 8555 30.9.77

"Plus" bzw. "DLL" besitzen kann» Diese Information wird sowohl normal als auch über die Umkehrschaltung 311 (die also auch die Niveaus "Plus" bzw. "DLL" abgibt) dem Speicherelement 312 zugeführt, das gemäss Fig. 6 aufgebaut sein kann. Die Synchronisierung erfolgt durch ein Taktsignal auf der Leitung 31 4. Wenn das Taktsignal niedrig ist, wird wie bereits erwähnt die Rückkopplung in der Schaltung 312 und damit auch die vollständige Aussteuerung unwirksam gemacht. Die Signale auf den Leitungen 310/326 besitzen damit die Werte "0" (d.h. "DLL") und "Plus". Der restliche Teil der Schaltung dient dazu, die Ausgangssignale auf den Leitungen 310 und 326 zur Verwendung in TTL-Schaltungen geeignet zu machen, die an sich sehr üblich waren. Die Klemmen 315 und

322 sind mit einer hohen Klemme 320 mit einem niedrigen Speisepotential gemäss der Bemessung der TTL-Technologie verbunden. Wenn die Leitung 3i4 niedrig ist, ist der Transistor 3I8 leitend und die Klemme 325 also auf einem hohen Pegel, unabhängig von den Vorgängen im Element 312. Durch dieses Signal ist der Transistor 321 gesperrt, so dass die ..».Klemme

323 auf einem niedrigen Potential ist, unabhängig von den Bedingungen in Element 312. Wenn das Taktsignal hoch ist, sperrt der Transistor 318, und der Transistor 324 leitet. Durch das Signal auf der Lei-

809819/0667

- yr -

·., PHN 8555

W 30.9.77

tung 310 leitet jetzt der Transistor 316 oder der Transistor 317» wodurch die Spannung an der Klemme 325 bis zum gewünschten hohen bzw. niedrigen Wert ausgesteuert wird. Wenn der Transistor 316 leitet (310 ist niedrig), ist die Leitung 326 hoch und der Transistor 319 leitet (der Transistor 321 ist dabei gesperrt). Die Leitung 323 ist dabei also niedrig. Im entgegengesetzten Fall sind die Transistoren 317 und 321 leitend, die Transistoren 316 und 3I9 dafür gesperrt.

809819/0667

Claims

PIIN 8555 30.9.77

PATENTANSPRUECIIE;

v1/. Integrierte Schaltung zum Durchführen logischer Bearbeitungen an mindestens drei gleichzeitig an Eingängen der Schaltung erscheinenden Eingangssignalen mit zwischen der Spannungsversorgung geschalteten Kombinationen von MOS-Transistoren mindestens eines Leitungstyps und mit Signalleitungen zum Steuern des leitenden Zustande der -^MOS-Transistoren, dadurch gekennzeichnet, dass in der Schaltung modular als Wahlschalter angeordnete, mindestens zwei seriengeschaltete MOS-Transistoren enthaltende Vierpolschaltungen vorgesehen sind, die je drei Signalanschlüsse, und zwar zwei Signaleingangsleitungen und eine Signalausgangsleitung, sowie eine Steuerleitung enthalten, und dass jeder der beiden stationären Werte eines auf einer Steuerleitung einer Vierpolschaltung empfangenen zweiwertigen Steuersignals die Signalausgangsleitung dieser Vierpolschaltung alternativ und stationär mit einer der zwei Signaleingangsleitungen dieser Vierpolschaltung verbindet.

2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die MOS-Transistoren nach der LOCMOS-Technik erzeugt sind, wobei die MOS-Transistoren eine ursprüngliche bei der Herstellung verwendete Schicht mit Maskenfunktion aus auf einer Siliziumsubstratschicht angeordneter Si-

809819/0667

PIIN 8555 30.9.77

liziumnitridschicht enthalten, wobei in Offnungen der erwähnten angebrachten Schicht elektrisch trennendes Siliziumoxid aus dem Halbleiterkörper angebracht ist.

3· Integrierte Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in einer Vierpolschaltung zwei P—Kanaltransistoren seriengeschaltet sind, deren Verbindungspunkt die Signalausgangsleitung bildet, dass die Steuerelektroden zusammen die Steuerleitung bilden und die übrigen Anschlüsse die Signaleingangsleitungen sind. k. Integrierte Schaltung nach Anspruch 1 oder.2, dadurch gekennzeichnet, dass in einer Vierpolschaltung zwei Transistoren von entgegengesetzten Leitungstypen in Serie geschaltet sind, deren Verbindungspunkt die Signalausgangsleitung bildet, dass die Steuerelektroden zur Bildung der Steuerleitung miteinander verbunden sind und die übrigen Anschlüsse die Signaleingangsleitungen sind. 5· Integrierte Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass beim . :λ Vorhandensein mehrerer Vierpolschaltungen mindestens "zwei, r einen gemeinsamen Signalanschluss haben. 6. integrierte Schaltung nach Anspruch 5, dadurch gekennzeichnet, dass bei drei Vierpolschaltungen zwei davon einen Signalanschluss einer ersten

809819/0667

PHN 8555 3 3O.9.77

Art aufweisen, der mit einem Signalanschluss einer zweiten Art der dritten Vierpolschaltung verbunden ist, und dass bei den zwei Vierpolschaltungen die Steuerleitungen miteinander verbunden, jedoch von der Steuerleitung der dritten Vierpolschaltung getrennt sind, um einen Multiplexer mit mindestens zwei Wählpegeln zu bilden.

7. Integrierte Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Schaltung weiterhin zur Bildung einer BUS-Leitung eine Anzahl von Schaltungen mit mindestens drei Polen enthält, die entsprechend aufgebaute Transistoren enthalten, wie sie in den erwähnten Vierpolschaltungen vorgesehen sind, mit je einer Signaleingangsleitung, einer Steuerleitung und miteinander verbunden Signalausgangsleitungen in der erwähnten Anzahl.

8. Integrierte Schaltung nach Anspruch 5» dadurch gekennzeichnet, dass alle Steuerleitungen einer Folge parallelgeschalteter Vierpolschaltungen miteinander verbunden sind und dass an die entsprechenden Signaleingangsleitungen zumindest vier verschiedene logische Signale gelangen, um daraus mindestens vier verschiedene logische Funktionen zu bilden.

9. Integrierte Schaltung nach Anspruch 8,

809819/0 667

PHN 8555 30.9-77

2747A62

dadurch gekennzeichnet, dass mindestens eine Signal— eingangsleitung der Folge mit ninem Ausgang eines logischen "0"-Generators und eine einzige Signaleingangsleitung mit einem Ausgang eines logischen ¹¹1 "-Generators verbunden ist, und dass die gemeinsame Steuerleitung der Folge mit einem Ausgang eines logischen Elements verbunden ist, dessen beiden Eingange zu bearbeitende zweiwertige Eingangssignale empfangen, von denen mindestens eines ebenfalls eines Signaleingangsleitung der erwähnten Folge zuführbar ist.

10. Integrierte Schaltung nach Anspruch 9> dadurch gekennzeichnet, dass das logische Element eine Exklusiv-ODER-Funktion bildet und dass ausschliesslich eines der erwähnten Eingangssignale sowohl direkt als auch über ein Inversionselement den Signaleingangsleitungen der erwähnten Folge zuführbar ist.

11. Integrierte Schaltung nach Anspruch 8,

9 oder 10, dadurch gekennzeichnet, dass die erwähnte Folge ein Teil einer Folge entsprechend aufgebauter Folgen aufeinanderfolgender Bedeutsamkeitspegel ist und dass mindestens eine Signalausgangsleitung einer Folge jeweile mit einer Signaleingangsleitung der Folge mit nächsthöherem Bedeutsamkeitspegel, insofern vorhanden, verbunden ist.

809819/0667

PHN 8355 ζ 30.9.77

12. Integrierte Schaltung nach Anspruch h, dadurch gekennzeichnet, dass zur Bildung einer speichernden Schaltung zvei erwähnten Vierpolschaltungen an je einer gleichartigen Signaleingangsseite einen dritten seriengeschalteten Transistor enthalten, dessen Steuerelektrode zusammen mit der Steuerelektrode des ungleichartigen der zwei erwähnten Transistoren kreuzweise mit der Signalausgangsleitung der anderen Vier— polschaltung verbunden ist.

809819/0667