DE2740549C2 - Verfahren zur Herstellung eines Halbleiterbauelements mit komplementären Feldeffekttransistor - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements mit komplementären Feldeffekttransistor

Info

Publication number
DE2740549C2
DE2740549C2 DE19772740549 DE2740549A DE2740549C2 DE 2740549 C2 DE2740549 C2 DE 2740549C2 DE 19772740549 DE19772740549 DE 19772740549 DE 2740549 A DE2740549 A DE 2740549A DE 2740549 C2 DE2740549 C2 DE 2740549C2
Authority
DE
Germany
Prior art keywords
field effect
ion implantation
effect transistor
region
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19772740549
Other languages
English (en)
Other versions
DE2740549A1 (de
Inventor
Tamaki Gunma Sawazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Publication of DE2740549A1 publication Critical patent/DE2740549A1/de
Application granted granted Critical
Publication of DE2740549C2 publication Critical patent/DE2740549C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements mit komplementären Feldeffekttransistor-Paaren mit isolierten Gates gemäß dem Oberbegriff des Patentanspruchs 1.
Ein derartiges Verfahren ist bereits aus »Solid State
Technology«, Dezember 1972, Seiten 27 bis 35 bekannt Bei diesem bekannten Verfahren wird in einem vorbereiteten Halbleitersubstrat eines ersten Leitungstyps ei« Wannenbereich vom entgegengesetzten Leitiwgstyp durch eine erste Ionenimplantation von Vei unreini- gungsmaterial erzeugt, anschließend zur Erzeugung eines ersten Feldeffekttransistors mindestens ein Source- und ein Drain-Bereich von entgegengesetztem Leitungstyp unter Freilassung eines dazwischenliegenden Kanalbereichs durch Diffusion einer Verunreinigung in bestimmte Bereiche des Halbleitersubstrats gebildet, ein zweiter Feldeffekttransistor durch Diffusion eines Verunreinigungsmaterials unter Ausbildung mindestens eines Source- und eines Drain-Bereichs vom ersten Leitungstyp mit einem dazwischenliegenden weiteren Ka nalbereich im Wznnenbereich erzeugt, und danach durch einen zweiten Ionenimplantationsprozeß in einem den ersten Feldeffekttransistor umgebenden Oberflächenbereich des Halbleitersubstrats eine Verunreinigung vom ersten Leitungstyp eindotiert
Der Druckschrift ist zwar zu entnehmen, daß die Schwellenspannungen beider Feldeffekttransistoren u-iabhängig voneinander eingestellt werden können, jedoch ist nicht erwähnt, daß bei Einstellung der Schwellenspannung eines Feldeffekttransistors (zweiter FET) gleichzeitig die Feldinversionsspannung bezüglich des anderen Transistors (erster FET) einstellbar ist
Aus der DE-OS 21 55 816 ist bekannt, im Kanalbereich des in der Wanne liegenden zweiten Feldeffekttransistors eine Nettodotierung durch Ausdiffusion zu erzielen, um einen sogenannten Kanalunterbrecher zur Vermeidung parasitärer MOS-Wirkungen oder Inversionen zu erzeugen.
Herkömmliche Halbleiterbauelemente mit komplementären FET-Paaren mit isolierten Gates können dar- über hinaus nach einem Verfahren hergestellt werden, wie es anhand der F i g. 1 erläutert ist
Zunächst wird ein beispielsweise N-leitendes Halbleitersubstrat 1 vorgelegt, in dessen Hauptfläche ein P-leitender Wannenbereich 2 (die sogenannte P-Wanne) mittels bekannter Ionenimplantation eingebracht wird (vgl. Fi g. la). Durch selektive Diffusion werden sodann ein Source-Bereich 3 und ein Drain-Bereich 4 mit P+-Leitfähigkeit angrenzend an die Hauptfläche des Substrats erzeugt, die bereits zusammen mit einem dazwischen liegenden Kanalbereich einen ersten Feldeffekttransistor mit isoliertem Gate bilden (vgl. Fig. Ib). Gleichzeitig wird ein P+-leitender Schutzbereich oder Schutzring 5, der die P-Wanne 2 umgibt, und ein weiterer P+-leitender Schutzbereich oder Schutzring 6 er- zeugt, der einen zweiten Feldeffekttransistor mit isoliertem Gate umgibt, der in nachfolgend noch zu beschreibender Weise in der P-Wanne 2 erzeugt wird.
Zur Ausbildung des bereits erwähnten zweiten FETs
wird im Bereich der Oberfläche in der P-Wanne 2 ein
N+-leitender Source-Bereich 7 und ein N+-leitender Drainbereich 8 ausgebildet (vgl. Fig. Ic). Gleichzeitig
erfolgt die Erzeugung eines weiteren N+-leitenden
Schutzrings 9, der den ersten Feldeffekttransistor um-
gibt. Sodann wird auf der Oberfläche des ursprüngli chen Halbleitersubstrats 1 und auf dem Bereich der P-
Wanne 2 ein relativ dicker Oxidfilm 10 erzeugt, während
auf den Kanalbereichen des ersten und zweiten FETs relativ dünne Gate-Oxidfilme 11 und 12 hergestellt wer den (vgl. Fig. Id). Schließlich werden die Source- und
Drain-Bereiche der beiden FETs und die Gate-Oxid-Fil-
me 11 und 12 mit Source- und Drain-Elektroden 13,14, 15 und 16 bzw. Gate-Elektroden 17 bzw. 18 versehen, so
daß die komplementäre FET-Anordnung fertiggestellt ist(vgLFig. Ie).
Bei dem soweit beschriebenen herkömmlichen Verfahren zur Herstellung eines komplementären FET-Halbleiterbauelements sind die Schvdlenspannungen der jeweiligen FETen als Funktion der Verunreinigungskonzentrationen des ursprünglichen Halbleitsrsubstrats, des Wannenbereichs 2, der Dicke der Gate-Oxid-Filme und der Oberflächenzustandsdichte bestimmt Es ist außerordentlich schwierig, die Pegel der Schwellenspannungen für beide gateisolierten Feldeffekttransistoren gleich zu machen.
Bei dem oben beschriebenen herkömmlichen Komplementär-FET-Paar sind außerdem die die jeweiligen Transistoren umgebenden Schutzringe 6 und 9 vorhanden, die parasitäre MOS-Effekte zwischen den beiden Transistoren des Paars verhindern sollen. Durch solche Schutzringe 6 und 9 jedoch wird der mögliche Integrationsgrad oder die Packungsdichte nicht in dem erwünschten Maße möglich, insbesondere, wenn eine hohe Packungsdichte für LSI-Schaltkreise erwünscht ist Das Weglassen der Schutzringbereiche 6 und 9 führt jedoch leicht zu den erwähnten parasitären MOS-Wirkungen. Es wurde daher zur Erhöhung der Packungsdichte für eine integrierte Schaltung erwogen, die Schutzringe 5,6 und 9 sowie die Source- oder Drain-Bereiche der beiden Feldeffekttransistoren zumindest teilweise zu überlappen. Durch Überlappung der Schutzringe 5, 6 und 9 jedoch entsteht eine hohe partielle Verunreinigungskonzentration und ein Übergang, durch den die Durchbruchspannung zwischen den beiden Feldeffekttransistoren verschlechtert wird und auf etwa 6 Volt absinkt Werden andererseits die Schutzringe 5 und 9 voneinander getrennt, um die Durchbruchspannung zu erhöhen, so verschlechtert sich wiederum der Integrationsgrad einer mit solchen Komplementär-FET-Paaren bestückten integrierten Schaltung.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zur Herstellung eines Halbleiterbauelements mit komplementären FET-Paaren mit isolierten Gates so weiterzubilden, daß ohne zusätzliche Verfahrensschritte die Feldinversionsspannung erhöht und die Schwellenspannungen der komplementären Feldeffektransistoren einander weitgehend angeglichen werden können.
Die Lösung der genannten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben.
Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Nach dem erfindungsgemäßen Verfahren wird durch den zweiten Ionenimplantationsprozeß gleichzeitig im Kanalbereich des zweiten Feldeffekttransistors eine Verunreinigung vom ersten Leitungstyp zur Einstellung der Schwellenspannung des zweiten Feldeffekttransistors eindotiert.
Hierdurch wird erreicht, daß in einem einzigen Verfahrenschritt sowohl die Schwellenspannung des in der Wanne liegenden zweiten Feldeffekttransistors als auch die Feldinversionsspannung bezüglich des außerhalb der Wanne liegenden ersten Feldeffekttransistors eingestellt werden kann. Getrennte Verfahrensschritte sind hierzu nicht mehr erforderlich. Nach einer vorteilhaften Ausgestaltung der Erfindung werden im Anschluß an den zweiten ionenimplantationsprozeß auf der Oberfläche des Halbleitersubstrats und auf dem Wannenbereich ein relativ dicker isolierender Film und auf dem Kanalbereich des ersten und des zweiten Feldeffekttransistors ein dünner isolierender Film erzeugt, so daß danach in einem dritten Ionenimplantationsprozeß wenigstens in den Kanalbereich des ersten Feldeffektransistors eine Verunreinigung vom entgegengesetzten Leitungstyp zur Einstellung seiner Schwellenspannung eindotiert werden kann.
Bei dem erfindungsgemäßen Verfahren ermöglichen die beiden ersten Ionenimplantationsprozesse eine genau kontrollierte Einstellung der Substratverunreinigungskonzentrationen; sie vergrößern gleichzeitig die Feld-Inversionsspannungen der Komplementär-Transistorpaare und vergleichmäßigen die Pegel der Schwellenspannungen. Insbesondere wird die Feld-Inversionsspannung für den zweiten Feldeffekttransistor durch den ersten Ionenimplantationsprozeß bestimmt während die Feldinversionsspannung für den ersten Feldeffekttransistor durch den zweiten Ionenimplantationsprozeß bestimmt ist Durch eine dritte Ionenimplantation kann ggfs. die Schwellenspannung des ersten FET gesteuert werden, während die SchweHenspannung des zweiten FET sich durch die Gegendotierung bei der zweiten Ionenimplantation im Verhältnis zur ersten und dritten Ionenimplantation genau einstellen läßt Bei einer bevorzugten Ausführungsform der Erfindung lassen sich also die Feld-Inversionsspannungen und die Schwellenspannungen der jeweiligen Feldeffekttransistoren der einzelnen Paare mit sehr hoher Genauigkeit durch die drei erwähnten Ionenimplantationsprozesse steuern und auf einfache Weise auf gewünschte Werte einstellen.
GemäG der Erfindung wird mittels Ionenimplantation eine Schutzschicht niedriger Verunreinigungskonzentration erzeugt Durch diese Maßnahme läßt sich ein hoher Integrationsgrad bei gleichzeitig guten Durchbruchspannungswerten erhalten. Die Substratverunreinigungskonzentration durch die mittels Ionenimplantation erzeugte Schutzschicht läßt sich gut steuern. Da ein gewünschter Wert der Durchbruchspannung durch Einregulierung der Substratverunreinigungskonzentration der Schutzschicht erreicht wird, selbst wenn der Oxidfilm i«r Feldbereich sehr dünn ist, können eine hohe Genauigkeit bestimmter nachfolgender Photoätzprozesse und ein hoher Integrationsgrad durch sehr dünne Oxidfiime in den Feldbereichen erhalten werden.
Die einzelnen Stufen des Verfahrens werden nachfolgend unter Bezug auf die F i g. 2 erläutert:
Verfahrensstufe 1
Beim ersten Verfahrensschritt, wie anhand der F i g. 2a dargestellt ist, wird die P-Wanne 22 in einen Abschnitt der Hauptfläche des N-leitenden Halbleitersubstrats 21 mittels Ionenimplantation von P-Typ-Verunreinigungsmaterial hergestellt Die Ionen werden zunächst bis zu einer Tiefe von weniger als 1 μίτι implantiert und stoßen dann bis zu einer Tiefe von etwa 8 bis 9 μΐη vor. Das Halbleitersubstrat 21 kann ein N-leitendes Siliziumsubstrat sein, und der die P-Wanne 22 bildende Abschnitt wird durch die erwähnte Ionenimplantation in einen P-leitenden Bereich umgewandelt.
Im allgemeinen werden die Verunreinigungskonzentraiionen des N-leitenden Substrats 21 und der P-Wanne im Hinblick auf die Durchbruchspannung und die Sperrschichtkapazität der Source- und Drain-Übergänge zwischen den Source- und Drain-Bereichen im N-leitenden Substrat und der P-Wanne gewählt, die im nachfolgenden Schritt erzeugt werden sowie in hezug auf den Source und Drain umgebenden Halbleiterbereich. Liegt die Tiefe dieser Übergänge beispielsweise bei
2 μιη, was zur Entstehung eines PN-Übergangs erforderlich ist und die Übergangs-Durchbruchspannung über 15 Volt, so muß die Substratverunreinigungskonzentration sowohl im ursprünglichen Substrat als auch in der P-Wanne 22 kleiner sein als 6 χ 1016 cm"3.
Zur Ausbildung der P-Wanne 22 wird das Halbleitersubstrat 21 zunächst einer thermischen Oberflächenoxidation unterworfen, um einen vergleichsweise dicken Siliziumdioxidfilm 23 zu erzeugen, der eine Stärke von etwa 0,7 μπι aufweist. Anschließend folgt ein Photoätzprozeß, um den dicken Oxidfilm 23 über der Stelle zu entfernen, an der die P-Wanne 22 entstehen soll. Das Halbleitersubstrat 21 wird dann oberflächenseitig weiter thermisch oxidiert, so daß im für die P-Wanne 22 bestimmten Bereich ein dünner Siliziumdioxidfilm 24 mit einer Stärke von etwa 0,1 μπι entsteht Sodann wird das Halbleitersubstrat einer Ionenimplantation von P-Typ-Verunreinigungen etwa mit Bor unterworfen, wobei der P-Wannenbereich 22 entsteht, da die übrigen
fernt wird, um Fenster an solchen Bereichen freizulegen, an denen Source und Drain entstehen sollen. Sodann erfolgt die Diffusion von P-leitenden Verunreinigungen, wie etwa Bor oder dergl. in die Halbleitersubstratoberfläche, wodurch die P+-Ieitenden Source- und Drain-Bereiche 25 und 26 entstehen. Für den erwähnten Oxidfilm 27 kann gut der während des Eintreibens der Verunreinigung der im vorhergehenden Schritt implantierten Ionen im P-Wannenbereich 22 entstandene Film verwendet werden. Falls es mit Rücksicht auf die Feld-Inversionsspannung erforderlich erscheint, kann gleichzeitig durch Diffusion einer entsprechenden Verunreinigung ein die P-Wanne 22 umgebender P+-leitender Schutzring 28 erzeugt werden.
Verfahrensstufe 3
Der dritte anhand der F i g. 2c erläuterte Verfahrensschritt umfaßt die Diffusion der N+-leitenden Source-
Bereiche durch den relativ dicken OxidFilm abgedeckt 20 und Drain-Bereiche 29 und 30 in die Oberfläche der sind. Die Verunreinigungskonzentration des P-Wannen- P-Wanne 22, wobei ein zweiter N-Kanal FET mit isoliertem Gate in der P-Wanne 22 entsteht Dieser Verfahrensschritt läuft im wesentlichen in gleicher herkömmlicher Weise ab wie der oben erläuterte zweite Verfah-25 rensschritt Üblicherweise wird als N-Verunreinigungsmaterial Phosphoroxichlorid (POCI3) verwendet
bereichs 22 sollte im Hinblick auf die Feld-Inversionsspannung des zweiten in der P-Wanne 22 zu erzeugenden FET so gewählt werden, daß parasitäre MOS-Aktivitäten nicht entstehen.
Ganz allgemein ist die Feld-Inversionsspannung VT, die zu parasitären MOS-Leitungspfaden führt, bestimmt durch die Stärke des Feldoxidfilms Tox, die Oberflächenzustandsdichte Qss/q und die Substratverunreinigungskonzentration NB. In der Praxis ist die Oxidfilmschichtdicke Tox begrenzt durch Herstellungsfaktoren, und die Oberflächenzustandsdichte Qss/q ist eng verknüpft mit der Schwellenspannung des FET. Aus diesem Grund ist es sehr erwünscht, die Substratverunreini-Verf ahrensstuf e 4
Dieser anhand der Fig.2d erläuterte Verfahrensschritt beinhaltet ein wesentliches Merkmal der Erfindung; er umfaßt die gleichzeitige Ionenimplantation einer N-Typ-Verunreinigung sowohl in die Feldoberfläche des ursprünglichen Substrats 21, das den ersten FET gungskonzentration NS im Bereich der P-Wanne 22 35 umgibt als auch in den Kanalbereich 31 des zweiten in mittels Ionenimplantation zu steuern. Angenommen, die der P-Wanne 22 liegenden FETs. Die durch Ionenimplantation erzeugte Schicht ist in Fig.2d durch eine gestrichelte Linie 34 angedeutet Die Ionenimplantation kann im wesentlichen in gleicher Weise ablaufen wie unreinigungskonzentration NB des N-leitenden Sub- 40 oben in Verbindung mit dem ersten Verfahrensschritt strats größer sein als 9,2 χ 1015 cm-3 und die Substrat- erläutert wurde. Die Bereiche jedoch, an denen bei die-
Oxidfilmdicke im Bereich des Feldes Tox betrage 1,0 μπι und die Oberflächenzustandsdichte Qss/q liege bei 1 χ 1010 cm-2 bis 1 χ 10" cm-2, so muß die Substratver-
verunreinigungskonzentration NB eines P-leitenden Substrats muß größer sein als ',9x 1016cm-3, um eine Feld-Inversionsspannung VT von mehr als 15 Volt zu erreichen.
Aus den dargelegten Gründen wird die Substratverunreinigungskonzentration NB der P-Wanne 22 im ersten Verfahrensschritt mit Rücksicht auf die Schwellenspannung für den in dieser Wanne auszubildenden FET, die Feid-inversionsspannung VT und die Durchbruchsparinung des Source- und Drain-Bereichs gewählt. Für die Praxis sei angegeben, daß die Verunreinigungskonzentration NB der P-Wanne 22 im Bereich von 1,9 χ 1016 cm-3 und außerdem — wie nachfolgend noch erläutert — auf einen Wert in diesem Bereich eingestellt ist, der unter Berücksichtigung des zweiten lonenimplantationsprozesses bestimmt werden kann.
sem Schritt keine Ionenimplantation eintreten sollte, d. h. der Bereich des ersten FET und der Wannenbereich 22 des zweiten FET mit Ausnahme des Kanalbereichs 31, sind mit einem dicken Oxidfilm 32 abgedeckt, während die übrigen Flächenbereiche, in die Ionen implantiert werden sollen, insbesondere die Oberfläche des Halbleitersubstrats 21, unter Ausschluß des ersten FET und der Kanalbereich 31 des zweiten FET nur mit einem dünnen OxidFilm 33 bedeckt sind. Das soweit vorbereitete Halbleiterbauelement wird sodann einer Ionenimplantation unter Verwendung einer Quelle ausgesetzt, die N-Typ-Verunreinigungsmaterial, etwa Phosphor abgibt
Ein wesentliches Ziel dieses Verfahrensschritts ist es, einen günstigen Wert der Feld-Inversionsspannung VT für jene Bereiche des Substrats 21 zu erreichen, an denen der erste Feldeffekttransistor ausgebildet ist Wie bereits in Verbindung mit der Erläuterung des ersten Verfahrensschritts dargelegt wurde, muß die N-Typ-Substratverunreinigungskonzentration NB größer sein als 9,2 χ 1015 cm-3, um eine Feld-Inversionsspannung VT von mehr als 15 Volt zu erreichen, jedoch kleiner sein als 6 χ 1016 cm-3, um andererseits eine Durch-
eines ersten P-Kanal-FET mit isoliertem Gate. Bei die- 65 bruchspannung an den Source- und Drain-Obergängen sem zweiten Schritt wird das Halbleitersubstrat zu- von mehr als 15 Volt zu gewährleisten. Die Substratvernächst einem Photoätzprozeß unterworfen, so daß der unreinigungskonzentration NB muß also in dem ange-Oxidfilm 27 auf der Halbleiteroberfläche teilweise ent- gebenen Konzentrationsbereich liegen.
Verfahrensstufe 2
Der zweite anhand von Fig.2b erläuterte Verfahrensschritt umfaßt die selektive Diffusion von Source- und Drain-Bereichen 25 und 26 in die Oberfläche des ursprünglichen Halbleitersubstrats 21 zur Ausbildung
Ein zweites Ziel dieses Schritts ist es, die Schwellenspannung des zweiten FET auf einen günstigen Wert einzustellen. Die Schwellenspannung VT eines FET ist bestimmt durch die Dicke des Gate-Oxidfilms Tox, die Oberflächenzustandsdichte Qss/q sowie die Substrat-Verunreinigungskonzentration NjB, wie oben erwähnt. Wird für die hier beschriebene Ausführungsform angenommen, daß die Dicke des Gate-Oxidfilms Tox bei etwa 0,07 bis 0,08 μπι und die Oberflächenzustandsdichte Qss/q auf einen durch die Ungleichung
1 χ I010cm-2<<?M/<7<1 χ 10" cm-2
definierten Bereich eingestellt wird, um die Schwellenspannung des zweiten FET auf einen Wert von etwa 1,0 Volt einzustellen, so ist der Wert der Oberflächenverunreinigungskonzentration NB im Kanalbereich des zweiten FET im Wertebereich von 0,98 χ 10l6cm-3 bis 1,6 χ 1016 cm-3 zu wählen, um gute Ergebnisse zu erzielen. Dementsprechend wird der Anteil der Ionenimplantation innerhalb des zulässigen Bereichs gewählt, der für den im ersten Verfahrensschritt erzeugten Wannenbereich 22 durch die Oberflächenverunreinigungskonzentration NW, für die Schutzschicht 34 des Substrat-Feldbereichs 21, die den ersten FET umgibt, durch die im gegenwärtigen Verfahrensschritt erzeugte Oberflächenverunreinigungskonzentration NA und für den Kanalbereich des zweiten N-Kanal-FET durch die im gegenwärtigen Verfahrensschritt erzeugte Oberflächenverunreinigungskonzentration NN festgelegt sind.
Diese drei Faktoren oder Wertebereiche, innerhalb deren Grenzen die im gegenwärtigen Verfahrensschritt erfolgende Ionenimplantation zu bestimmen ist, seien nachfolgend noch einmal zusammengestellt betrachtet:
Die Oberflächenverunreinigungskonzentration NW der P-Wanne 22 läßt sich, wie oben in Verbindung mit dem ersten Verfahrensschritt erläutert, wie folgt eingrenzen:
1,9 χ 1016 cm~3< NWS6 x 1016 cm-3.
40
Die Oberflächenverunreinigungskonzentration NA der Schutzschicht 34 des dem ersten FET zugeordneten Feldbereichs im Substrat 21, die im gegenwärtigen Verfahrensschritt entstehen soll, ist auf den folgenden Wertebereich eingegrenzt:
50
9,2 χ 1015 cm-3<M4<6 χ 1016 cm-3.
Und schließlich ist die Oberflächenverunreinigungskonzentration NN des Kanalbereichs des zweiten FET wie folgt begrenzt:
0,98 xlO16 cm-3< NN= NW-NA^ 1,6χ ΙΟ16 cm-3.
Da die ursprüngliche Oberflächenkonzentration vor Erzeugung der Schutzschicht 34 mit der Konzentration NA wesentlich niedriger liegt als die Oberflächenverunreinigungskonzentration NA und NW, kann der Anfangswert der Verunrdnigungskonzentration im Hinblick auf die erläuterten Gleichungsbeziehungen vernachlässigt werden, woraus folgt, daß die Konzentration NN zu nahezu gleich (NW—NA) angesetzt werden kann.
Um die obigen Ungleichungen zu befriedigen, müssen die Konzentrationen NA und NWinnerhalb der folgenden Bereiche liegen:
l,Oxl0iecm-3<N^<l,22xl0lbcm-3
2,2χ 1016cm-3<NW<2,6χ ΙΟ16cm-3.
Wesentlich für die Erzielung einer Feld-Inversionsspannung und einer Durchbruchspannung an den Source- und Drainübergängen von mehr als 15 Volt sowie einer Schwellenspannung des zweiten Feldeffekttransistors von etwa 1 Volt ist es also, daß der erste lonenimplantationsprozeß zur Erzeugung der P-Wanne 22 während des ersten Verfahrensschritts und der zweite Ionenimplantationsprozeß im jetzigen Verfahrensschritt so gesteuert und überwacht werden, daß die beiden Ungleichungen hinsichtlich der Oberflächenverunreinigungskonzentrationen NA und NW eingehalten werden. Sind diese Bedingungen für die beiden Ionenimplantationsprozesse erfüllt, d. h. liegen die Oberflächenverunreinigungskonzentrationen NA und NW innerhalb der erwähnten Bereiche, so wird die Feld-Inversionsspannung des zweiten in der P-Wanne 22 liegenden FETs und die Feld-Inversionsspannung des ersten direkt im Substrat 21 liegenden FETs größer als der erwähnte vorgegebene Spannungswert von 15 Volt, und außerdem wird eine erwünschte günstige Schwellenspannung für den zweiten FET durch die Gegendotierung des Kanalbereichs des zweiten FET im gegenwärtigen Verfahrensschritt gewährleistet.
Die den Feldbereich des ersten FET überdeckende und durch Ionenimplantation erzeugte Schutzschicht 34 soll, wie dargelegt, nur die Substratoberfläche unter Ausschluß des ersten FET und des Wannenbereichs überdecken. Dies dient dazu, daß ein günstiger Wert für die Feld-Inversionsspannung des ersten FET über die gesamte Fläche der Schutzschicht 34 unabhängig vom nachfolgend erzeugten Elektrodenmuster sichergestellt werden kann, d. h. man ist bei dem Layout für das Elektrodenmuster frei in der Leitungsführung.
Verfahrensstufe 5
Der anhand der F i g. 2e erläuterte fünfte Verfahrensschritt umfaßt die Erzeugung eines dicken Isolationsfilms 35 über dem ersten und zweiten FET und die Ausbildung eines dünnen Gate-Isolationsfilms 36 über den Kanalbereichen der beiden FETs. Der dicke Isolationsfilm 35 und der dünne Gate-lsolationsfilm 36 dienen als Schutzschicht für das komplementäre FET-Halbleiterbauelement.
Bei diesem fünften Verfahrensschritt wird der für den vorhergehenden zweiten Ionenimplantationsprozeß benötigte Oxidfilm vollständig entfernt und ein dicker Isolationsfilm 35 wird auf der Oberfläche des N-Typ-Substratbereichs 21 und der P-Wanne 22 neu erzeugt Der dicke Isolationsfilm 35 kann dadurch entstehen, daß zunächst ein dünner Siliziumdioxidfilm mit einer Stärke von etwa 0,07 μπι durch thermische Oxidation erzeugt und sodann ein weiterer Siliziumdioxidfilm mit einer Stärke von etwa 1,0 μπι durch Pyrolyse von Silan gebildet wird. Der dicke Isolationsfilm 35 wird sodann einem Photoätzprozeß unterworfen, wobei die über den Kanalbereichen sowie den Source- und Drain-Bereichen der beiden Transistoren liegenden dicken Isolations-Filmschichten 35 entfernt werden. Sodann wird ein dünner Gate-lsolationsfilm 36 mit einer Stärke von etwa 0,07 μπι durch thermische Oxidation auf den Kanal- sowie Source- und Drain-Bereichen erzeugt Die dicken bzw. dünnen Isolationsfilmabschnitte 35 und 36 können lediglich aus einem Siliziumdioxidfilm bestehen, wie er mit der obigen Beschreibung im gegenwärtigen Verfah-
rensschritt erzeugt wurde. Dazu alternativ können diese Isolationsfilme 35 und 36 auch einen Verbundschichtaufbau etwa aus Siliziumdioxid und Siliziumnitrid aufweisen.
Verfahrensstufe 6
Beim sechsten Verfahrensschritt erfolgt die gleichzeitige Ionenimplantation einer P-Typ-Verunreinigung in den Kanalbereichen 37 und 31 der beiden FETs durch den dünnen, während des fünften Verfahrensschritts entstandenen Gate-Isolationsfilm 36 hindurch. Ziel des jetzigen Verfahrensschritts ist die genaue Steuerung der Dotierung des Kanalbereichs 37 des ersten FETs, um eine günstige Schwellenspannung am ersten FET zu erreichen. Wie bereits zuvor in Verbindung mit dem vierten Verfahrensschritt erläutert wurde, ist die Schwellenspannung VTeines FETs mit isoliertem Gate bestimmt durch die Dicke Tox des Gate-Oxidfilms, die Oberflächenzustandsdichte Qss/q und die Substratverunreinigungskonzentration NB. Bei der soweit beschriebenen Ausführungsform wurde davon ausgegangen, daß die Dicke Tox des Gate-Oxidfilms bei etwa 0,07 bis 0,08 μπι liegt und die Oberflächenzustandsdichte Qss/q mit einem Wert gewählt ist, der in dem durch die folgende Ungleichung bestimmten Bereich liegt:
1 χ 1010cm-2<(?ss/<7<l χ 10" cm-2.
Um die Schwellenspannung des ersten FET auf etwa 1,0 Volt genau einzustellen, muß die Oberflächenverunreinigungskonzentration NB des Kanalbereichs 37 des ersten FET niedriger liegen als 1 χ 1014Cm-3. Dementsprechend wird der gegenwärtige Ionenimplantationsprozeß so geführt, daß die Oberfläche des Kanalbereichs des ersten FET, durch den die Schwellenspannung VT festgelegt wird, eine Oberflächenverunreinigungskonzentration NB innerhalb des angegebenen Bereichs erhält Gleichzeitig erfolgt selbstverständlich die Ionenimplantation für den Kanalbereich des zweiten FET. Wie jedoch in Verbindung mit dem vierten Verfahrensschritt erläutert wurde, ist der Kanalbereich des zweiten FET auf einen Wert eingestellt, der der Oberflächenverunreinigungskonzentration NN in dem durch die folgende Ungleichung definierten Bereich entspricht:
9,8 χ 1015 cm-3S NN^ 1,6 χ ΙΟ16 cm-3.
Die durch den augenblicklich erläuterten lonenim- so plantationsprozeß erzielbare Oberflächenverunreinigungskonzentration liegt also sehr niedrig im Vergleich zur oben erläuterten mit der Folge, daß die Schwellenspannung des zweiten FET durch die Ionenimplantation im gegenwärtigen sechsten Verfahrensschritt nur ganz unbedeutend beeinflußt wird.
Es sei ergänzend darauf hingewiesen, daß der hier beschriebene dritte Ionenimplantationsprozeß auch eingespart werden kann, wenn die Konzentration des ursprünglichen Substrats zu weniger als 1 χ 1014 cm-3 eo gewählt wird.
Letzte Verfahrensstufe
Bei diesem abschließenden Verfahrensschritt werden die Elektroden erzeugt, wie die F i g. 2f erkennen läßt
Zu diesem Zweck wird das soweit hergestellte Halbleiterbauelement einem Photoätzprozeß unterworfen. um im Bereich der dünnen Gate-Oxidfilmschicht 36 sowie über den Source- und Drain-Bereichen 25, 26, 29 und 30 der beiden FETs Fenster freizulegen. Die gesamte Oberfläche des Halbleiterbauelements wird sodann einer Behandlung durch verdampftes Aluminium als Elektrodenmaterial ausgesetzt und anschließend nochmals photogeätzt, so daß schließlich die Gate-Elektroden 38 und 39 für die beiden FETs über dem Gate-Oxidfilm 36 und die Source- und Drain-Elektroden 40, 41,42 und 43 entstehen, die über die erwähnten freigelegten Fenster in ohmschem Kontakt mit den Source- und Drain-Bereichen 25,26,29 und 30 der beiden FETs stehen.
Die erfindungsgemäße Verfahrensführung sei nachfolgend nochmals zusammengefaßt dargestellt:
In einem beispielsweise N-Typ-Halbleitersubstrat wird mittels eines ersten Ionenimplantationsprozesses zunächst eine P-Wanne erzeugt und sodann erfolgt durch selektive Diffusion in die Oberfläche des ursprünglichen Substrats die Ausbildung von Source- und Drain-Bereichen, um einen ersten FET zu erzeugen; durch eine weitere selektive Diffusion werden in der P-Wanne die N-Typ-Source- und Drain-Bereiche des zweiten FETs erzeugt. Das soweit vorbereitete Halbleiterbauelement wird sodann einem zweiten Ionenimplantationsprozeß derart unterworfen, daß zur N-Typ-Verunreinigung gleichzeitig in den mindestens den ersten FET umgebenden Oberflächenbereich und in den Kanalbereich des zweiten FET Ionen implantiert werden. Sodann erfolgt die Ausbildung eines isolierenden Films derart, daß auf der Oberfläche des ursprünglichen Substrats und über der P-Wanne ein dicker und über den Kanalbereichen der beiden FETs ein dünner Gate-Isolationsfilm entsteht Das Bauelement wird sodann einem dritten Ionenimplantationsprozeß unterworfen, durch den eine P-Typ-Verunreinigung in die Kanalbereiche der beiden FETs durch die dünnen Gate-Isolationsfiime hindurch Ionen-implantiert wird. Schließlich erfolgt die Ausbildung der Gate-, Source- und Drain-
Kontaktbereiche in herkömmlicher Weise.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung eines Halbleiterbauelements mit komplementären Feldeffekttransistor-Paaren mit isolierten Gates, bei dem in einem vorbereiteten Halbleitersubstrat (21) eines ersten Leitungstyps ein Wannenbereich (22) vom entgegengesetzten Leitungstyp durch eine erste Ionenimplantation von Verunreinigungsmaterial erzeugt wird, anschließend zur Erzeugung eines ersten Feldeffekttransistors mindestens ein Source- und ein Drain-Bereich (25 bzw. 26) vom entgegengesetzten Leitungstyp unter Freilassung eines dazwischenliegenden Kanalbereichs (37) durch Diffusion einer Verunreinigung in bestimmte Bereiche des Halbleitersubsirats (21) gebildet wird, ein zweiter Feldeffekttransistor durch Diffusion eines VerunreinigungsmateriaJs unter Ausbildung mindestens eines Source- und eines Drain-Bereichs (29 bzw. 30) vom ersten Leitungstyp mit einem dazwischenliegenden weiteren Kanalbereich (31) im Wannenbereich (22) erzeugt wird, und danach durch einen zweiten Ionenimplantationsprozeß in einem den ersten Feldeffekttransistor umgebenden Oberflächenbereich des Halbleitersubstrats (21) eine Verunreinigung vom ersten Leitungstyp eindotiert wird, dadurch gekennzeichnet, daß durch den zweiten Ionenimplantationsprozeß die Verunreinigung vom ersten Leitungstyp gleichzeitig in den Kanalbereich (31) des zweiten Feldeffekttransistors zur Einstellung seiner Schwellenspannung eindotiert wird.
2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß die durch den ersten Ionenimplantationsprozeß bewirkte Oberflächenverunreinigungskonzentration des Wannenbereichs (22) so eingestellt wird, daß eine hinsichtlich des zweiten Feldeffekttransistors vorgegebene Feldinversionsspannung erzielt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die durch den zweiten Ionenimplantationsprozeß bewirkte Oberflächenverunreinigungskonzentration des Halbleitersubstrats so eingestellt wird, daß eine vorgegebene Feldinversionsspannung hinsichtlich des ersten Feldeffekttransistors erzielt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß im Anschluß an den zweiten Ionenimplantationsprozeß auf der Oberfläche des Halbleitersubstrats (21) und auf dem Wannenbereich (22) ein relativ dicker isolierender Film (35) und auf dem Kanalbereich (37 bzw. 31) des ersten und des zweiten Feldeffekttransistors ein dünner isolierender Film (36) erzeugt werden, und daß danach in einem dritten Ionenimplantationsprozeß wenigstens in den Kanalbereich (37) des ersten Feldeffekttransistors eine Verunreinigung vom entgegengesetzten Leitungstyp zur Einstellung seiner Schwellenspannung eindotiert wird.
DE19772740549 1976-09-08 1977-09-08 Verfahren zur Herstellung eines Halbleiterbauelements mit komplementären Feldeffekttransistor Expired DE2740549C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10860276A JPS5333074A (en) 1976-09-08 1976-09-08 Production of complementary type insulated gate field effect semiconductor device

Publications (2)

Publication Number Publication Date
DE2740549A1 DE2740549A1 (de) 1978-03-09
DE2740549C2 true DE2740549C2 (de) 1986-02-20

Family

ID=14488949

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772740549 Expired DE2740549C2 (de) 1976-09-08 1977-09-08 Verfahren zur Herstellung eines Halbleiterbauelements mit komplementären Feldeffekttransistor

Country Status (3)

Country Link
JP (1) JPS5333074A (de)
DE (1) DE2740549C2 (de)
NL (1) NL174304C (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56118372A (en) * 1980-02-22 1981-09-17 Nec Corp Semiconductor device
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4462151A (en) * 1982-12-03 1984-07-31 International Business Machines Corporation Method of making high density complementary transistors
EP0123384A1 (de) * 1983-02-25 1984-10-31 Western Digital Corporation Struktur eines integrierten komplementären Feldeffektstromkreises mit isolierten Toren und Verfahren zur Herstellung dieser Struktur
DE3314450A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
DE3318213A1 (de) * 1983-05-19 1984-11-22 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum herstellen eines integrierten isolierschicht-feldeffekttransistors mit zur gateelektrode selbstausgerichteten kontakten
DE3330851A1 (de) * 1983-08-26 1985-03-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
DE3340560A1 (de) * 1983-11-09 1985-05-15 Siemens AG, 1000 Berlin und 8000 München Verfahren zum gleichzeitigen herstellen von schnellen kurzkanal- und spannungsfesten mos-transistoren in vlsi-schaltungen
JPS6187375A (ja) * 1985-10-18 1986-05-02 Nec Corp 半導体装置の製造方法
JPH03101264A (ja) * 1990-05-07 1991-04-26 Nec Corp 相補型電界効果トランジスタの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7017066A (de) * 1970-11-21 1972-05-24
JPS51147184A (en) * 1975-06-11 1976-12-17 Toshiba Corp Method of mawufacturing of mosic circuit device

Also Published As

Publication number Publication date
JPS5333074A (en) 1978-03-28
NL174304B (nl) 1983-12-16
DE2740549A1 (de) 1978-03-09
NL7709870A (nl) 1978-03-10
NL174304C (nl) 1984-05-16

Similar Documents

Publication Publication Date Title
DE4136406B4 (de) Verfahren zur Herstellung einer CMOS-Halbleitereinrichtung
DE69615458T2 (de) Dünnfilmtransistor über einem isolierten Halbleitersubstrat und Verfahren zur Herstellung
DE68926985T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Siliziumkörper, in dem durch Ionenimplantationen Halbleitergebiete gebildet werden
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
EP0123182B1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE4126747C2 (de)
DE3856545T2 (de) Halbleiterbauelement mit isoliertem Gatter
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
EP0080523A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
DE4110645A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE2125303B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3011982A1 (de) Halbleitervorrichtung mit mehreren feldeffekttransistoren
DE19611959C2 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE3340560A1 (de) Verfahren zum gleichzeitigen herstellen von schnellen kurzkanal- und spannungsfesten mos-transistoren in vlsi-schaltungen
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3856150T2 (de) Halbleiteranordnung und verfahren zur herstellung
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE19520958A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2902368A1 (de) Komplementaer-mos-inverter
DE2740549C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit komplementären Feldeffekttransistor

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP

8339 Ceased/non-payment of the annual fee