JPS6187375A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6187375A JPS6187375A JP60232711A JP23271185A JPS6187375A JP S6187375 A JPS6187375 A JP S6187375A JP 60232711 A JP60232711 A JP 60232711A JP 23271185 A JP23271185 A JP 23271185A JP S6187375 A JPS6187375 A JP S6187375A
- Authority
- JP
- Japan
- Prior art keywords
- region
- polysilicon
- contact
- contact hole
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 229910052796 boron Inorganic materials 0.000 abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 7
- 239000011574 phosphorus Substances 0.000 abstract description 7
- -1 Boron ions Chemical class 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 4
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004927 clay Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 150000001638 boron Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に相補′型絶縁ゲート電界効果
トランジスタを有する集積回路（以下、０ＭＯ８ＩＣと
いう）の製造方法に関する。
トランジスタを有する集積回路（以下、０ＭＯ８ＩＣと
いう）の製造方法に関する。
従来、０ＭＯ８ＩＣに於ては、Ｐ型拡散層領域（以下、
Ｐ属領域と略称する）上にあるコンタクト開口部とＮ型
拡散層領域（以下Ｎ型領域と略称する）上にあるコンタ
クト開口部を、同時にフォトエツチングにより形成し、
基板シリコン表面のソース・ドレインとして働らく拡散
層領域とアルミ配線とを直接接触させることにより、電
気的に接続させている。この従来法では、ソース・ドレ
インとして働らく拡散層領域内にコンタクト開口部が完
全に包含されないと、前記アルミ配線と基板シリコンも
しくは基板シリコン表面に形成されたウェル領域との間
でシ３−トあるいはリークが発生することが知られてお
り、そのため従来はソース畢ドレインとして働く拡散層
領域内にコンタクト開口部が完全に包含されるように、
パターン設計上で余裕をもたせるようにしていた。この
ため、どうしてもパターン面積を小さくすることができ
ず不利となっていた。
Ｐ属領域と略称する）上にあるコンタクト開口部とＮ型
拡散層領域（以下Ｎ型領域と略称する）上にあるコンタ
クト開口部を、同時にフォトエツチングにより形成し、
基板シリコン表面のソース・ドレインとして働らく拡散
層領域とアルミ配線とを直接接触させることにより、電
気的に接続させている。この従来法では、ソース・ドレ
インとして働らく拡散層領域内にコンタクト開口部が完
全に包含されないと、前記アルミ配線と基板シリコンも
しくは基板シリコン表面に形成されたウェル領域との間
でシ３−トあるいはリークが発生することが知られてお
り、そのため従来はソース畢ドレインとして働く拡散層
領域内にコンタクト開口部が完全に包含されるように、
パターン設計上で余裕をもたせるようにしていた。この
ため、どうしてもパターン面積を小さくすることができ
ず不利となっていた。
本発明の目的は、例えば、０ＭＯ３ＩＣにおいて、Ｐ属
領域またはＮ型領域のコンタクト開口部に於て、コンタ
クト開ロ後コンタクト開口部を通して、Ｐ型またはＮ型
の不純物を導入してＰＮ接合を形成することで上記欠点
を解消する場合、その製造工程をより短縮化することに
ある。すなわち、コンタクト開口部がソース・ドレイン
として働く拡散層領域から一部はずれたときでも、基板
シリコンもしくは基板シリコン表面に形成されたウェル
領域との間のショートもしくはリークを防止できるＣＭ
Ｏ８ＩＣをより簡素化された方法で提供するものである
。
領域またはＮ型領域のコンタクト開口部に於て、コンタ
クト開ロ後コンタクト開口部を通して、Ｐ型またはＮ型
の不純物を導入してＰＮ接合を形成することで上記欠点
を解消する場合、その製造工程をより短縮化することに
ある。すなわち、コンタクト開口部がソース・ドレイン
として働く拡散層領域から一部はずれたときでも、基板
シリコンもしくは基板シリコン表面に形成されたウェル
領域との間のショートもしくはリークを防止できるＣＭ
Ｏ８ＩＣをより簡素化された方法で提供するものである
。
本発明は、Ｐ（又はＮ）型領域のコンタクト穴をまず設
け、この穴をポリシリコン層でうめると共に、このポリ
シリコン層を介してＰ（又はＮ）型不純物を導入し、そ
の後、ポリシリコン層に対するコンタクト穴およびＮ（
又はＰ）型領域に対するコンタクト穴を形成し、Ｎ（又
はＰ型）不純物を導入することを特徴とする。
け、この穴をポリシリコン層でうめると共に、このポリ
シリコン層を介してＰ（又はＮ）型不純物を導入し、そ
の後、ポリシリコン層に対するコンタクト穴およびＮ（
又はＰ）型領域に対するコンタクト穴を形成し、Ｎ（又
はＰ型）不純物を導入することを特徴とする。
次に実施例により、本発明を説明する。
コンタクト孔開口前までは通常のＣＭＯＳシリコンゲー
トと略同じである。コンタクト開口前の構造を図第１図
に示す。第１図Ｆ＆）は平面図、第１図（ｂ）はそのＡ
Ａ’断面図であり、１はＮ型シリコン基板、２はＰウェ
ル、３はフィールド酸化膜、４はＮ型拡散領域、６．７
はそれぞれの拡散φ埴土のシリコン酸化膜、８はポリシ
リコンゲート電極である。以後の工程の各段階におゆる
ＡＡ’断面を第２図（Ｌ）乃至第２図（ｄ）に示す。ま
ずＮ拡散層領域４にコンタクト孔９を開口する（第２図
（ａ））。
トと略同じである。コンタクト開口前の構造を図第１図
に示す。第１図Ｆ＆）は平面図、第１図（ｂ）はそのＡ
Ａ’断面図であり、１はＮ型シリコン基板、２はＰウェ
ル、３はフィールド酸化膜、４はＮ型拡散領域、６．７
はそれぞれの拡散φ埴土のシリコン酸化膜、８はポリシ
リコンゲート電極である。以後の工程の各段階におゆる
ＡＡ’断面を第２図（Ｌ）乃至第２図（ｄ）に示す。ま
ずＮ拡散層領域４にコンタクト孔９を開口する（第２図
（ａ））。
全面にリンをドープしたポリシリコンを成長し、写真食
刻法によりコンタクト孔９上にのみ前記ポリシリコン１
０を残す（第２図（ｂ））。次に高温の酸化性雰囲気に
於てポリシリコン１００表面を酸化すると同時に、コン
タクト孔９を通してリンをシリコン基板表面に拡散して
拡散層領域を形成する。これによりコンタクト孔９がＮ
拡散領域４より一部はずれた場合でも、完全なＰＮ接合
が形成され、電流リークが発生しない。次にフォトエツ
チングによりポリシリコン１０上および＋ Ｐ拡散領域５上にコンタクト孔１１および１３を形成す
る（第２図（Ｃ））。次に全面にボロンをイオン注入し
て拡散層領域を形成する。このイオン注入によって、コ
ンタクト孔１３が、Ｐ＋拡散領域５から一部はずれたと
きでも完全なＰＮ接合が形成されリークがでない。最後
にアルミ電極配線１４を形成しく第２０（ｄ））、必要
な拡散領域ないしはポリシリコンを電気的に結ぶ。
刻法によりコンタクト孔９上にのみ前記ポリシリコン１
０を残す（第２図（ｂ））。次に高温の酸化性雰囲気に
於てポリシリコン１００表面を酸化すると同時に、コン
タクト孔９を通してリンをシリコン基板表面に拡散して
拡散層領域を形成する。これによりコンタクト孔９がＮ
拡散領域４より一部はずれた場合でも、完全なＰＮ接合
が形成され、電流リークが発生しない。次にフォトエツ
チングによりポリシリコン１０上および＋ Ｐ拡散領域５上にコンタクト孔１１および１３を形成す
る（第２図（Ｃ））。次に全面にボロンをイオン注入し
て拡散層領域を形成する。このイオン注入によって、コ
ンタクト孔１３が、Ｐ＋拡散領域５から一部はずれたと
きでも完全なＰＮ接合が形成されリークがでない。最後
にアルミ電極配線１４を形成しく第２０（ｄ））、必要
な拡散領域ないしはポリシリコンを電気的に結ぶ。
さらに、この実施例では、コンタクト穴９，１３を同時
に形成する従来の技術に比して工程短縮が得られるのは
明らかである。
に形成する従来の技術に比して工程短縮が得られるのは
明らかである。
本実施例によれば、Ｎ型領域上のコンタクト開口部に於
ては、アルミと基板表面の間にリンドープしたポリシリ
コン層が介在しアルミが基板表面と直接接触しないので
、コンタクト開口部がＮ拡散層領域から一部はずれても
、アルミとＰウェル間に電流リークが発生しない。一方
Ｐ型領域に於てはコンタクト開口後、ボロンを注入する
ことにより、コンタクト開口部かＰ拡散領域から一部は
ずれても電流リークが発生しな℃・ようにできる。この
ボロンイオン注入時 ＨＢ３領域上埴土ンタクトも開口
しているので、Ｎ＋拡散碩域にもボロンが注入されるが
、Ｎ型領域上のコンタクトの上には、ポリシリコンが存
在し、コンタクト下の拡散層深さも深くすることができ
るので、イオン注入されたポ＋ ロンが、コンタクト下のＮ拡散層深さより深く入らない
ようにすることができ、かつ前記ボロンイオン注入によ
りＰ属領埴土のコンタクト部には、電流リークを防ぐに
充分な深さのＰ拡散層を形成することができる。
ては、アルミと基板表面の間にリンドープしたポリシリ
コン層が介在しアルミが基板表面と直接接触しないので
、コンタクト開口部がＮ拡散層領域から一部はずれても
、アルミとＰウェル間に電流リークが発生しない。一方
Ｐ型領域に於てはコンタクト開口後、ボロンを注入する
ことにより、コンタクト開口部かＰ拡散領域から一部は
ずれても電流リークが発生しな℃・ようにできる。この
ボロンイオン注入時 ＨＢ３領域上埴土ンタクトも開口
しているので、Ｎ＋拡散碩域にもボロンが注入されるが
、Ｎ型領域上のコンタクトの上には、ポリシリコンが存
在し、コンタクト下の拡散層深さも深くすることができ
るので、イオン注入されたポ＋ ロンが、コンタクト下のＮ拡散層深さより深く入らない
ようにすることができ、かつ前記ボロンイオン注入によ
りＰ属領埴土のコンタクト部には、電流リークを防ぐに
充分な深さのＰ拡散層を形成することができる。
このとぎ、イオン注入されたボロンの濃度より１桁以上
低くしておけば、Ｎ拡散領域に於ては、ボロンはリンに
よって充分補償され、Ｎ拡散領域の電気的特性に影響を
与えることはない。
低くしておけば、Ｎ拡散領域に於ては、ボロンはリンに
よって充分補償され、Ｎ拡散領域の電気的特性に影響を
与えることはない。
上記本発明の実施例では、Ｎ捜碩域コンタクトを最初に
開口し、リンを拡散し、次にＰ凰領域コンタクトを開口
し、ボロンをイオン注入しているが、工程順序、不純物
の種類はこれに限られない。
開口し、リンを拡散し、次にＰ凰領域コンタクトを開口
し、ボロンをイオン注入しているが、工程順序、不純物
の種類はこれに限られない。
以上の様に、本発明によれば、ソース・ドレインとして
働らく拡散渚領域内にコンタクトが完全に包含されなく
ても、金が電極配線と、基板シリコンもしくは、基板シ
リコン表面に形成されたウェル領域との間のショートも
しくは、リークの発生を防止できるｃｈｘｏｓＩＣが可
能となり、コンタクト開口部と、ソース・ドレインとし
て働らく拡散層領域との間に設省上の余裕をもたせる必
要がなくなり、ＣＭＯ８ＩＣの面積を小さくすることが
できる。
働らく拡散渚領域内にコンタクトが完全に包含されなく
ても、金が電極配線と、基板シリコンもしくは、基板シ
リコン表面に形成されたウェル領域との間のショートも
しくは、リークの発生を防止できるｃｈｘｏｓＩＣが可
能となり、コンタクト開口部と、ソース・ドレインとし
て働らく拡散層領域との間に設省上の余裕をもたせる必
要がなくなり、ＣＭＯ８ＩＣの面積を小さくすることが
できる。
第１図（ａ）はコンタクト開口前の拾遺を示す平面図で
、第１図（ｂ）は第１図（ａ）の断面図である。第２図
（ａ）乃至第２図（ｄ）は本発明の実施例のコンタクト
以後の工程の各段階における断面図である。 尚、図において、１・・・・・・Ｎ′Ｈ１シリコン基板
、２・・・・・・Ｐウェル、３・・・・・・フィールド
酸化膜、４・・・・・・Ｎ型拡散頌域、５・・・・・・
Ｐ型拡散領域、６・・・・・・Ｎ型拡散領域上のシリコ
ン酸化膜、７・・・・・・Ｐ凰拡散領埴土のシリコン酸
化膜、８・・・・・・ポリシリコンタクトＴＬ極、９・
・・・・・Ｎ型拡散領域上のコンタクト孔、１０・・・
・・・リンをドープしたポリシリコン、１１・・・・・
・リンをドープしたポリシリコン上のコンタクト孔、１
２・・・・・・リンをドープしたポリシリコンタクト孔
、１４・・・・・・アルミ電極配線。 代理人 弁理士 内 原 音 第 ／ 目 第 ２ 目
、第１図（ｂ）は第１図（ａ）の断面図である。第２図
（ａ）乃至第２図（ｄ）は本発明の実施例のコンタクト
以後の工程の各段階における断面図である。 尚、図において、１・・・・・・Ｎ′Ｈ１シリコン基板
、２・・・・・・Ｐウェル、３・・・・・・フィールド
酸化膜、４・・・・・・Ｎ型拡散頌域、５・・・・・・
Ｐ型拡散領域、６・・・・・・Ｎ型拡散領域上のシリコ
ン酸化膜、７・・・・・・Ｐ凰拡散領埴土のシリコン酸
化膜、８・・・・・・ポリシリコンタクトＴＬ極、９・
・・・・・Ｎ型拡散領域上のコンタクト孔、１０・・・
・・・リンをドープしたポリシリコン、１１・・・・・
・リンをドープしたポリシリコン上のコンタクト孔、１
２・・・・・・リンをドープしたポリシリコンタクト孔
、１４・・・・・・アルミ電極配線。 代理人 弁理士 内 原 音 第 ／ 目 第 ２ 目
Claims (1)
- 半導体基板に一導電型の第一領域および逆導電型の第
２領域を形成し、前記基板表面を絶縁層で覆う工程と、
前記第１領域の一部を露出させる第１のコンタクト穴を
前記絶縁膜に形成する工程と、前記第１のコンタクト穴
をうめるポリシリコン層を選択的に形成し、このポリシ
リコン層からの前記一導電型の不純物の導入により前記
第１領域と接触する第１の領域部分を形成する工程と、
前記ポリシリコン層に対する第２のコンタクト穴および
前記第２領域に対する第３のコンタクト穴を形成する工
程と、前記第３のコンタクト穴を介して前記逆導電型の
不純物を導入し前記第２領域と接触する第２の領域部分
を形成する工程とを含むことを特徴とする半導体装置を
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60232711A JPS6187375A (ja) | 1985-10-18 | 1985-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60232711A JPS6187375A (ja) | 1985-10-18 | 1985-10-18 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3253180A Division JPS56129364A (en) | 1980-03-14 | 1980-03-14 | Complementary field effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6187375A true JPS6187375A (ja) | 1986-05-02 |
Family
ID=16943582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60232711A Pending JPS6187375A (ja) | 1985-10-18 | 1985-10-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6187375A (ja) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140866A (ja) * | 1974-10-04 | 1976-04-06 | Nippon Electric Co | Handotaisochi |
| JPS51137384A (en) * | 1975-05-23 | 1976-11-27 | Nippon Telegr & Teleph Corp <Ntt> | Semi conductor device manufacturing method |
| JPS51142929A (en) * | 1975-06-04 | 1976-12-08 | Hitachi Ltd | Production method of n channel mis semiconductor devices |
| JPS5260571A (en) * | 1975-11-13 | 1977-05-19 | Nec Corp | Semiconductor device |
| JPS5333074A (en) * | 1976-09-08 | 1978-03-28 | Sanyo Electric Co Ltd | Production of complementary type insulated gate field effect semiconductor device |
| JPS53142196A (en) * | 1977-05-18 | 1978-12-11 | Hitachi Ltd | Bipolar type semiconductor device |
| JPS5912424A (ja) * | 1982-04-24 | 1984-01-23 | プラウベル・フアインメハニツク・ウント・オプテイツク・ゲエゼルシヤフト・ミツト・ベエシユレンクタ・ハフトウング | 写真撮影用ピントグラスカメラ |
| JPS59125719A (ja) * | 1983-01-06 | 1984-07-20 | Fuji Photo Optical Co Ltd | フロ−テイング機構 |
| JPH02117058A (ja) * | 1988-10-25 | 1990-05-01 | Nissin High Voltage Co Ltd | 電子線照射装置 |
| JPH03101264A (ja) * | 1990-05-07 | 1991-04-26 | Nec Corp | 相補型電界効果トランジスタの製造方法 |
-
1985
- 1985-10-18 JP JP60232711A patent/JPS6187375A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140866A (ja) * | 1974-10-04 | 1976-04-06 | Nippon Electric Co | Handotaisochi |
| JPS51137384A (en) * | 1975-05-23 | 1976-11-27 | Nippon Telegr & Teleph Corp <Ntt> | Semi conductor device manufacturing method |
| JPS51142929A (en) * | 1975-06-04 | 1976-12-08 | Hitachi Ltd | Production method of n channel mis semiconductor devices |
| JPS5260571A (en) * | 1975-11-13 | 1977-05-19 | Nec Corp | Semiconductor device |
| JPS5333074A (en) * | 1976-09-08 | 1978-03-28 | Sanyo Electric Co Ltd | Production of complementary type insulated gate field effect semiconductor device |
| JPS53142196A (en) * | 1977-05-18 | 1978-12-11 | Hitachi Ltd | Bipolar type semiconductor device |
| JPS5912424A (ja) * | 1982-04-24 | 1984-01-23 | プラウベル・フアインメハニツク・ウント・オプテイツク・ゲエゼルシヤフト・ミツト・ベエシユレンクタ・ハフトウング | 写真撮影用ピントグラスカメラ |
| JPS59125719A (ja) * | 1983-01-06 | 1984-07-20 | Fuji Photo Optical Co Ltd | フロ−テイング機構 |
| JPH02117058A (ja) * | 1988-10-25 | 1990-05-01 | Nissin High Voltage Co Ltd | 電子線照射装置 |
| JPH03101264A (ja) * | 1990-05-07 | 1991-04-26 | Nec Corp | 相補型電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4033797A (en) | Method of manufacturing a complementary metal-insulation-semiconductor circuit | |
| KR890004962B1 (ko) | 반도체장치 및 그 제조방법 | |
| CA1203643A (en) | Semiconductor device interconnection pattern with rim | |
| US20030141552A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| KR940006668B1 (ko) | 반도체 집적회로 장치의 제조방법 | |
| KR0152640B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP2002016080A (ja) | トレンチゲート型ｍｏｓｆｅｔの製造方法 | |
| US4566174A (en) | Semiconductor device and method for manufacturing the same | |
| JP4477197B2 (ja) | 半導体装置の製造方法 | |
| JPH03114235A (ja) | 電荷転送デバイスを含む半導体装置およびその製造方法 | |
| KR20000003951A (ko) | 에스오아이 소자의 소자분리 방법 | |
| JPH07120705B2 (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| KR950001955B1 (ko) | 반도체장치와 그 제조방법 | |
| JPS6187375A (ja) | 半導体装置の製造方法 | |
| JPH03101264A (ja) | 相補型電界効果トランジスタの製造方法 | |
| JPH07297275A (ja) | 半導体装置の製造方法 | |
| KR0161893B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| JP2534667B2 (ja) | 半導体装置及びその製造方法 | |
| JP3584866B2 (ja) | 半導体装置の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| KR100206579B1 (ko) | 집적 주입 논리(i l) 소자 및 그 제조 방법 | |
| JPH0222858A (ja) | 半導体装置 | |
| KR100200881B1 (ko) | 고전압 반도체 소자 및 그의 제조방법 | |
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPH04242934A (ja) | 半導体装置の製造方法 |