DE2726481C2 - Ansteuereinrichtung für eine Matrix von Bilddarstellungselementen - Google Patents

Ansteuereinrichtung für eine Matrix von Bilddarstellungselementen

Info

Publication number
DE2726481C2
DE2726481C2 DE2726481A DE2726481A DE2726481C2 DE 2726481 C2 DE2726481 C2 DE 2726481C2 DE 2726481 A DE2726481 A DE 2726481A DE 2726481 A DE2726481 A DE 2726481A DE 2726481 C2 DE2726481 C2 DE 2726481C2
Authority
DE
Germany
Prior art keywords
column
signals
control device
signal
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2726481A
Other languages
English (en)
Other versions
DE2726481A1 (de
Inventor
Juris A. Murrysville Pa. Asars
Edwin W. Pittsburgh Pa. Greeneich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE2726481A1 publication Critical patent/DE2726481A1/de
Application granted granted Critical
Publication of DE2726481C2 publication Critical patent/DE2726481C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

Die Erfindung betrifft eine Ansteuereinrichtung für eine Matrix aus jeweils mit Signalspeichereinrichtungen (CJ versehenen Bilddarstellungselementen (CmX bei der jedes Bilddarstellungselement von einem Schalttransistor angesteuert wird, der seinerseits über einen Zeilen- (oder Spalten-) Ansteuerdraht und über einen Spalten- (oder Zeilen-) Ansteuerdraht (Y bzw. X) ansteuerbar ist, wobei die Ansteuereinrichtung die gleichzeitige Ansteuerung einer ganzen Zeile (bzw. Spalte) mittels Signalspeichereinrichtungen erlaubt.
Während bei herkömmlichen Kathodenstrahl rohrdarstellungen ein abtastender Elektronenstrahl verwendet wird, um einzelne Bildpunkte auf dem Bildschirm zu adressieren, wird bei großflächigen, flachen Bildschirmplatten, die auf Festkörperbasis arbeiten, alphanumerische Information wie auch Videobildinformation mit Hilfe der Adressierung der einzelnen Punkte durch die elektronische Auswahl entsprechender leitender Sammelschienen erreicht, die die erforderlichen elektrischen Signale an eine Matrix von Biidelementen führen, die auf der Darstellungsoberfläche angeordnet sind.
Typischerweise bestehen derartige flache Darstellungsplatten aus einer rechteckigen Matrix von lichtemittierenden oder lichtsteuernden Elementen, wobei jedem Element ein Steuerkreis zugeordnet ist, der auf Eins-Für-Eins-Basis nächstliegend zum Element angeordnet ist. Ein querliegendes Gitter von leitenden Sammelschienen wird benutzt, um die einzelnen Bildelemente mit dem Adressiersystem der Außenwelt zu verbinden. Statt einer einzigen Sammelschiene für jedes Element wird eine Koinzidenz-Adressierung benutzt, wodurch alle Elemente einer bestimmten Reihe mit einer Sammelschiene verbunden sind, während alle Elemente einer gegebenen Spalte mit einer Sammelschiene verbunden sind, die im rechten Winkel
zu der Sammelschiene der Reihe verläuft. Dieses Verfahren erfordert für eine Platte, die eine Matrix von Ot x η Elementen enthält, nur m + η Verbindungen, statt m x λ Verbindungen. Signale, die gleichzeitig einer Reihe und einer Spalte zugeführt werden, adressieren s das Element, das am Schnittpunkt der zwei Sammelschienen angeordnet ist. Auf diese Weise wird die gesamte Darstellungsplatte durch Abtasten aller Reihen- und Spaltensammelschienen adressiert.
Das vorstehend beschriebene ΛΓ-y-Adressierschema verringert stark die Anzahl der Plattenverbindungen, doch ist immer noch ein Kabel mit 1000 Drähten erforderlich, um eine Platte mit voller Fernsehauflösung von beispielsweise 500 Bildpunkten χ 500 Zeilen anzuschließen. Es ergibt sich daher die Notwendigkeit, einen is Peripheriezwischenschaltkreis zu schaffen, der in bequemer Weise an die äußere Kante der Darstellungsplatte angeschlossen oder an diese angepaßt werden kann, wobei dieser Schaltkreis jede der X- und K-Sammelschienen adressiert und nur eine minimale Anzahl von externen Verbindungsleitungen aufweist.
Eine Ansteuerungseinrichtung der eingangs genannten Art ist aus der Zeitschrift »IEEE Transactions on Electron Devices, Sept. 1975, Vol. ED-22, Nr. 9, Seiten 739 bis 748« bereits bekannt. Außerdem ist aus der US-PS 37 93 629, i nsbesondere aus der dortigen F i g. 2 und dem zugehörigen Text, bereits eine Ansteuereinrichtung für eine aus Bilddarstellungselementen bestehenden Matrix M bekannt, die eine Einrichtung CG besitzt, welche die einen Teil einer Zeile entsprechenden Bildpunktsignale A ... E an eine Speichereinrichtung CSR liefert, bis alle Bildpunktsignale einer Zeile sich in der Speichereinrichtung CSR befinden, worauf diese Bildpunktsignale an die Matrix übertragen werden.
Es ist aber nicht erkennbar, wie die Merkmale der US-PS 3793629 in geeigneter Weise bei einer Darstellungsplatte gemäß der Zeitschriftenveröffentlichung schaltungstechnisch angewendet werden können.
Aufgabe der Erfindung ist es, die Ansteuereinrichtung der eingangs genannten Art dahin gehend weiterzubilden, daß mit möglichst einfachen Mitteln die Ansteuerung in der Weise betrieben werden kann, daß jedes Element des Darstellungsfeldes nicht mit MHz-Geschwindigkeit (falls ein Fernsehraster angewendet wird) abgetastet werden muß, sondern mit wesentlich geringerer Geschwindigkeit, wobei infolge der zeilenweise Adressierung nicht nur die Darstellung von alphanumerischer Information, sondern auch von Videoinformation herkömmlicher Fernsehgeschwindigkeit mit wesentlich verringerten Betriebsanforderunge η für die Dünnschicht-Transistoreinrichtungen ermöglicht wird.
Gelöst wird die Aufgabe dadurch, daß die Ansteuereinrichtung m Spalten- (oder Zeilen-) Steueranschlüsse, aber nur η Informationssignaleingänge aufweist, wobei m > η ist, daß die Ansteuereinrichtung mehrere parallele Netzwerke umfaßt, wobei jedes Netzwerk mit Taktsignalen gespeiste Dekodiereinrichtungen und jeweils η Schalttransistoreinrichtungen umfaßt, und wobei mit jeder einzelnen Schalttransistoreinrichtung eine Signalspeichereinrichtung verbunden ist, daß den η Informationssignaleingängen jeweils einen Teil einer Zeile (oder Spalte) umfassende Bildpunktsignale im Parallelformat zugeführt werden und die Ansteuereinrichtung eine Gruppe von η Schalttransistoreinrichtungen nach der anderen aktiviert, wobei die in dem jeweiligen Netzwerk vorhandenen η Schalttransistoreinrichtungen von den zugehörigen Dekodiereinrichtungen gleichzeitig betätigt v-erden, um die Bildpunktsignale zu den entsprechenden zugehörigen Signalspeichereinrichtungen zu übertragen, so daß die Bildpunktsignale einer jeden gesamten Zeile (oder Spalte) vor der Übertragung der Bildpunktsignale der Zeile an die Matrix gesammelt und gespeichert werden können.
Durch diese Maßnahmen lassen sich die Bandbreitenanforderungen an die Verknüpfungsebmente für die Signale der einzelnen Darstellungselemente wie auch für die Informationssammelschienen um einen Faktor reduzieren, der ungefähr gleich der Anzahl der Elemente einer Darstellungszeile ist, also beispielsweise um den Faktor 500.
In den Unteransprüchen werden weitere Ausgestaltungen der Erfindung dargestellt.
Die Erfindung wird nachfolgend anhand eines Ausfühmngsbeispiels näher erläutert, das in den Zeichnungen dargestellt ist. Es zeigt
Fig. 1 eine schematische Darstellung eines flachen plattenartigen Darstellungssystems, das die erfindungsgemäße Ansteuereinrichtung umfaßt;
Fig. 2 ein elektrisches Schema für einen typischen Darstellungselementschaltkreis, der bei der erfindungsgemäßen Ansteuereinrichtung verwendbar ist;
Fig. 3 ein Schaltkreisschema der erfindungsgemäßen Ansteuereinrichtung;
Fig. 4 eine elektrische Schemadarstellung der Art und Weise, wie der Taktdekodierer angeschlossen ist, um die Schaltung der Darstellungsinformationssignale zu steuern; und
Fig. 5 ein Wellenformdiagramm des Taktausganges zur Erläuterung des Betriebs des Taktdekodierers.
In Fig. 1 ist eine durch Dünnschichttransistoren gesteuerte Darstellungsplatte 10 wiedergegeben, die eine rechteckige Matrix aus lichtemittierenden oder lichtsteuernden Elementen umfaßt und bei der zu jedem auf einem Substrat angeordneten Element ein zugehöriger Dünnschichttransistorsteuerungsschaltkreis vorhanden ist. Die Darstellungselemente sind mittels Sammelschienenmatrizen miteinander verbunden. Eine derartige flache Darstellungsplatte wird in Einzelheiten in dem Aufsatz »A 6 x 6-in 20-lpi Electroluminescent Display Panel« in IEEE Transactions, on Electron Devices, Sept. 1975, Vol. ED-22, Nr. 9, Seiten 739 bis 748.
Die Darstellungsplatte kann verwendet werden, um Video-Information wiederzugeben, wie beispielsweise ein Fernseh-Video-Signal herkömmlicher Art, wie aber auch alpha-numerische Information.
Ein Darstellungsinformationssignalschaltkreis 12 ist an einen Informationssignalkommutator 14 angeschlossen, der das Informationssignal verarbeitet und die gewünschte Anzahl von parallelen Signalleitungen liefert, die einem peripheren Abtast- und Antriebsschaltkreis oder Ansteuereinrichtung 16 erfindungsgemäß zugeführt werden. Der periphere Abtast- und Antriebsschaltkreis 16 dient als Signalorganisator zur Verarbeitung und Organisation des Darstellungseingangssignals.
Der Signalkommutator 14 stellt den Zwischenschaltkreis zwischen dem Video-Eingangssignal und dem Abtaster 16 dar. Seine Funktion liegt in der Teilung des eingehenden Videos, sei es nun analoges Fernsehsignal oder binäre alpha-numerische Information, in beispielsweise sieben parallele Komponenten, die sieben aufeinanderfolgende Video-»Punkte« in einer gegebenen horizontalen Zeile des dargestellten Videos repräsentie-
ren. Der Kommutator 14 muß auch den Spannungspegel der sieben Video-Ausgangssignale mit den Spannungsanforderungen der Darstellungsplatte kompatibel machen. Im wesentlichen führt der Signalkommutator oder Organisator 14 eine Abtast- und Haltefunktion aus, bei der die Amplitude des eingehenden Video-Signals nacheinander in Siebener-Gruppen abgetastet und gleichzeitig dem Abtaster repräsentiert wird.
Für analoge Fernseh-Video-Informationssignale umfaßt der Organisator oder Kommutator 14 mehrere serienförmige Verzögerungsleitungen, von denen jede mit den Abtast- und Halteeinrichtungen verbunden ist. Für die dargestellte Ausfuhrungsform mit sieben Eingangsleitungen für den peripheren Abtaster wären sieben Verzögerungsleitungen und sieben Abtast- und is Haiteeinrichtungen vorhanden. Ein Taktgeber würde alle Abtast- und Halteeinrichtungen betätigen, um die in dem peripheren Abtaster enthaltenen Signale periodisch zu übertragen. Das Video-Zeilentaktsignal wird auch einem Vertikalabtaster 20 zugeführt.
Für binäre ailpha-numerische Information, die mit viel niedrigeren Raten zur Darstellung auf der Platte zugeführt werden kann, kann ein herkömmliches alphanumerisches Zeichengeneratorsystem vom Typ ASCII 7x5 font benutzt werden, um der Funktion der Darstellungssignaleinrichtungen 12 und des Signalkommutators 14 zu dienen. Ein Binärzähler und Dekodierer sind mit einem ASCII Zeichengenerator verbunden, wie beispielsweise mit einem Hochgeschwindigkeitszeichengenerator vom Typ Signetics Silicon Gate MOS 2513, um Signale zu erzeugen, die einem peripheren Abtaster zugeführt werden, wobei der Dekodierer auch mit vertikalen Abtasteinrichtungen verbunden ist, um die Adressierung der Platte zu synchronisieren.
Der periphere Abtast- und Antriebsschaltkreis 16 kann ein Dünnschichtschaltkreis sein, der als eine multiplexierte lineare Anordnung von Analogschaltern arbeitet und noch erläutert wird. Die Takteinrichtungen 18 liefern Taktsteuerimpulse, die einem Taktverknüpfungsglied zugeführt werden, das Teil des Abtast- und Antriebsschaltkreises ist, um einen Dekodierer zu bilden, der nacheinander eine gewünschte Anzahl von Informationstreibern adressiert.
Die Vertikalabtasteinrichtung 20 synchronisiert die Zeiienschaitsignaie mit den entsprechenden Spaltensignalen für die Koinzidenzaktivierung einer Zeile von Lichtsteuerelementen auf der Platte. Eine Vertikalabtastsignalleitung von der Abtasteinrichtung 20 ist mit einer jeden horizontalen Sammelschiene auf der Platte 10 verbunden. Parallele Sammelschienen erstrecken sich von jedem Darstellungselement und sind gemeinsam hinsichtlich einer Wechselstromleistungsversorgungseinrichtung 22 geerdet, welche mit einer gemeinsamen lichtdurchlässigen Elektrode verbunden ist, die über der gesamten Platte angeordnet ist.
Der Elementschaltkreis eines jeden Darstellungselementes ist in Fig. 2 zu erkennen. Mehrere parallele Sammelschienen X1 erstrecken sich vertikal über die Platte und sind mit dem peripheren Abtast- und Antriebsschaltkreis verbunden, wobei das Informationssignal an diese Sammelschiene X, geliefert wird. Die horizontalen Sammelschienen Yj sind mit den vertikalen Abtasteinrichtungen verbunden. Eine andere Mehrzahl von parallelen gemeinsamen Sammelschienen Ki ermöglichen die Verbindung der elementaren Darstellungszelle mit einem gemeinsamen Bezugspotential bezüglich der Wechselstromleistungsquelle. Die Darstellungsplatte und ihr Betrieb sind in größeren Einzelheiten in der US-PS 4006383 enthalten. Der Transistor Γι arbeitet als spannungsgesteuerter »Schalter«, wobei die Einschaltimpedanz dieses »Schalters« durch das Potential gesteuert wird, das der Gate-Sammelschiene Yj zugeführt wird. Die Drain-Elektrode von T\ ist mit der Sammelschiene X, verbunden. Die Einrichtungen sind in der Weise vorgespannt, daß T\ leitet, wenn positives Potential an das Gate geliefert wird. An X1 erscheinende Video-Information wird dann an einen Speicherkondensator C, übertragen, der bei (X1, Yj) liegt, wenn Γι leitet.
Der Transistor Ti arbeitet als ein spannungsgesteuerter »Widerstand«, weil seine Impedanz von dem Potential bestimmt wird, das im Kondensator C1 gespeichert ist. Der Wert dieser Impedanz bestimmt das Ausmaß der Wechselstromerregung, das über dem mit Cel bezeichneten elektrolumineszenten Element erscheint.
Das dargestellte Adressiersystem ist ein System, das eine Zeile zur Zeit liefert. Im Gegensatz zu normalem »raster«artigen Adressieren, bei dem jedes Element des Darstellungsfeldes mit Megahertz-Geschwindigkeit nacheinander abgetastet wird, ermöglicht die zeilenweise Adressierung nicht nur die Darstellung von alpha-numerischer Information, sondern auch von Video-Information von herkömmlicher Fernsehgeschwindigkeit mit nur bescheidenen Betriebsanforderungen für die Dünnschichttransistoreinrichtungen (TFT). Bei diesem Verfahren werden Video-Signale (Grauskala) für eine gesamte Zeile von Darstellungselementen zuerst aufeinanderfolgend in einem analogen Video-Register gespeichert. Diese Funktion wird vom Abtaster 16 durchgeführt. Die Ausgänge dieses Registers werden der Darstellungsplatte über die vertikalen Informationssammelschienen (X1) zugeführt und dann den entsprechenden Speicherkondensatorelementen gleichzeitig zugeführt, wenn ein Schaltimpuls an der ausgewählten horizontalen Schiene (Yj) alle Elementensignalverknüpfungsglieder dieser Zeile betätigt. Die Einführung eines speichernden Zwischenregisters C, an jedem Darstellungspunkt ermäßigt die Bandbreitenanforderungen an die Verknüpfungsglieder für die Signale der Darstellungselemente wie auch für die Informationssammelschienen um einen Faktor, der ungefähr gleich der Anzahl der Elemente einer Darstellungszeile ist.
Wenn man es sehr einfach ausdrückt, ist es die Funktion von Ti, das über die Sammelschiene X1 zugeführte Potential Vx, das an der Drain-Elektrode von T\ erscheint, an den Speicherkondensator C1 zu übertragen, und zwar immer dann, wenn das über die Schiene Yj zugeführte Gatepotential Vy positiv ist. Das im Kondensator Cj gespeicherte Potential V1 steuert dann den Leitungspegel von Γ2, was wiederum das effektive Wechselpotential moduliert, das an der elektrolumineszenten Schicht anliegt.
Die resultierende Wechselstromkomponente, die über der elektrolumineszenten Schicht erscheint, ist eine komplexe Funktion. Es wurde gefunden, daß die Grauskala im wesentlichen nur eine Funktion des effektiven eingeschalteten Widerstandes von Ti ist, während das Ein-Aus-Kontrastverhältnis sowohl vom Einschaltwiderstand von Γ2 als auch vom Abschaltleckstrom abhängt.
Der periphere Abtast- und Antriebsschaltkreis 16 arbeitet als eine multiplexierte lineare Anordnung von Analogschaltern, wobei die Anzahl der externen Leitungsverbindungen zur Darstellungsplatte vermindert wird. Der Ausdruck »analog« bezieht sich auf die Fähig-
keit des Schaltkreises, Eingangsinformationssignale variabler Amplitude anzunehmen und zu verarbeiten, die dazu verwendet werden können, die Grauskala eines jeden Darstellungselementes zu steuern. Der Schaltkreis arbeitet auch mit zweipegligen (ein-aus) alphanumerischen Informationssignalen.
Der periphere Abtast- und Antriebsschaltkreis 16 ist in Fig. 3 in größeren Einzelheiten dargestellt und umfaßt eine Serie von parallelen Dekodiernetzwerken, die entsprechend von den Transistoren TAl- 7Dl; 7X2- 7D2, usw. gebildet werden. Ein Dekodiernetzwerk wird für jede Gruppe von sieben Informationssignal-Gates TIl-TYJ gebildet. Die Takteinrichtungen 18 erzeugen vier binäre Taktausgänge A, B, C, D, die mit den Gates der Dekodiertransistornetzwerke verbunden sind. Das parallele Transistornetzwerk 7X1-7Dl bildet eines von sechzehn Dekodierern, die verwendet werden, um das erste Netzwerk von sieben Informationssignal-Gates von Γ11 - TYI zu adressieren. Die Informationssignaltransistoren 7Ί1- 7*17 sind entsprechend an Informationssignalorganisatorausgänge V-I bis V-I angeschlossen. Ein Speicherkondensator C- AW ist zwischen jeder Informationssignaltransistor-Source und den Spaltensammelschienen X-I bis X- N und einer gemeinsamen Schiene angeschlossen. Diese Spaltensammelschienen X- N sind mit entsprechenden X1 Spaltensammelschienen auf der Darstellungsplatte 10 verbunden.
Die Transistoren 7Ll- TL 8 sind Lasttransistoren, die mit einem Lastpotential und mit einem entsprechenden Parallel-Dekodiernetzwerk verbunden sind, d.h. TLl mit TAl- TDl. Die Transistoren TA'- TD' werden,verwendet, um komplementäre Taktimpulse A-D zu erzeugen, die einen von den sechzehn Dekodierern vervollständigen.
Wenn die Informationssignale gleichzeitig an den Quellen (Sources) von TIl-TYl angeordnet werden und diese Transistoren durch das Anlegen eines Taktsignales an ihre Gates eingeschaltet werden, wird das Informationssignal an den entsprechenden Speicherkondensatoren C-Xl bis C-Xl geladen und gespeichert. Die nächsten Informationssignaleingänge werden den Transistoren 771 bis 7*27 zugeführt und das Informationssignal auf den Kondensatoren C- XS bis C- ΑΊ4 geladen. Dies wird wiederholt, bis die gesamte Zeile von Informationssignalen in jedem der Kondensatoren C - JfW geladen worden ist. Zu dieser Zeit liefert die vertikale Abtasteinrichtung 20 ein Signal, welches ein Synchronisierungssignal darstellt, das von der Darstellungssignaleinrichtung 12 abgeleitet wurde, die alle Schalttransistoren 71 für die Plattenzeile betätigt, um das Informationssignal vom Kondensator C-XN auf den peripheren Schaltkreis zu den Speicherkondensatoren Cr zu übertragen, die zu dem jeweiligen Darstellungselement in einer jeweiligen Zeile der Platte gehört.
In Fig. 4 und 5 ist ein einzelnes Dekodiernetzwerk und ein Informationsschalttransistor 7Ί1 dargestellt, um den Betrieb zu erläutern, wobei typische Taktsignale für den Eins-aus-Sechzehn-Dekodierbetrieb verwendet werden. Zur Zeit /1 werden die Informationssignaleingänge bei V-I bis K-7 zu den entsprechenden Speicherkondensatoren C-JTl bis C-Xl übertragen. Zur Zeit /2 werden die bei V-1 bis V- 7 erscheinenden Signaleingänge zu den entsprechenden Kondensatoren C- XS bis C- X14 übertragen.
Der Abtast-und Antriebsschaltkreis der vorliegenden Erfindung wird vorzugsweise dadurch hergestellt, daß Dünnschichtschaltkreiselemente auf die Kante des isolierenden Subtrates abgelagert werden, das die Darstellungsplatte bildet. Alle Transistoren, Kondensatoren, Leitungen und Schienen der peripheren Schaltung sind Dünnschichtelemente, die durch aufeinanderfolgende Ablagerung ausgewählter Materialien durch Masken hindurch hergestellt werden.
Der erfindungsgemäße Abtast- und Antriebsschaltkreis besitzt zahlreiche Informationssignalausgangsleitungen m, die der Anzahl der Spalten der Darstellungsplatte entspricht, und besitzt wenige Signaleingangsleitungen n, wobei m > n. Für eine typische Platte mit einer Seitenlänge von 15 cm kann m etwa 192 betragen, während η etwa 7 ist.
Die genaue Anzahl der Spalten und Zeilen auf der Darstellungsplatte und damit die Anzahl der parallelen Transistornetzwerke und Informationssignalausgänge von dem peripheren Abtast- und Antriebsschaltkreis ist eine Frage der Wahl, die stark variieren kann, abhängig von den Auflösungsanforderungen an die Platte.
Die Anzahl der Informationssignaleingänge zu dem peripheren Abtast- und Antriebsschaltkreis kann ebenfalls verändert werden, so daß, falls fünf Eingänge vorhanden wären, nur fünf Schalttransistoren in jedem Parallelnetzwerk vorhanden sind. Die Anwendung von sieben derartigen Eingängen macht den peripheren Abtast- und Antriebsschaltkreis leichter mit herkömmlichen alpha-numerischen Signalorganisatoren kompatibel, wie beispielsweise mit den ASCII Zeichensystemen, die bereits bei verschiedenen Matrix-Darstellungsplatten, wie Gasentladungsplatten, verwendet worden sind.
Die Dünnschichttransistoren und andere Dünnschichtbauteile der peripheren Abtaster werden in aufeinanderfolgenden Schritten in einem geeigneten Vakuumsystem unter Anwendung eines durchbrochenen Maskensystems abgelagert. Die Transistoren sind grundsätzlich Cadmium-Selenid-Halbleitereinrichtungen, mit Quellen- und Senkenkontakten aus Kupfer. Eine dünne Indiumschicht wird typischweiese auf den Halbleiterkanal abgelagert, um die Leitfähigkeit und die Eigenschaft der Einrichtung zu ändern. Die Transistor-Gates und die Sammelschiene bestehen typischerweise aus Aluminium, das in einer Breite von mehreren tausendstel Zoll (0,001 Zoll = 0,025 mm) und mit einer Dicke von etwa i 000 A abgelagert ist. Die Kondensatoren sind Aluminiumplättchen mit Aluminiumoxid, die die Plättchen trennen. Aluminiumoxidisolierung wird typischerweise verwendet, um Überkreuzungspunkte auf der Anordnung zu trennen und zu isolieren. Diese Schichtablagerungverfahren sind bekannt und beispielsweise in »Vacuum Deposition of Thin Films« von L. Hollard, J. Wylie & Sons, NY, 1956, beschrieben. Eine vollständige Beschreibung der Dünnschichttransistortechnologie kann dem Kapitel 9 von »Field Effect Transistors«, von P. Weimer, Prentice Hall, Englewood Cliffs, NJ., 1966, entnommen werden.
Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Ansteuereinrichtung für eine Matrix aus jeweils mit Signalspeichereinrichtungen (Cs) versehenen Bilddarstellungselementen (Cet), bei der jedes Bilddarstellungselement von einem Schalttransistor (71, 72) angesteuert wird, der seinerseits über einen Zeilen- (oder Spalten-) Ansteuerdraht und über einen Spalten- (oder Zeilen-) Ansteuerdraht (Y bzw. X) ansteuerbar ist, wobei die Ansteuereinrichtung die gleichzeitige Ansteuerung einer ganzen Zeile (bzw. Spalte) mittels Signalspeichereinrichtungen erlaubt, dadurch gekennzeichnet, daß die Ansteuereinrichtung (16) m Spalten- (oder Zeilen-) Steueranschlüsse (ΛΓ-1, X-I, ... X-m), aber nur η Informationssignaleingänge (V-\, V-I,... V-I, A, B, C, D) aufweist, wobei m > η ist, daß die Ansteuereinrichtung mehrere parallele Netzwerke(JLl, TLl, TAl, TBl,...; TL3, TLA; TAl, TBl,... ;... TLl, 718, TAA, TBA,...;...) umfaßt, wobei jedes Netzwerk mit Taktsignalen gespeiste Dekodiereinrichtungen (TA, TB, TC, JD, sowie z.B. TLl, TA'oder TL A, TB',...) und jeweils η Schalttransistoreinrichtungen (z.B. TU, TU, TU ... TVJ) umfaßt und wobei mit jeder einzelnen Schalttransistoreinrichtung (Γ11...) eine Signalspeichereinrichtung (C-Xl, C-Xl, ...) verbunden ist, daß den η Informationssignaleingängen jeweils einen Teil einer Zeile (oder Spalte) umfassende Bildpunktsignale im Parallelformat zugeführt werden und die Ansteuereinrichtung (16) eine Gruppe von η Schalttransistoreinrichtungen (Γ11...) nach der anderen aktiviert, wobei die in dem jeweiligen Netzwerk vorhandenen η Schalttransistoreinrichtungen (7Ί1...) von den zugehörigen Dekodiereinrichtungen gleichzeitig betätigt werden, um die Bildpunilctsignale zu den entsprechenden zugehörigen Signalspeichereinrichtungen (C-Xl, C-Xl,...) zu übertragen, so daß die Bildsignalpunkte einer jeden gesamten Zeile (oder Spalte) vor der Übertragung der Bildpunktsignale der Zeile an die Matrix (10) gesammelt und gespeichert werden können.
2. Ansteuereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Dekodiereinrichtung (Fig. 4) mehrere parallele Transistonietzwerke (TAl- TDl) umfaßt, die auf die Taktsignale (A, B, C, D) reagieren und sequenziell Einschaltsignale erzeugen, daß die Signalspeichereinrichtungen mehrere Kondensatornetzwerke (C-Xl, C-Xl,...) umfassen, und daß die Schalttransistoreinrichtungen mehrere Transistorparallelnetzwerke (ζ. Β. 7Ί1- TYI umfassen, in denen einzelne Transistoren so angeschlossen sind, daß sie die Eingangssignal (K- 1, V-2,...) aufnehmen, wobei die Steuerelektroden der Transistoren eines gegebenen Netzwerkes gemeinsam mit der Dekodiereinrichtung (z.B. 7X1- 7Dl) verbunden sind, und sequenzielle Einschaltsignale sequenziell die entsprechenden Parallelnetzwerke betätigen, so daß Eingangssignal^ von Serieneingangssignalen zu Parallelausgangssignalen umgesetzt werden, die auf den Kondensatoren (z. B. C-Xl bis C-Xl) in einem mit den Transistoren verbundenen Netzwerk gespeichert werden.
3. Ansteuereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schalttransistoreinrichtungen mehrere gemeinsam gesteuerte Dünnschichttransistoranordnungen mit Senke (Drain), Quelle (Source) und Steuerelektrode (Gate) (z.B. TIl-TYl) umfassen, wobei die einzelnen Senken so angeschlossen sind, daß sie die Eingangssignaie (K-I bis K-7) erhalten, und daß entsprechende Quellen mit einer eine Zeile (oder Spalte) darstellenden Ausgangssignale (z. B. X-I bis X-I) verbunden sind, die einen Dünnschichtsignalspeichcrkondensator (z. B. C-Zl bis C-Xl) umfassen, wobei die Anzahl der so gemeinsam gesteuerten Transistoren der Anzahl der Spalten (oder Zeilen) der Darstellungsmatrix entspricht, und wobei jeder Signalspeicherkondensator mit einer Darstellungsmatrixspalten- (oder -zeilen-) -zuführung verbunden ist; und daß die Dekodiereinrichtungen eine Serie von Schaltsignalen (z.B. A, B, C, D) in periodischen Abständen (Abtastwiederholungszeit) erzeugen, um die zu dieser Zeit den einzelnen Transistoren zugeführten Signalpegel zum Speicherkondensator zu übertragen, so daß eine gesamte Zeile (oder Spalte) an Signaiinfbrmation gesammelt und gespeichert und in einfacher Weise gleichzeitig einer ausgewählten Zeile (oder Spalte) der Darstellungsmatrix zugeführt werden kann.
4. Ansteuereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Schaltkreis integral auf zumindest einer peripheren Kante eines Substrats aufgebracht ist, auf dem sich die Darstellungsmatrix (10) befindet.
DE2726481A 1976-06-14 1977-06-11 Ansteuereinrichtung für eine Matrix von Bilddarstellungselementen Expired DE2726481C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/695,676 US4110662A (en) 1976-06-14 1976-06-14 Thin-film analog video scan and driver circuit for solid state displays

Publications (2)

Publication Number Publication Date
DE2726481A1 DE2726481A1 (de) 1977-12-29
DE2726481C2 true DE2726481C2 (de) 1986-08-14

Family

ID=24794021

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2726481A Expired DE2726481C2 (de) 1976-06-14 1977-06-11 Ansteuereinrichtung für eine Matrix von Bilddarstellungselementen

Country Status (6)

Country Link
US (1) US4110662A (de)
JP (1) JPS598108B2 (de)
DE (1) DE2726481C2 (de)
FR (1) FR2355349A1 (de)
GB (1) GB1577463A (de)
NL (1) NL185745C (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738586A1 (de) * 1976-08-31 1978-03-02 Kenneth Mason Holdings Ltd Datenverarbeitungseinheit zum verarbeiten gedruckter daten
US4190836A (en) * 1976-11-15 1980-02-26 Hitachi, Ltd. Dynamic drive circuit for light-emitting diodes
JPS54109722A (en) * 1978-02-16 1979-08-28 Sony Corp Flat-type picture display device
NL7904282A (nl) * 1979-05-31 1980-12-02 Philips Nv Weergeefinrichting.
DE3026392C2 (de) * 1980-02-26 1985-08-22 Sharp K.K., Osaka Anzeigevorrichtung mit einem elektrolumineszenten Dünnschichtelement zur Bilddarstellung
JPS5799688A (en) * 1980-12-11 1982-06-21 Sharp Kk Display driving circuit
JPS57201295A (en) * 1981-06-04 1982-12-09 Sony Corp Two-dimensional address device
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
FR2594580B1 (fr) * 1982-07-12 1988-11-04 Hosiden Electronics Co Procede de fabrication d'afficheur a cristaux liquides en matrice de points et afficheur ainsi fabrique
JPS5961818A (ja) * 1982-10-01 1984-04-09 Seiko Epson Corp 液晶表示装置
JPS59208590A (ja) * 1983-05-11 1984-11-26 シャープ株式会社 表示装置の駆動回路
US4646079A (en) * 1984-09-12 1987-02-24 Cornell Research Foundation, Inc. Self-scanning electroluminescent display
JPS6180226A (ja) * 1984-09-28 1986-04-23 Toshiba Corp アクテイブ・マトリツクス駆動装置
JPS61236593A (ja) * 1985-04-12 1986-10-21 松下電器産業株式会社 表示装置および表示方法
JPH0450961Y2 (de) * 1986-08-11 1992-12-01
DE3854163T2 (de) * 1987-01-09 1996-04-04 Hitachi Ltd Verfahren und Schaltung zum Abtasten von kapazitiven Belastungen.
JPH02500467A (ja) * 1987-03-16 1990-02-15 ザ　チェリー　コーポレーション 映像表示装置用インターフェース
US4890101A (en) * 1987-08-24 1989-12-26 North American Philips Corporation Apparatus for addressing active displays
US4870399A (en) * 1987-08-24 1989-09-26 North American Philips Corporation Apparatus for addressing active displays
US4963860A (en) * 1988-02-01 1990-10-16 General Electric Company Integrated matrix display circuitry
US4872002A (en) * 1988-02-01 1989-10-03 General Electric Company Integrated matrix display circuitry
US5010325A (en) * 1988-12-19 1991-04-23 Planar Systems, Inc. Driving network for TFEL panel employing a video frame buffer
DE3931262A1 (de) * 1989-09-19 1991-03-28 Siemens Ag Monolithisch integrierte led-anordnung in zeilenform
US5521747A (en) * 1993-02-22 1996-05-28 Engle; Craig D. Electronically addressed deformable media light modulator
US5557177A (en) * 1994-01-18 1996-09-17 Engle; Craig D. Enhanced electron beam addressed storage target
US5694155A (en) * 1995-04-25 1997-12-02 Stapleton; Robert E. Flat panel display with edge contacting image area and method of manufacture thereof
DE19525019A1 (de) * 1995-06-28 1997-01-02 Dietmar Dipl Ing Hennig Erweiterte Matrixschaltungsanordnung, Multiplexverfahren und Treiberschaltungsanordnung
US5757351A (en) * 1995-10-10 1998-05-26 Off World Limited, Corp. Electrode storage display addressing system and method
JP2000163014A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6509180B1 (en) * 1999-03-11 2003-01-21 Zeachem Inc. Process for producing ethanol
US8339339B2 (en) * 2000-12-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving the same, and electronic device
JP4898387B2 (ja) * 2006-10-27 2012-03-14 Ｙｋｋ Ａｐ株式会社 建具

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3493812A (en) * 1967-04-26 1970-02-03 Rca Corp Integrated thin film translators
US3716658A (en) * 1967-06-13 1973-02-13 M Rackman Liquid-crystal television display system
US3513258A (en) * 1967-06-13 1970-05-19 Michael I Rackman Electroluminescent television system
GB1280875A (en) * 1969-07-04 1972-07-05 Mullard Ltd Improvements relating to electrical display devices
US3696393A (en) * 1971-05-10 1972-10-03 Hughes Aircraft Co Analog display using light emitting diodes
US3765011A (en) * 1971-06-10 1973-10-09 Zenith Radio Corp Flat panel image display
US3909788A (en) * 1971-09-27 1975-09-30 Litton Systems Inc Driving circuits for light emitting diodes
US3749972A (en) * 1972-04-27 1973-07-31 Zenith Radio Corp Image display panel
US3838209A (en) * 1972-06-08 1974-09-24 Matsushita Electric Ind Co Ltd Scanning apparatus for a matrix display panel
US3885196A (en) * 1972-11-30 1975-05-20 Us Army Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry
US3787834A (en) * 1972-12-29 1974-01-22 Ibm Liquid crystal display system
GB1500259A (en) * 1974-03-05 1978-02-08 Nat Res Dev Display devices
US4006298A (en) * 1975-05-20 1977-02-01 Gte Laboratories Incorporated Bistable matrix television display system
US4006383A (en) * 1975-11-28 1977-02-01 Westinghouse Electric Corporation Electroluminescent display panel with enlarged active display areas

Also Published As

Publication number Publication date
NL185745C (nl) 1990-07-02
FR2355349B1 (de) 1983-01-28
NL7706200A (nl) 1977-12-16
DE2726481A1 (de) 1977-12-29
US4110662A (en) 1978-08-29
JPS598108B2 (ja) 1984-02-22
FR2355349A1 (fr) 1978-01-13
GB1577463A (en) 1980-10-22
NL185745B (nl) 1990-02-01
JPS52153330A (en) 1977-12-20

Similar Documents

Publication Publication Date Title
DE2726481C2 (de) Ansteuereinrichtung für eine Matrix von Bilddarstellungselementen
DE2810478C2 (de)
DE3347345C2 (de)
DE3019832C2 (de) Treiberschaltung für eine Flüssigkristallanzeigematrix
DE69914302T2 (de) Elektrolumineszierende anzeigevorrichtungen mit aktiver matrix
DE2652296A1 (de) Elektrolumineszente darstellungstafel
DE3634686A1 (de) Steuersystem fuer eine elektrolumineszierende bildanzeige
DE2604238C2 (de) Flüssigkristallanzeige
DE2439396A1 (de) Anzeigevorrichtung
DE2307487C3 (de) Anzeigevorrichtung
DE2023692A1 (de) Fernsehsystem mit flachem Bildschirm
DE3519793A1 (de) Treiberschaltung fuer matrixfoermige fluessigkristall-anzeigen
DE69911701T2 (de) Plasma-Anzeigevorrichtung
DE2834761A1 (de) Festkoerper-bildaufnahmevorrichtung
DE2064298B2 (de) Schaltungsanordnung zum Ansteuern einer Anzeigetafel
DE1512393B2 (de) Anordnung zur optischen darstel einer bildinformation
DE2349399A1 (de) Gasentladungssystem
DE2159901A1 (de) Einrichtung zur Umsetzung von Anzeigesignalen
DE2238429B2 (de) Multiplex-Steuerungsschaltung
DE4428157B4 (de) Datenempfänger und Verfahren für seinen Betrieb
DE2320073C2 (de) Steueranordnung für wechselspannungsbetriebene Gasentladungs-Bildschirme
DE2943206C2 (de) Flüssigkristall-Anzeigematrix
DE2234362B2 (de) Einrichtung zur verarbeitung digitaler symbolinformation zur darstellung von texten auf einem bildmonitor
DE2725985A1 (de) Steuer- und adressierschaltung fuer anzeigende/speichernde gasentladungstafeln
DE2843801C2 (de) Schaltungsanordnung zur Ansteuerung einer Dünnfilm-Elektroluminiszenz-Videoanzeigetafel mit Matrixstrukur

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 3/147

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee