DE2704532A1

DE2704532A1 - Inverterschaltung

Info

Publication number: DE2704532A1
Application number: DE19772704532
Authority: DE
Inventors: Hidetoshi Tanigaki
Original assignee: Furuno Electric Co Ltd
Current assignee: Furuno Electric Co Ltd
Priority date: 1976-02-03
Filing date: 1977-02-03
Publication date: 1977-08-04
Also published as: GB1543095A; JPS52107538A; US4095128A

Description

Gegenstand der Erfindung ist eine mit kleinen räumlichen Abmessungen zu verwirklichende Inverterschaltung, die zwei im Gegentakt arbeitende Transistorschaltkreise in Emitterschaltung mit vorzugsweise auf Masse liegenden Emittern aufweist. Insbesondere betrifft die Erfindung eine Inverterschaltung nach dem Oberbegriff des Patentanspruchs 1.

Um die Anforderungen an eng begrenzte Raumverhältnisse, in erster Linie bei miniaturisierten Schaltungsbaugruppen_; zu erfüllen, sind insbesondere bei Phasenumkehrschaltungen bzw. Wechselrichtern oder Invertern in den vergangenen Jahren erhebliche Anstrengungen unternommen worden, um die Baugröße

709831 /Π? «52

■1-

solcher Schaltungen zu verkleinern. Ein bekannter Weg zu diesem Ziel besteht darin, die in der Schaltung verwendeten aktiven Elemente, insbesondere Transistoren durch ein hochfrequenzeingangssignal anzusteuern. In diesem Fall wird es möglich, sehr kleine Übertrager und dementsprechend kleine Drosselspulen und Kondensatoren zur Glättung der Spannungsamplitudenschwankungen zu verwenden. Die Baugröße der gesamten Schaltung wird damit entsprechend klein.

Werden die im Gegentakt arbeitenden Transistoren jedoch basisseitig mit einem Hochfrequenz-Einganyssignal angesteuert, so gibt es eine kurze Periode, während der beide Transistoren gleichzeitig leiten, d.h. einer der Transistoren wird aufgrund des Minoritäts 1 adurujst räger-Speicheref fekts in den leitenden Zustand getrieben. Diese gleichzeitige Leitfähigkeit beider Transistoren führt zu einem hohen Stromfluß über die Kollektor-EmiLter-Strecke der Transistoren mit der Folge einer erheblichen Verschlechterung des Wirkungsgrads oder einer möglichen Beschädigung oder Zerstörung der Transistoren .

Es ist bekannt, daß der Minoritätsladungsträger-Speichereffekt durch die Ansammlung von Minoritätsladungsträgern in der Basis während des Sättigungszustands eines Transistors verursacht wird.

Um diese nachteiligen Effekte der Speicherladungszeit zu vermindern oder zu beseitigen, wurde bereits in der JP-PS 557 903 die in Fig. 1 dargestellte Schaltung vorgeschlagen. Mit diesem Schaltungsaufbau jedoch läßt sich das aufgezeigte Problem der Ladungsspeicherzeit nicht vollständig beseitigen. Die Schaltung nach Fig. 1 arbeitet folgendermaßen: Ein in der daigestel1 ten Zeichnung unterer,von einer Rückkopplungswicklung 44 gespeister Rückkopplungsweg 42 soll verhindern, daß ein Einganqssignal auf die Basis eines Transistors 4¹ gelangt, während der andere Transistor 40 sich

709831/0352

Il Ml Il I I

noch aufgrund des Minoritätsträger-Ladungsspeichereffekts im leitenden Zustand befindet. Um die Basis des Transistors 41 jedoch auf ausreichend negativem Potential und damit gesperrt zu halten, selbst dann, wenn ein Eingangssignal dieser Basis zugeführt wird, ist für die Wicklung 44 eine hohe Windungszahl erforderlich. Im Rückkopplungszweig treten also vergleichsweise hohe Leistunqsverluste in der dargestellten Diode 48, dem Widerstand 49 und der Wicklung 44 auf. Wird die Windungszahl der Wicklung 44 dagegen vermindert, so läßt sich keine ausreichend negative Vorspannung gewährleisten, d.h. der Transistor 41 beginnt zu leiten, während der Transistor 40 aufgrund des Lüdungsspeichereffekts noch

im leitfähigen Zustand steht. Auch bei dieser Schaltung gibt es also immer noch eine Zeitperiode, während der beide Transistoren gleichzeitig leitend sind. Trifft dieser Fall ein, so heben sich die im übertrager 28 aufgrund der durch die Transistoren 4O und 41 fließenden Ströme erzeugten Magnetflüsse gegenseitig auf, was bedeutet, daß der Kollektorlastwiderstand sich bis auf den Wert des ohmschen Widerstands der Primärwicklung vermindert. Als Folge davon fließen hohe Kollektorströme über die Transistoren, was zu übermäßigen Leistungsverlusten und in einigen Fällen zur vollständigen Zerstörung der Transistoren führt.

Der Erfindung liegt damit die Aufgabe zugrunde, eine Inverterschaltung zu schaffen, die sich einerseits in sehr kleiner Bauweise realisieren läßt und sich andererseits dadurch auszeichnet, daß die aufgezeigten nachteiligen Effekte der Minoritätsladungsträger-Speicherzeit beseitigt sind.

Der erfindungsgemäße Schaltungsaufbau eines Inverters, mit dem die angegebene technische Aufgabe gelöst wird, ist

durch die im Patentanspruch 1 angegebenen Merkmale gekennzeichnet. Vorteilhafte Weiterbildungen sind in Unteransprüchen angegeben.

709831/0 3 52

Eine erfindungsgemäße Inverterschaltung umfaßt zwei emitterseitig auf Masse liegende Transistoren, die über ein Paar von UND-Gliedern angesteuert werden. Der Kollektor jedes Transistors ist auf einen Eingang des dem jeweils anderen Transistor zugeordneten und diesen ansteuernden UND-Glieds zurückgeführt, während ein jeweils anderer Eingang der UND-Glieder zum einen durch den Q-Ausgang und zum anderen durch den Q-Ausgang eines Flip-Flops gespeist wird. Während des verlängerten Leitfähigkeitszustands jedes Transistors aufgrund des Minoritätsladunqsträger-Speichereffekts verhindert das abgesenkte Kollektorpotential des noch leitenden Transistors, daß das Ausgangspotential des aktivierten UND-Glieds für den anderen Transistors ansteigt und diesen leitend schaltet, wodurch ein überlappen der Leitfähigkeitsphasen, d.h. die gleichzeitige Transistorleitfähigkeit verhindert wird.

Die Schaltung läßt sich in sehr kleinen Baudimensionen und geringem Gewicht verwirklichen; sie ermöglicht den Hochfrequenz-Schalterbetrieb der Gegentakttransistorschaltung und die Verlustleistung ist ganz wesentlich gegenüber anderen bekannten Schaltungen dieser Art verkleinert. Die oben geschilderten nachteiligen Effekte der Ladungsspeicherzeit lassen sich mit der erfindungsgemäßen Schaltungsanordnung vollständig beseitigen, auch bei einer alternierenden eingangssei ticjen Hochfrequenzansteuerung des Transistorpaars.

Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnung in einer beispielsweisen Ausführungsform näher erläutert. Es zeigen:

Fig. 1 den Schaltungsaufbau des bereits erwähnten bekannten Inverters;

Fig. 2 die Schaltungsanordnung einer bevorzugten Ausführungsform eines erfindunqsgemäßen Inverters und

709831/0352

I M Ml I I I Ml Ml I Il ,11 IUMI I . I I I'

Fig. 3 zeitkorrelierte Signalverläufe an verschiedenen

Punkten der Schaltung nach Fig. 2 zur Erläuterung der Arbeitsweise dieser Schaltung.

Bei der Schaltungsanordnung nach Fig. 2 liefert ein Taktimpulsgenerator 1 die in Fig. 3a veranschaulichte Taktimpulsfolge an den Eingang eines Flip-Flops 2. Am Ausgang des Flip-Flops 2 erscheint am Q-Ausgang die in Fig. 3b dargestellte Impulsfolge, während am anderen Ausgang Q die Impulsfolge gemäß Fig. 3c auftritt. Die Ausgänge Q bzw. Q des Flip-Flops 2 sind mit einem UND-Glied 3 bzw. 4 verbunden. Die Ausgänge der UND-Glieder 3 bzw. 4 sind mit der Basis eines Transistors 5 bzw. 6 verbunden, die ein emitterseitig verbundenes und nach Masse geschaltetes Gegentakt-Transistorpaar bilden. Der Kollektor des Transistors 5 ist mit einem anderen Eingang des UND-Glieds 4 über eine Diode 7 und einen Widerstand 8 verbunden. Das in der Darstellung linksseitige Ende des Widerstands 8 ist einerseits an die Anode einer Diode 9 und andererseits an das in der Darstellung obere Ende eines nach Masse geschalteten Widerstands 10 angeschlossen. Die Kathode der Diode 9 ist mit einer geeigneten Gleichspannungsquelle V_DD verbunden. In analoger Weise ist der Kollektor des Transistors 6 mit einem anderen Eingang des UND-Glieds 3 über eine Diode 11 und einen Widerstand 12 verbunden. Das in der Darstellung linksseitige Ende des Widerstands 12 ist mit der Anode einer Diode 13 und dem unteren Ende eines nach Masse geschalteten Widerstands 14 verbunden. Die Kathode der Diode ist wiederum an die Gleichspannungsquelle V_n angeschlossen.

Die Widerstände 8 und 10 dienen dazu, den gemeinsamen Verbindungspunkt P₁ der Elemen^fe 8, 9 und 10 auf einem Spannungswert durch Unterteilung der in Fig. 3f angedeuteten Spannung zu halten,die am Kollektor 15 des Transistors 5 auftritt. Die Diode 9 dient zum Schutz des UND-Glieds 4 durch Begren-

7 0 9 8 3 1/0352

- t»—

■δ-

zum; des Spitzonwcrts der Amplitude der Spannung am Verbindunqspunkt i- uuf den Wert ^4V _nn ^^er Gleichspannungsquelle V . In analoger Weise dienen die Widerstände 12 und 14, dazu, den gemeinsamen Verbindungspunkt P^ der Elemente 12, 13, 14 auf dem gleichen Spannungspegel ⁺V zu halten wie den Punkt P , wobei auch in diesem Fall die Diode 13 zur Amplitudenbegrenzung der Spannung am Punkt P₂ auf den Wert +V dient.

Der Kollektor des Transistors 5 bzw. 6 ist mit dem oberen bzw. unteren Ende einer Primärwicklung 20 eines Übertragers 19 verbunden. Ein Mittelabgriff der Primärwicklung 20 ist mit einer Gleichspannungsquelle V verbunden. Eine Sekundärwicklung 2 1 des übertraqers 19 ist auf einen Gleichrichter 22 geschaltet.

Nachfolgend wird die Arbeitsweise der Schaltμng nach Fig. 2 unter Bezug auf die Siqna!darstellung der Fig. 3 erläutert: Es sei anuenommen, daß das Ausgangssignal e des UND-Glieds 3 zum Zeitpunkt 30 in Fig. 3e ansteige, so daß der Transistor 5 leitend wird. Das Eingangssignal e fällt zum Zeitpunkt 31 durch die Amplii .denumkehr des Rechtecksignals b ab. Der Transistor 5 verbleibt jedoch wegen des Minoritätsladungsträger-Speichereffekts bis zum Zeitpunkt 32 im leitenden Zustand, was in Fig. 3f angedeutet ist. Solange der Transistor 5 leitet, verbleibt einer der Eingänge des UND-Glieds 4, das mit dem Kollektor 15 des Transistors 5 über den Widerstand 8 und die Diode 7 verbunden ist, auf dem Spannungspeyel Null. Das Ausgangssignal des UND-Glieds 4 steigt daher bis zum Zeitpunkt 32 nicht an, obgleich es bereits zum Zeitpunkt 3 1 an seinem anderen Eingang durch das Rechtecksignal c beaufschlagt worden ist:. Nach Ablauf der Minoritäts-1 adunqs11äqer-Speiehe ι ze jt, d.h. der Zeitspanne zwischen den Zeitpunkten 31 und ',2 liiqen am Einganq des UND-Glieds 4 /wci [losii ι Vi' S i qn<i I ι j· ·υ<· "< ι , d.h. die Spannungss i gnal e c :iiul t . Je I /. t i .s t (1 j < · Uu ι -hscha 1 t bed i iiqunq ucqeben , S(M daß

7 0 Si H - ι · S 2 BAD ORIGINAL

I ί . I I I Π 1.1 ' ι ,

-V

das Ausgangssignal ansteigt und den Transistor 6 in den leitenden Zustand schaltet.

Analog liegen die Verhältnisse für den anderen Transistor 6: Obgleich das Eingangssignal g an der Basis des Transistor zum Zeitpunkt 33 abfällt, behält dieser Transistor 6 seine Leitfähigkeit aufgrund der Minoritätsladungsspeicherung bis zum Zeitpunkt 34 bei. Während der Transistor 6 leitet, steht einer der Eingänge des UND-Glieds 3 auf Spannungspegel Null. Dies bedeutet, daß am Ausgang des UND-Glieds 3 bis zum Zeitpunkt 34 kein Siqnalanstieg erfolgt, obgleich bereits am anderen Einqang das Rechtecksignal b ansteht. Nach Ablauf der Minoritätsladungsträger-Speicherzeit vom Zeitpunkt 33 bis zum Zeitpunkt 34 treten an beiden Eingängen des UND-Glieds 3 positive Siqnulspannungen b und d auf, so daß das Ausgangssignal e ansteigt. Gelangt dieses Signal e auf die Basis 17 des Transistors 5, so schaltet dieser durch, d.h. wird leitend.

Diese Schaltvorgänge wiederholen sich, d.h. die Transistoren 5 und 6 werden in Abhängigkeit von den Ausgangssignalen b und c des Flip-Flops 2 abwechselnd leitend. Während der abwechselnd leitenden Phasen der Transistoren 5 bzw. 6 (vgl. Fig. 3d und 3f) gelangt das in der Sekundärwicklung 21 des Übertragers 19 induzierte Signal h auf den Gleichrichter

Die Rückkopplungssignale vom Kollektor 15 des Transistors bzw. vom Kollektor 16 des Transistors 6 auf die ensprechenden Eingänge der UND-Glieder 4 bzw. 3 verhindern, daß der jeweilige Transistor (der mit einem ansteigenden Basissignal beaufschlagt wird) leitend wird, bis der jeweils andere Transistor, der zunächst aufgrund des Minoritätsladungsträger-Speichereffekts weiterhin leitend bleibt, vollständig gesperrt ist. Die im Gegentakt arbeitenden Transistoren führen also abwechselnd, nie jedoch gleichzeitig Strom. Für den

709831/0352

f. Ii Il ι I M I ι ■ I ι i I , I I

-Hr-

Geyentaktbetrieb der emitterseitig auf Masse liegenden Transistoren lassen sich also Hochfrequenz-Eingangssignale verwenden, ohne daß eine Überlappung der leitenden Phasen befürchtet werden muß. Der räumliche Aufbau des Inverters läßt sich also sehr eng zusammengedrängt verwirklichen.

Obgleich beim Ausführungsbeispiel nach Fig. 2 die UND-Glieder 3 und 4 verwendet werden, kann, ohne vom Erfindungsgedanken abzuweichen, auch die Kombination eines NAND-Glieds und eines als Logikschaltung aufgebauten Inverters verwendet werden. Auch können die in der Schaltung nach Fig. 2 ge zeigten NPN-Transistoren unter Berücksichtigung entsprechen der Umdimensionierung durch PNP-Transistoren in Kollektor-Grundschaltung ersetzt sein.

709831 /0352

Claims

!.",ill. M . ι . : ι ι ■ I ι . I ': I ι ill!

Puruno F. loot r ic Company. Limited
FP/WG/P-109

Patentansprüche

/ 1. !inverterschaltung mit einem Ausgangsübertrager und ei- v—S nem emitterseitig verbundenen und gemeinsam auf Masse liegenden Transistorpaar, deren Kollektoren an entgegengesetzte Enden der Primärwicklung des Übertragers angeschlossen sind sowie mit einem Impulsgenerator zur alternierenden Durchschaltung der Transistoren in den leitenden Zustand, gekennzeichnet durch

- ein vom Impulsgenerator (1) angesteuertes Flip-Flop

(2) zur Erzeugunq von Q- und Q-Ausgangssignalen (b bzw. c);

- zwei UND-Glieder (3,4), deren jeweils einer Eingang an den Q- bzw. den Q-Ausgang des Flip-Flops (2) angeschlossen ist und deren Ausgang (e bzw. g) mit der Basis (17) des einen (5) bzw. der Basis (18) des anderen Transistors (6) verbunden ist, sowie durch

- eine erste Schaltungsgruppe (7 bis 10), über die der Kollektor (15) des ersten Transistors (5) mit einem anderen Eingang (f) des zweiten UND-Glieds (4) verbunden ist und eine zweite Schaltungsgruppe (11 bis 14), die den Kollektor (16) des zweiten Transistors (6) mit eiern anderen Eingang (d) des ersten UND-Glieds (3) verbindet.
2. Inverterschaltung n.iCh Anspruch 1, dadurch gekennzeichnet, daß jede der Schaltungsgruppen (7 bis 10 bzw. 11 bis 14) die Reihenschaltung aus einer

709831/0 3 52

ORIGINAL INSPECTED

-ν

Diode (7 bzw. 11) und eines ersten Widerstands (8 bzw. 12) , einen zweiten, mit dem ersten Widerstand zur Bildung eines Spannungsteilers verbundenen, nach Masse
geschalteten Widerstand (10 bzw. 14) sowie einen Spannungsbegrenzer (9 bzw. 1 Ϊ) umfaßt, der an den Verbindungspunkt (P₁ bzw. Ρ») zwischen den beiden Widerständen (9, 10 bzw. 12, 14) angeschlossen ist.

J. Inverterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Spannungsbegrenzer jeweils durch eine mit einer Gleichspannungsquelle (V_nn) verbundene Diode (9 bzw. 1Ί) gebildet sind.

7 C 9 8 3 1 / 0 3 5 2