DE2650483A1 - Differenzverstaerker mit konstanter verstaerkung - Google Patents

Description

ne-pi

Anmelderin: International Business Machines

Corporation, Armonk, IJ.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: RA 975 002

Differenzverstärker mit konstanter Verstärkung

Differenzverstärker, die Feldeffekttransistoren (FET) in einer Transistortechnologye vom Verarmungs-Anreicherungstyp verwenden, sind bekannt und zur Verstärkung von Analogsignalen benutzt worden. Die bekannten Verstärker sind jedoch für Präzisionsoder lineare Verstärkung nicht geeignet, da der Verstärkungsfaktor der Schaltung sich ändert, wenn die Eingangssignalspannung variiert. Daher ist die Ausgangsspannung nicht eine genaue verstärkte Kopie der Eingangsspannung und kann für ließ- oder Steuerzwecke nicht ohne einige Kompensationsschaltungen verwendet werden.

Der Erfindung liegt daher die Aufgabe zugrunde, einen monolithisch integrierten, aus Feldeffekttransistoren aufgebauten Differenzverstärker anzugeben, der einen konstanten Verstärkungsfaktor im Betriebsbereich der Eingangsspannung aufweist.

Diese Aufgabe wird gelöst mit Hilfe eines monolithisch inte- ; grierten Differenzverstärkers, bei dem zwei Serienzweige aus je 'einem Feldeffekttransistor vom Verarmungstyp, dessen Gate-Elek- ! trode mit seiner Source-Elektrode verbunden ist, und einem ' Feldeffekttransistor von Anreicherungstyp parallel geschaltet

sind und die Gate-Elektrode des ersten Feldeffekttransistors : vom Anreicherungstyp mit der Eingangsklemme und die des zweiten Feldeffekttransistors vom Anreicherungstyp lait einem Bezugs-

709820/0712

potential verbunden und der Verbindungspunkt der Feldeffekttransistoren ües zv/eiten Zweiges an die Ausgangsklemme angeschlossen ist und der dadurch gekennzeichnet ist, daß an den
Verbindungspunkt jedes Serienzweiges die miteinander verbundenen
:Drain- und Gate-Elektroden je eines zusätzlichen Feldeffekttran-
!sistors angeschlossen sind, dessen Source-Elektrode mit dem

Bezugspotential verbunden ist.

Jm folgenden wird die Erfindung durch die Erläuterung eines be-

vorzugten Ausführungsbeispieles der Erfindung in Verbindung mit
den Zeichnungen näher erläutert, von denen zeigt:

Fig. 1 ein Schaltbild eines Differenzverstärkers nach

dem Stand der Technik;

Fig. 2 ein Schaltbild des bevorzugten Ausführungs-

beispieles gemäß der Erfindung;

Fig. 3 ein zusammengesetztes Diagramm, das die Wir

kung der beim Entwurf der Schaltung nach Fig. 2
in Betracht zu ziehenden Parameter zeigt.

Differenzverstärker können für die Verstärkung niederpegeliger ;

Analogsignale benutzt V7erden und stellen eine verhältnismäßig ι

zufriedenstellend arbeitende Schaltung dar. Wenn jedoch ein \ :Differenzverstärker auf einem Halbleiterplättchen durch FeId-

Ieffekttransistoren vom Anreicherungs- und Verarmungstyp reali- !

\siert wird, behält er kein konstantes Verhältnis zwischen der j

Eingangs- und Ausgangsspannung bei und war daher für Anwendungen, J

'in denen Linearität für Meß- oder Steuerzwecke wesentlich ist, ]

I I

^! nicht geeignet. ι

Fig. 1 zeigt einen Differenzverstärker bekannter Art. Die Schal- : tung ist in üblicher Weise auf einem Halbleiterplättchen herge- ! stellt worden, dessen Substrat mit einer negativen Betriebs- j

RA 975 002

709820/0712

!spannung verbunden ist, um die Isolation der Schaltungselemente sicherzustellen, und sie enthält sowohl Feldeffekttransistoren vom Anreicherungs- als auch vom Verarmungstyp. Ein FET vom Anireicherungstyp hat die Eigenschaft, daß er normalerweise keinen !Strom leitet und eine bezüglich seiner Source-Elektrode positive j Gate-Spannung erforderlich ist, damit er leitet, wogegen der FET i

!vom Verarmungstyp normalerweise leitend ist und durch eine Gate-Spannung, die negativ ist in bezug auf seine Source-Elektrode, 'nichtleitend gemacht wird.

j In Fig. 1 ist die Drain-Elektrode eines FET 10 mit einer Klemme ^J11 der Drain-Spannungsquelle verbunden und seine Gate- und Source- \Elektroden sind mit der Drain-Elektrode eines FET 12 vom Anreicherungstyp verbunden. Das Gate des FET 12 ist mit einer Klemme 13 zur Aufnahme einer zu verstärkenden Spannung V . verbunden. Die Drain-Elektrode eines zweiten FET 15 vom Verarmungs- !typ ist mit der Spannungsquelle 11 verbunden und seine Source- und Gate*-Elektroden sind an eine Klemme 16 angeschlossen, an der das verstärkte Ausgangssignal verfügbar ist. Die Ausgangsklemrne 16 ist auch mit der Drain-Elektrode eines zweiten FET 17 vom Anreicherungstyp verbunden, dessen Gate mit einer Null-Bezugsspannung, d.h. mit dem Massepegel, verbunden ist. Die Source-,Elektroden beider FET 12 und 17 sind miteinander verbunden und erhalten Strom von einer Stromquelle 19. Die Stromquelle 19 kann <eine beliebige Stromquelle sein, die einen im wesentlichen kon-

jstanten Strom liefert, v/ie z.B. einen gesättigter Transistor 'oder eine kompliziertere Schaltung.

Die oberste Kurve G- des Diagramms in Fig. 3 stellt die Verstärkung der Schaltung nach Fig. 1 dar für eine Veränderung der Eingangsspannung innerhalb des Betriebsbereiches von +0,15 V |bis -0,15 V. Es ist offensichtlich, daß .die Verstärkung sich innerhalb dieses Bereiches ändert, so daß die Amplitude eines Ausgangssignals vom mittleren Pegel des Eingangssignals abhängt, und daß die positiven und negativen Auslenkungen des Ausgangs-

RA 975 002

709820/0712

signals nicht die gleiche Amplitudenbeziehung wie das Eingangssignal aufweist.

Die Schaltung nach Fig. 2 ist eine modifizierte Version der !nach Fig. 1 und besitzt eine gleichmäßige, obgleich etwas gejringere Verstärkungscharakteristik. In dieser Schaltung wurden j die FET 10, 12, 15 und 17 in der gleichen Konfiguration hin-

!sichtlich der Stromquelle 19, der Eingangsklemme 13 und der Ausgangsklemme 16 beibehalten wie in Fig. 1. Ein zusätzlicher An-.reicherungs-FET 20 ist vorgesehen, bei dem sowohl seine Drainais auch seine Gate-Elektrode an den Verbindungspunkt der Tranisistoren 10 und 12 angeschlossen ist und ein zweiter zusätzlicher jAnreicherungs-FET 21 ist in ähnlicher Weise an den Ausgangs-IVerbindungspunkt 16 angeschlossen. Die Source-Elektroden der FET 20 und 21 sind mit dem Bezugs- oder Massepegel verbunden. Diese zusätzlichen Transistoren modifizieren das Verhalten der Schaltung gegenüber Spannungsänderungen so, daß die Verstärkung nicht gleichmäßig reduziert wird, wie das durch die Kuve G₂ der Fig. 3 gezeigt wird. Es ist ersichtlich, daß die resultierende Verstärkung sich über den nutzbaren Bereich der Eingangssignal-

spannungen nicht in irgendeinem merklichen Ausmaß ändert.

Durch Betreiben der FET im Sattigungsbereich (z.B., ^vr.o > ^vr.o ~ ^vm) wird die Strom-Spannungsbeziehung gegeben durch

j ¹DS - ⁰^ ^(VGS "V²

.mit V_ß„ = Drain-Source-Spannung

; V_GS = Gate-Source-Spannung

i C = Gate-Kapazität pro Flächeneinheit

[ μ = Effektive Trägerbeweglichkeit

; W/L = Verhältnis der Kanalweite zur -länge

RA 975 002

709820/071 2

- jt -

Unter Benutzung dieser Gleichung läßt sich zeigen, daß der Differenzverstärker nach Fig. 1 eine Verstärkungscharakteristik Av besitzt, die durch den Ausdruck gegeben ist

ein ^2ot

^Ιλ1

Ά r
λ1/ ~MCp)_L (W/L)

1/2

worin.

der Index A sich auf die FET 12 und 17 und der Index L auf die FET 10 und 15 bezieht und α = 0,5 K (V_o - V_sub + Ψ)-^1/2

V. ist die Schwellwert-Einschaltspannung des FET 15, für die

gilt ₂

V. = K₁ + K (V - V , + ψ)¹/² = K. + §_ t₁₅ 1 ο sub 1 2α

K und Κ., sind prozeßabhängige Parameter,

V ist die Ausgangsspannung (Source-Spannung von FET 15)

V , ist die Spannung des Substrats gegenüber Masse und Ψ ist das zweifache des Fermipegels.

Die folgende speziellen Werte dieser Parameter wurden benutzt, um die Kurve G- der Fig. 3 zu erzeugen.

XA = ~ (5,2) = 70,2 pV/V

i XL = ~ (4,28) = 57,8 pV/V ι Ψ = 0,75 V

¹ K. (angereichert) = -0,84 V

K₁ (verarmt) = -4,06 V

i '

1 /2
K = 0,919 V '

EA 975 002

709820/0712

I = 203 pA

Die gleichen Parameter wurden benutzt, um die Kurve G₂ für die Schaltung nach Fig. 2 rait dem zusätzlichen Parameter

X₂₀ = λ₂₁ = 2,16 μν/V zu erzeugen.

um die Spannungsverstärkung der Schaltung nach Fig. 2 zu be-, rechnen, kann man sie in zwei Teilen betrachten.

^ÖVein «17 ^ÖVein

Zur Berechnung von -τ= gilt

ein

.¹IS ^{= 1}12 ^{+ 1}I₇

Bezeichnet man die Spannung an dem Verbindungspunkt der Source-Elektroden der FET 12 und 17 als V , so gilt

¹I₂ = ^λΑ ^(V-^V-^V)2

Auflösung nach (-V - V_n,-) und Substitution liefert

( S JuA

^+I17

I₁₉ ist konstant und unter Verwendung der partiellen Ableitung nach V . ergibt sich

EA 975 002

7 0 9820/0712

^Q5

- -2 {Ι /A } °'^{5 ll}17'^Aa'

^vein^{+ 2}

Im nächsten Schritt werden sov/ohl der Sähler als auch der Kenner des Klammerausdrucks multipliziert mit (A /A₁.) ' und ebenso wird die Größe außerhalb der Klammern multipliziert mit (A₇VA-)⁰'⁵. Dies ergibt

(A /A)⁰'⁵ . V. + (I₁₇A )⁰'⁵

_{o 5 o 5 17} )

-2 (A_A/A_L)⁰'⁵ . (Ι₁₇λ-)^Ο'⁵{ SiS Ä Ii 1 / Jj

^uvein ^A " " - (A_A/A_L)"'^J .

Setzt man G = (A./A-) ' so erhält man

A Ju

0 5 ^G ' ^Vein ^{+ (I}17^/XL^)O'⁵

^^— = -2G (I A_T)^U'^b { ^Hi }

Ov . Ί/L _r „ , ^ ,-r /Λ \O,O

Unter der Bedingung, daß

" ^X15

= 1/2 uC (W/L)₁₅ für FET 15

Daher ist -V_fcl5 = (I₁₇/A_L)⁰'⁵ und

■v^L = -2G 15AV _f ^G * ^Vein " ^Vt15

^6Vein ^{L t15 (}G . V .„ - 2V.

ein t₁₅

V
Die Berechnung von beginnt mit

: ^X16

^{= λ}15 ⁽-^ΚΓ^{Κ {V}o-^Vsub ^{+ Ψ}}°^/5>² - ^λ21

^;Unter Benutzung partieller Ableitungen und Auflösen erhält man

BA 9₇5 002

709820/071 2

6ΪΤΓ = 1/2 {λ₁₅ V_tl5 α₁₅ - X₂₁ (V₀ - V_T21)}

;^αΐ5 - °'^{5Κ (ν}ο - ^vsub ^{+ ψ)}"°'

Unter Benutzung der Beziehung

^δΙ17 ^6Vein
kann man nach Faktorenzerlegung und Umordnung schreiben

Av=- ^{G G}-^Vein"^Vt15

^λ21 , ^Vo - W ' ^{G V}ein " ^2Vt15 ⁽*

^α15" ^f

die für die Spannungsverstärkung der Schaltung nach Fig. 3 gilt. Die Formel läßt sich vereinfachen zu

in der α-₅, Y und X Funktionen der Eingangsspannung V . sind.

■Das Verhalten dieser Faktoren hinsichtlich der Eingangsspannung V . ist in den drei unteren Kurven dargestellt, woraus ersichtlich ist, daß für X und α.. _ die Verstärkung Av mit wachsender Eingangsspannung V . ansteigt, aber eine Änderung in der 'Größe Y eine Richtung besitzt, daß Änderungen in der Eingangsspannung V . aufgrund von X und Ot₁ _ kompensiert werden. Die

3ΧΓΧ IO

Neigung der Kurve für Y kann bestimmt werden durch Auswahl des Verhältnisses -r=^-» so daß eine gewünschte Änderung (normaler-

Jweise Hull) der Verstärkung im Hinblick auf das Eingangssignal

!erreicht werden kann.

iDie folgende Näherung kann zur Auswahl des Verhältnisses

τ— benutzt werden.
!15

RA 975 002

709820/0712

AV ^

^(Vein⁼⁰⁾ Λ-L _# ^vo -

^{15 λ}15 ^Vt15

Wenn der zweite Zähler kleiner als a~ ₅ ist, so gilt näherungsweise

^λ21 _ , .2 ,,

bot«· £ I /V I 4 J «a BWM^-M₁M-IHaI

Es istdaiier ersichtlich, daß durch eine geeignete Ausv/ahl der Eigenschaften der beiden FET 20 und 21 im Vergleich zu den Eigenschaften der FET 10 und 15 die Verstärkung der Schaltung so gesteuert werden kann, daß sie in dem Betriebsbereich des Verstärkers gleichförmig ist.

RA 975 OO2

709820/0712

ff

Le e rs e i t e

Claims (2)

1. PATENTA N SPRUCH E

   1, Monolithisch integrierter Differenzverstärker, bei dem zwei Serienzweige aus je einem Feldeffekttransistor vom Verarmungstyp, dessen Gate-Elektrode mit seiner Source-Elektrode verbunden ist, und einen Feldeffekttransistor vom Anreicherungstyp parallel geschaltet sind und die Gate-Elektrode des ersten Feldeffekttransistors vom Anreicherungstyp mit der Eingangsklemme und die des zweiten Feldeffekttransistors vom Anreicherungstyp mit einem Bezugspotential verbunden und der Verbindungspunkt der Feldeffekttransistoren des zweiten Zweiges an die Ausgangsklemme angeschlossen ist, dadurch gekennzeichnet, daß an den Verbindungspunkt jedes Serienzweiges die miteinander verbundenen Drain- und Gate-Elektroden je eines zusätzlichen Feldeffekttransistors (20, 21; Fig. 2) angeschlossen sind, dessen Source-Elektrode mit dem Bezugspotential verbunden ist.
2. 2. Differenzverstärker nach Anspruch 1, dadurch gekennzeichnet, daß jeder der beiden zusätzlichen Feldeffekttransistoren vom Anreieherungstyp ist und nur einen kleinen Teil des Stromes führt, der durch den zugehörigen Feldeffekttransistor vom Verarmungstyp fließt.

   ¹RA 975 002

   709820/071 2