DE2629327A1

DE2629327A1 - Einrichtung zur abtastung von ladungspaketen eines ccd-registers

Info

Publication number: DE2629327A1
Application number: DE19762629327
Authority: DE
Inventors: Ben R Elmer; Wallace E Tchon
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Italia SpA
Priority date: 1975-06-30
Filing date: 1976-06-30
Publication date: 1977-01-27
Also published as: GB1551980A; CA1082362A; NL7607211A; BE843633A; AU1439976A; FR2316789B1; US4021682A; FR2316789A1; JPS525226A

Description

5202508Ge 2 8. JUKI 1976

HONEYWELL INFORMATION SYSTEMS INC.

200 Smith Street
Waltham, Mass., USA

Einrichtung zur Abtastung von Ladungspaketen eines CCD-Registers.

Die Erfindung betrifft eine Einrichtung zur Abtastung von Ladungspaketen eines CCD-Registersystemes und zur Verstärkung der Ladungspakete auf einen logischen Pegel.

Ladungsverschiebeelemente CCD (Charge-coupled devices) können als Speicherelemente in DV-Systemen verwendet werden. Ein hauptsächlicher Vorteil, den diese Ladungsverschiebeelemente bieten, ist in der Kostenreduktion pro installiertem Bit zu sehen. Um diese Reduktion zu erzielen, ist eine hohe Dichte hinsichtlich der Ladungsverschiebeelemente erforderlich. Eine hohe Dichte kann erreicht werden, indem von Speicherstellen Gebrauch gemacht wird, die lediglich kleine Bereiche auf einem Halbleiterchip einnehmen. Diese höhere Dichte bringt eine geringere Ladungsspeichermöglichkeit innerhalb einer jeden Speicherstelle mit sich und somit auch eine geringere Ladungsausbeute pro Informationsbit. Mit anderen Worten ausgedrückt ist es zur Erzielung einer höheren Dichte erforderlich, kleinere Ladungspakete innerhalb der Einrichtung zu

609884/0798

speichern und zu verschieben. Dies hat zur Folge, daß hochempfindliche Verstärker erforderlich sind, die an die Ausgangsklemme der Einrichtung angeschlossen werden müssen und in der Lage sein müssen, diese kleinen Ladungspakete zu erfassen.

Die zwischen den LadungsverSchiebeelementen transportierte Ladung entspricht einem Wert von "0" oder "1". Da die Ladungspegel sehr klein sind und sich typischerweise zwischen 50 und 230 X 10 Coulombs bewegen, ergibt sich eine sehr kleine Differenz zwischen vorhandener und fehlender Ladung bzw. zwischen dem Wert "1" und "0". Entsprechend ist das Verhältnis Nutzsignal zu Störsignal innerhalb eines CCD-Systemes sehr gering. Aus diesen Gründen ergibt sich ein selbstverständliches Erfordernis eines empfindlicheren Detektors bei wachsender Dichte der Ladungsver Schiebeelemente .

Im Stand der Technik sind die verschiedensten Verstärker bekannt. Ein solcher bekannter Verstärkertyp weist eine einzige Eingangsklemme auf, wobei bei diesem Verstärker ein Grundladungspegel von wesentlicher Bedeutung ist. Aus diesem Grund hält eine Vorspannungsdiode den Eingang des Verstärkers auf einer bekannten Grundspannung fest. Anschließend wird die Diode abgeschaltet und die Eingangsklemme erhält eine Ladung zugeführt, durch die von dem CCD-System ein neuer Pegel für den Verstärker vorgegeben wird. Dieser neue Ladungspegel dient als Eingang für einen Inverter, der als Verstärker arbeitet. Die bekannten Verstärker mit einem Eingang weisen den Vorteil einer kleinen Bauweise auf. Daher sind sie überall dort mit Vorteil anzuwenden, wo zahlreiche Verstärker erforderlich sind. Im vorliegenden Fall ist ihre Empfindlichkeit jedoch nicht ausreichend. Insbesondere können sie nicht Differenzen zwischen relativ kleinen Ladungsbeträgen erfassen.

Es ist daher zweckmäßig, von dem bekannten Prinzip des Differenzverstärkers Gebrauch zu machen, wenn es gilt, geringe Ladungsunterschiede zu erfassen. Bei einem solchen Differenzverstärker

609884/0798

werden zunächst die beiden Anschlußklemmen an eine bekannte Bezugsspannung gelegt und somit mit einer bekannten Grundladung versehen und anschließend wird das Eingangssignal an die erste Eingangsklemme und ein Bezugssignal an die zweite Eingangsklemme gelegt. Die Differenz zwischen den Signalen an beiden Eingangsklemmen wird erfaßt und verstärkt. Eei der Anwendung von Differenzverstärkern im Zusammenhang mit CCD-Systemen treten jedoch besondere Probleme auf. Wenn der Abfrageknoten für das Eingangssignal von dem CCD-Register nicht getrennt ist und wenn er eine zu große Ladung erhält, so kann dieser Abfrageknoten ein Eingangssignal des Verstärkers für das CCD-Register erzeugen, d.h. er kann Ladung zurück in das CCD-Register injizieren. Der Eingangsknoten muß daher stabilisiert und isoliert sein. Entsprechend ist es von wesentlicher Bedeutung, daß die Bezugsspannung keinerlei Schwankungen unterliegt. Im Stand der Technik benutzten bisher die Abtastverstärker eine Bezugsspannung, die auf einem Teil des Chips gebildet wurde und zu den auf dem Chip befindlichen Registern verteilt wurde. Diese Referenzspannung unterliegt jedoch im Hinblick auf die Werte "1" und "0" gewissen Schwankungen und ist gegen Veränderungen in dem Injektorschaltkreis nicht verriegelt. Dies bedeutet, daß unterschiedliche Ladungsbeträge zunächst in jedes Ladungspaket injiziert werden können. Diese Veränderungen setzen jedoch Grenzen für die Anwendung der Bezugsspannungsmethode.

Es ist die Aufgabe der vorliegenden Erfindung, eine Einrichtung der eingangs genannten Art so auszubilden, daß sie relativ kleine Ladungsbeträge in jedem Fall sicher erfaßt und keinerlei Rückwirkung auf das CCD-System auf v/eist. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.

Der Schaltkreis gemäß der Erfindung umfaßt einen Differenzverstärker, der zwei isolierte Schaltungsknoten aufweist. Einem dieser Schaltungsknoten wird die Ladung über eine erste Trenndiode

609884/0798

von einem Bezugsinjektor zugeführt. Der andere Schaltungsknoten erhält die Ladung über eine zweite Trenndiode von dem CCD-Register. Bei Betätigung eines Regenerationsschaltkreises verstärkt der Differenzverstärker die Differenz der an den beiden Schaltungsknoten liegenden Ladungen auf einen brauchbaren logischen Pegel. Das sich ergebende Logiksignal wird weiter verstärkt, so daß es als ein Eingangssignal für einen Injektionsschaltkreis eines CCD-Registers benutzt werden kann. Das verstärkte Signal kann ebenfalls als ein logisches Pegelsignal auf die Datenschiene eines Systems gegeben werden,

Anhand eines in den Figuren der beiliegenden Zeichnungen dargestellten Ausführungsbeispieles wird die Erfindung im folgenden näher beschrieben. Es zeigen:

Figur 1 ein Blockdiagramm eines Serien-Parallel-Serien-CCD-~Registers mit einem zugeordneten Injektor und einem Abtastverstärker, Figur 2 ein Blockdiagramm des Abtastverstärkers gemäß der Erfindung, Figur 3 ein detailliertes Schaltkreisdiagramm des Abtastverstärkers gemäß der Erfindung und

Figur 4 ein Taktdiagramm, das die Beziehungen zwischen verschiedenen in der vorliegenden Erfindung benutzten Taktphasen darstellt.

Gemäß Figur 1 ist ein Blockdiagramm eines Speichersystems, bestehend aus einem Register aus Ladungsverschiebeelementen (CCD) dargestellt. Alle Komponenten des CCD-Register-Speichersystems sind in einem einzigen Halbleiterchip integriert, der eine Vielzahl solcher Registersysteme aufweisen kann. Es sei darauf verwiesen, daß ein einzelner, die verschiedenen Blöcke innerhalb Figur 1 verbindender Leitungszug jeweils aus mehreren Verbindungsleitungen bestehen kann. Die Pfeile innerhalb Figur 1 stellen die Flußrichtung der Infcrmationsbits dar. Das Grundelement in Figur bildet Block 200, der ein Serien-Parallel-Serien-Register (SPS-Register) darstellt. Das SPS-Register 200 besteht aus drei Einheiten: Ein Eingangs-Serienregister 210, ein Ausgangs-Serienregister 220 und ein zentrales Speicherregister 230. Die Eingangs-

609884/0798

_ r

_ -j —

klemme 201 des Registers 200 bildet in Wirklichkeit die Eingangsklemme für das Eingangs-Serienregister 210. Die Informationsbits in Form von Ladungspaketen werden in das Eingangs-Serienregister 210 injiziert und seriell durch das Register 210 geschoben. Die CCD-Positionen oder Zellen, die in dem Register 210 enthalten sind, sind ferner mit dem zentralen Register 230 verbunden. Das Register 210 ist mit dem Register 230 über eine Reihe von Gattern verbunden, die eine parallele übertragung der Information in das Zentralregister 230 gestatten. Die Informationsbits werden anschließend durch den Längenabschnitt des Zentralregisters 230 verschoben. Im vorliegenden Ausführungsbeispiel v/eist das zentrale Speicherregister 230 eine Breite von 8 Bits und eine Länge von Bits auf, wodurch sich ein 256 Bit-Schieberegister ergibt. Durch die Pfeile innerhalb des Registers 230 wird die Parallelverschiebung der Information dargestellt. Am Ausgang des zentralen Speicherregisters 230 v/erden die Informationsbits in Form von Ladungspaketen in das Ausgangs-Serienregister 220 übertragen. Nach Empfang der Informationsbits überträgt das Ausgangsregister 220 die Bits seriell zu der Ausgangsklemme, die durch die Ausgangsklemme 299 des SPS-Registers 200 gebildet wird.

Das SPS-Register 200 empfängt, überträgt und gibt Information in Form von kleinen Ladungspaketen in der Größenordnung von 50 bis 230 X 10 Coulombs ab. Selbstverständlich v/eisen diese Ladungen nicht den erforderlichen Pegel von Logiksignalen innerhalb eines Systemes auf. Dementsprechend muß das Register gepuffert werden, um geeignete Eingangs- und Ausgangssignale zu behandeln und zu übertragen. Die vorliegende Erfindung befaßt sich mit der Pufferung und dem Problem der Umwandlung dieser Signale.·

Die von dem SPS-Register 200 abgegebener! Ladungspakete müssen vor ihrer Weitergabe und Weiterverarbeitung abgetastet und verstärkt, d. h. regeneriert werden. Zusätzlich müssen diese Signale in geeignete logische Pegel umgewandelt werden, bevor sie in anderen Systemkomponenten Anwendung finden. Dies geschieht durch den Abtastverstärker 300, dessen Eingangsklemme 301 an die Ausgangsklemme 299

60 9 884/0798

des SPS-Registers 200 angeschlossen ist. Der Verstärker 300 muß eine hohe Empfindlichkeit aufweisen, damit er in der Lage ist, die sehr kleinen Ladungspakete nach ihrer Übertragung zu erfassen, wobei diese Ladungen bei der Durchschiebung durch das Schieberegister 200 entsprechend abnehmen. Es ist ferner wünschenswert, periodisch eine herkömmliche Regenerierung der in dem Register 200 gespeicherten Informationsbits durchzuführen. Dies geschieht durch eine einfache serielle Verschiebung der Ladungspakete aus dem Register in den Verstärker und durch erneute Injizierung der Ladungspakete, nachdem sie verstärkt worden sind. Diese Operation entspricht einer Leseoperation mit der Ausnahme, daß bei der letzteren die Information auf der Datenschiene ausgegeben wird und der Logikpegel der Information den anderen Systemkomponenten angepaßt ist. Eine solche Ausgabe an eine Datenschiene kann über die Ausgangsleitung "Aus" gemäß Figur 1 erfolgen.

Die Eingabe von einer Datenschiene kann für den Verstärker 300 über die Eingangsleitung "Ein" erfolgen. In diesem CCD-Speichersystem kann daher der Verstärker 300 die Eigenschaft einer. Schnittstelle aufweisen, die in Abhängigkeit von Steuersignalen den Informationsfluß durch das System steuert und Regenerierungs-, Lese- und Schreiboperationen ausführt.

Eine Ausgangsklemme 399 des Verstärkers 300 ist ferner mit der Eingangsklemme 101 des Injektorschaltkreises 100 verbunden, wodurch ein Eingangsweg für das Register 200 gebildet wird. Der Injektor 100 wandelt die Signale auf dem Systempegel in geeignete Ladungspakete um. Diese Ladungspakete werden sodann von der Ausgangsklemme 199 des Injektorschaltkreises 100 zu der Eingangsklemme 201 des Registers 200 übertragen.

Gemäß Figur 2 sind die grundlegenden Komponenten des Verstärkers 300 in einem Blockdiagramm dargestellt. Es sei darauf verwiesen, daß dieser Verstärker keine Schaltkreise für eine Schnittstellenbildung mit einer Ein/Ausgabeschiene aufweist. Die Differenzschaltung 20 weist zwei Eingangssignale auf. Das Ladungs-Eingangssignal

609884/0798

wird der Ausgangsklemme 299 des CCD-Speicherregisters entnommen und das zweite Signal wird von dem Referenzinjektor 21 geliefert. Ein drittes Eingangssignal für die Differenzschaltung 20 wird durch den Regenerator 22 geliefert, der als Steuerung arbeitet und ein Steuersignal erzeugt. Das Ausgangssignal der Differenzschaltung 20 ist ein System-Pegelsignal mit dem Wert "0" oder "1". Dieses Signal wird weiter durch einen Verstärker 24 verstärkt und als ein Eingangssignal V_c. für den Injektor 100 benutzt. Ein anderes

inverses Ausgangssignal V„. der Differenzschaltung 20 kann ebenfalls erzeugt v/erden und einem modifizierten Injektor 100 zugeführt werden und/oder als Ausgangssignal bei einer Leseoperation benutzt werden.

In den Figuren 3 und 4 ist das detaillierte Schaltkreisdiagramm der erfindungsgemaßen Einrichtung sowie die im Susa hang mit diesem Schaltkreis verwendeten Taktdiagramme dargestellt. Der Referenzinjektor 21 umfaßt die Implantationen 217 und 218, deren Elektroden an das Taktsignal A angeschlossen sind und die Gatter-Implantation 219, deren Elektrode an den Takt BIS angeschlossen ist. Die Implantation 218 ist nur teilweise implantiert und bildet einen Eingangssperrschichtbereich mit einer Kanteniänge von ungefähr 7 X 8 ^u und die Implantationen 217 und 219 sind vollständig implantiert und bilden Sperrschichtbereiche mit einer Kantenlänge von ungefähr 6X8 bzw. 6 X 14 ja. Die Implantation 217 mit einem wirksamen Überlappungsbereich mit einer Kantenlänge von ungefähr 12 X 12 μ wird zur Gewinnung eines ausreichenden Ladungspaketes benutzt und die Implantation 218 wird zur Gewinnung eines Ladungspaketes benutzt, das ungefähr der Hälfte des Signal-Ladungspaketes entspricht. Ladungspakete beider Implantationen 217 und 218 werden gemeinsam der Gatter-Implantation 219 zvigeführt. Der Takt BIS bildet die Taktquelle für die Referenz-Ladungsinjektion. Die gemeinsame Verwendung des Taktes BIS als Taktquelle für die

609884/0798

L·. \J L·. \J '

Iniplantationen 217 und 218 und als Torsteuersignal für die Gatter-Implantation 219 führt dazu, daß die Implantation 219 ein in Vorwärtsrichtung blockierendes Gatter hinsichtlich der Injektion der Referenz-Ladungspakete in die Differenzschaitung 220 bildet. Der Takt BIS wird durch einen Impulszug von 1 MHz gebildet und entspricht einem Takt B mit der einzigen Ausnahme, daß er an die Bezugsspannung V₀₀ anstelle von V_or) angeschlossen

DO KK

ist. Die Aufgabe des Referenzinjektors 21 besteht darin, über den als Diode betriebenen Transistor 203 eine Referenzspannung der Differenzschaltung 20 zuzuführen, die an dem Knotenpunkt N2 als eine Ladung von ungefähr 140 X lo" Coulombs auftritt. Es sei darauf verwiesen, daß diese Ladung den mittleren Pegel zwischen dem dem Wert "O" und dem dem Wert "1" darstellenden Pegel repräsentiert, wobei diesen beiden Werten jeweils die Ladungen von 50 bzw. 230 X 10 Coulombs zugeordnet sind. In gleicher Weise wird das Ladungs-Eingangssignal der letzten Implantation des Ausgangsabschnittes 220 des CCD-Registers 200 über ein vollständig implantiertes Gatter-Implantat 311 und einen als Diode betriebenen Transistor 202 einem Knotenpunkt Nl als eine Ladung von ungefähr 50 bzw. 230 X 10 Coulombs zugeführt. Dieser Ladungspegel wird etwas verfälscht durch Störungen und Ladungsverluste während ihrer übertragung durch das SPS-Register. Die als Dioden betriebenen Transistoren 202 und 203 sind von wesentlicher Bedeutung für die richtige Arbeitsweise des Schaltkreises. Sie bewirken eine Abriegelung der an die Schaltungsknoten Nl und N2 abgelieferten Ladungspakete. Die zeitliche Beziehung zwischen der von dem Referenzinjektor 21 und der von dem Ausgangsabschnitt 220 abgegebenen Ladungen ist wie folgt: Die Ladung wird in an den Takt A angeschlossenen Implantaten gespeichert und wird durch die an den Takt B (oder BIS) angeschlossenen Gatter-Implantate 219, 311 weitergereicht. Das Gatter-Implantat 311 ist in beiden Richtungen durchlässig und an den Takt B angeschlossen, der lediglich eine Größe von 10 Volt aufweist. Der Knotenpunkt Nl kann auf einen Pegel von 12 Volt geladen werden. Solange der Knotenpunkt Nl nicht durch irgendeine

609884/0788

Einrichtung von dem Ausgangsabschnitt 220 abgetrennt ist, kann Ladung von dem Knotenpunkt Nl in den Ausgangsabschnitt 220 fließen. Ein Mittel zum Verhindern dieses Ladungsflusses stellt der als Diode betriebene Transistor 202 dar, der einen Signalfluß lediglich von der Eingangsklemme 301 zu dem Schaltungsknoten Nl gestattet. Der Transistor 203 bildet in dem erforderlichen Maßjdas durch die Kopplung des Gatter-Implantats 219 an den Takt BIS vorgegeben ist, ebenfalls ein Einrichtungselement und er sorgt für eine gleichzeitige Eeaufschlagung der Knotenpunkte Kl und N2 mit den entsprechenden Ladungen.

Die Differenzschaltung 20 stellt die Differenz zwischen den Ladungspegeln in den Knotenpunkten Nl und N2 fest. Beim Erhalt eines Signals von dem Regenerator 22 wird eine kleine zwischen den Knotenpunkten Nl und N2 bestehende Ladungsdifferenz festgestellt und wie weiter unten beschrieben verstärkt und es wird ein geeignetes logisches Pegelsignal zu dem Verstärker 24 über die Leitung 25 abgegeben.

Der von der Differenzschaltung 20 festgestellte Ladungspegel entspricht ungefähr einer Differenzspannung von 0,5 V zwischen den Schaltungsknoten Nl und N2. Der Schaltungsknoten K2, der die Referenzladung auf v/eist, befindet sich auf ungefähr 2,0 V und der Schaltungsknoten Kl weist ungefähr 2,0 V Io,5 V auf, wobei die Spannung am Schaltungsknoten Nl kleiner als 2,0 V ist, wenn das Ladungspaket einer "0" entspricht und größer als 2,0 V ist, wenn das Ladungspaket einer Signalladung entspricht.

Der Wirkungsablauf der Differenzschaltung 20 erfolgt in aufeinanderfolgenden Schritten. In einem ersten Schritt bei der abfallenden Flanke des Taktes CL2 werden die Schaltungsknoten Nl und N2 auf einen geeigneten niedrigen Spannungspegel V,, aufgeladen. In einem zweiten Schritt mit dem Anstieg des Taktes A v/erden Ladungspakete von dem CCD-Register und dem Referenzinjektor den Schaltungsknoten Nl und N2 aufgeprägt. Die Differenz der Ladungspegel in den

6 0 9884/0798

Schaltungsknoten wird festgestellt und in logische Pegel umgewandelt, wenn der von dem Regenerator 22 abgegebene Impuls ansteigt, indem der Regenerator-Transistor 206 zusammen mit den Transistoren 204 und 205 betätigt wird. Danach tritt der erste Schritt erneut auf„ wobei gleichzeitig mit der Vorspannung der Schaltungnknoten Nl und N2 das logische Pegelsignal, das in dem Verstärker 24 gespeichert ist, als Ausgangssignal V₅. zu dem Injektor 100 übertragen wird_o

Zur weiteren Erläuterung der Arbeitsweise der Schaltung ist zu vermerken „ daß während des ersten Schrittes der Takt CL2 abfällt und die Schaltungsknoten Nl und N2 über den Transistor 207 miteinander verbunden werden, so daß die Vorspannungspegel der Schaltungsknoten ausgeglichen werden. Der Ausgleich erfolgt auf dem Pegel der Spannung V^. Während des zweiten Schrittes wird an die Schaltungsknoten Nl und N2 eine Ladung abgegeben, da sie sich auf einem niedrigen Ladungspegel (V_dd5 befinden, während die Zellen 217 und 218 sowie die letzte Zelle des Abschnittes 220 durch den Takt A auf einen hohen Pegel gebracht worden sind» Dementsprechend fließt Ladung zu den Schaltungsknoten. Die Transistoren 205 und 204 werden an ihren Steuerelektroden durch die Spannungspegel an den Schaltungsknoten Nl und N2 entsprechend beaufschlagt. Einer dieser Transistoren 204 und 205 wird jedoch mehr durchgesteuert als der andere,, wobei dies auf die unterschiedlichen Ladungspegel in den Schaltungsknoten Nl und IJ2 zurückzuführen ist. Auf Grund der überkreuzkopplung der Schaltungsknoten Kl und N2 auf die Transistoren 204 und 205 ergibt sich bei einem ansteigenden Regenerator-Impuls und der dadurch bedingten Durchschaltung des Regenerator-Transistors 206? daß die Spannung V_c^ entsprechend der unterschiedlichen Aufladung der Knoten mit entsprechend unterschiedlicher Bewertung an diese Knoten angelegt wird. Auf diese Weise wird die ursprünglich sehr kleine Differenz zwischen den Ladungen an den Knoten Nl und N2 auf einen Logikpegel entsprechend der Spannung V „ verstärkte.

609884/0798

In diesem Zusammenhang ist hinsichtlich der Wirkungsweise des Verstärkers 300 von Bedeutung, daß die ursprünglichen sehr kleinen Pegeldifferenzen zwischen den Signalen als Gattersignale für die Transistoren 204 und 205 dienen. Diese Gattersignale bringen einen der beiden Schaltungsknoten auf den Spannungspegel V_gs (12 V) und sie halten den anderen Schaltungsknoten ungefähr auf 2 V, obwohl dieses Potential auch auf ungefähr 5 V ansteigen kann. Auf diese Weise ergibt sich eine bedeutende Verstärkung der Differenz. Die ursprüngliche Differenz von 0,5 V wird auf ungefähr 7 V verstärkt, was einem Verstärkungsfaktor von nahezu 15 entspricht.

Das Erfordernis der Isolierung des Schaltungsknotens Kl der Differenzschaltung 20 von dem EPS-Register ist ohne weiteres verständlich. Wenn der Schaltungsknoten Nl den Spannungspegel V_ss einnimmt, so macht die Eingangsklemme 301 des SPS-Registers diese Pegelverschiebung auf V₅₅ nicht mit. Die Spannung an der Eingangsklemme 301 ist um den Spannungsabfall der Diode 202 geringer als der Spannungspegel V₅₃. Diese Differenz beträgt ungefähr 2 V. Dementsprechend nimmt die Eingangsklemme 301 lediglich den Wert des Potentials V_Dn an, welches einen annehm-

KK

baren Pegel darstellt, der seinerseits nicht groß genug ist, um Ladung zurück in das SPS-Register zu injizieren.

Das Signal des Regenerators 22 versetzt die Differenzschaltung 20 in die Lage, die Ladungspegel in System-Spannungspegel umzusetzen, indem das Potential V₅₃ als Spannungsquelle verv/endet wird. Der Regenerator 22 wird mit der Anstiegsflanke des Taktes CLP eingeschaltet und durch den Takt CL2 ausgeschaltet.

Die Operation des Verstärkers 24 ist folgendermaßen: Zunächst sei darauf verwiesen, daß die Eingangsleitung 25 zu dem Verstärker 24 ein Signal führt, das invers zu demjenigen Signal ist, das die von dem SPS-Register 200 abgegebene Ladung repräsentiert. Das Signal auf der Leitung 25 wird durch die Transistoren 209 und 242 vorgegeben (Der Transistor 242 wirkt wie ein sehr großer

609884/0793

¹² - 262932?

Widerstand). Wenn der Takt CLl auftritt, so ist der Verstärker 24 zur Annahme eines Signales auf Grund der Vorspannung des Punktes 240 auf einen niedrigen Pegel vorbereitet. Beim Verschwinden des Taktes CLl aber vor dem Auftritt des Taktes CL2 wird das Signal auf der Leitung 25 bei seinem Durchgang 2U dem Schaltungspunkt 240 invertiert und dort gespeichert«, Die Speicherkapazität des Punktes 240 ist durch einen Kondensator C dargestellt, der durch die Leitungskapazität vorgegeben sein kann. Wenn der Takt CLl eingeschaltet ist, so wird der Punkt 241 auf das Potential V„ aufgeladen. Bei weiter anstehendem Taktsignal CL2 wird das im Punkt 240 gespeicherte Signal an den Punkt 241 weitergereicht: Weist das Signal den hohen Pegel auf, so verbleibt Punkt 241 auf V ; weist das Signal

üb

den niedrigen Pegel auf, so nimmt der Punkt 241 das Potential V-,, an. Der Spannungspegel im Punkt 241 entspricht dem Äusgangssignal des Abtastverstärkers 300 V„. , welches als Eingangssignal zu dem Injektor 100 benutzt wird. Demgemäß entspricht der Punkt 241 der Ausgangsklemme 399 des Verstärkers 300. Im dargestellten bevorzugten Ausführungsbeispiel wird der Verstärker zur Invertierung, Verstärkung, Speicherung und Regenerierung des Signales der Differenzschaltung 20 benutzt, wobei das Signal von der Differenzschaltung 20 über den Verstärker 24 zu dem Injektor 100 geleitet wird.

Die vorliegende Erfindung gibt einen verbesserten Äbtastverstärker für die Zusammenarbeit mit einem CCD-Register an. Die Pufferung über Dioden der Differenzschaltung mit dem CCD-Register führt zu einer Schnittstelle zwischen diesen wesentlichen Komponenten eines CCD-Registersystems. Die Verwendung eines Referenz-Ladungsinjektors ist von wesentlicher Bedeutung für verschiedene Arten von CCD-Registersystemen. Der Referenzinjektor enthält die gleichen Prozeßveränderlichen wie der Injektorschaltkreis für das Register. Ebenso wird die Referenzladung durch die gleichen Taktsignale wie die injizierte Ladung erzeugt. Zwischen der injizierten Ladung und der Referenzladung

60988 4/0798

besteht daher ein zwangsläufiger zeitlicher Zusammenhang.

Im dargestellten Ausführungsbeispiel sind alle Transistoren als MOS-Feldeffekttransistoren ausgebildet. Dementsprechend werden die Transistoren durch Signale mit niedrigem Pegel durchgeschaltet und durch Signale mit hohen Pegel gesperrt. In dem detaillierten Schaltungsdiagramm ist jeweils in ^u angegeben, welche Kantenlänge die Realisierung der Transistoren auf dem Halbleiterchip erfordert.

609884/07

Claims

Patentansprüche

fly Einrichtung zur Abtastung von Ladungspaketen eines CCD-Registersystemes und zur Verstärkung der Ladungspakete auf einen logischen Pegeln gekennzeichnet durch

einen Referenzgenerator (21) zur Erzeugung einer Referenzladung;

eine an ein CCD-Register (200) und den Referenzgenerator (21) angeschlossene Differenzschaltung (20) zum Vergleichen eines der Ladungspakete mit der Referenzladung, welche ein dem Ladungspaket proportionales Logiksignal· erzeugt und eine an die Differenzschaltung (20) angeschlossenes Speicherglied (C) zur Speicherung des Logiksignales„

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet , daß sich die Ladungspakete und die

—15 Referenzladung in der Größenordnung von 50 bis 230 X 10 Coulomb bewegen„

ο Einrichtung nach Anspruch l_r ge kennseich net durch einen mit den Speicherglied gekoppelten Verstärker (24) zur Verstärkung des Logiksignales bei seiner Abgabe durch das Speicherglied„

4. Einrichtung nach Anspruch l_ff gekennzeichnet durch eine Integration in den das CCD-Registersystem enthaltenden Halbleiterchip„

609884/0?

26/9327

.5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Differenzschaltung (20) erste und zweite Schaltungsknoten (Nl,N2) aufweist und daß erste und zv?eite als Dioden betriebene Transistoren (202, 203) angeordnet sind, wobei der erste Transistor (202) den ersten Schaltungsknoten (Nl) mit dem CCD-Register (220) und der zweite Transistor (203) den zweiten Schaltungsknoten (N2) mit dem Referenzgenerator (21) verbindet.

6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der erste Transistor (202) das CCD-Register (220) und der zweite Transistor (203) den Referenzgenerator (21) gegen eine Ladungseingabe von den beiden Schaltungsknoten (Nl, N2) sperrt.

7. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Differenzschaltung (20) ferner 3. und 4. Transistoren (204,205) aufweist, die die 1. und

' 2. Transistoren (202,203) an eine System-Pegelspannung (V₅₅) ankoppeln, daß die ersten und zweiten Schaltungsknoten auf Spannungspegel entsprechend dem Ladungspaket und der Referenzladung aufgeladen werden und daß die Steuerelektroden der 3. und 4. Transistoren (204,205) jeweils mit den Schaltungsknoten (Nl,N2) über Kreuz verbunden sind, wodurch diese Transistoren (204, 205) entsprechend der Ladungsdifferenz unterschiedliche Ströme ziehen.

8. Einrichtung nach Anspruch 1, dadurch gekennzeichnet , daß der Referenzgenerator (21) nach dem Verfahren der getakteten Ladungsinjektion betrieben wird und ein an die Taktquelle angeschlossenes in Vorwärtsrichtung blockierendes Gatter aufweist.

0 9 8 8 4/0798

ie - 262932?

9. Einrichtung nach Anspruch 1 oder einem der folgenden, gekennzeichnet durch eine Steuereinrichtung (22) zur Erzeugung eines Steuersignales, welches an die Steuerelektroden von 5. und 6. Transistoren (206,209) der Differenzschaltung (20) gelegt ist.

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet , daß der 5. Transistor (206) die System-Pegelspannung (V_ss) schaltet und der 6. Transistor (209) die Differenzschaltung (20) mit den Speicher/Verstärker (24) verbindet.

609834/0798