DE2624533A1

DE2624533A1 - Schaltungsanordnung eines elastischen speichers fuer ein pcm-uebertragungssystem

Info

Publication number: DE2624533A1
Application number: DE19762624533
Authority: DE
Inventors: Donne Roberto Dipl Ing Delle; Luigi Musumeci
Original assignee: Societa Italiana Telecomunicazioni Siemens SpA
Current assignee: Italtel SpA
Priority date: 1975-06-05
Filing date: 1976-06-01
Publication date: 1976-12-16
Also published as: AU1460276A; BR7603220A; IT1043981B; GB1533671A; IN143596B; FR2313740A1; US4058682A; NZ181043A

Description

9875-76/H/Elf

ital.Anm. No.24019 A/75

vom 5.6.1975

Societä Italiana Telecomunicazioni Siemens s.p.a._f Piazzale Zavattari,12, 1-20149 Mailand

Schaltungsanordnung eines elastischen Speichers für ein PCM-übertragungssystem.

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.

Eine derartige Schaltung dient in PCM-Übertragungssystemen als Schnitt- oder Verbindungsstelle zwischen zwei Teilen des Systems, deren Taktimpulsfolgen bei gleicher Nennfrequenz voneinander unabhängig sind. Wegen der somit möglichen Frequenzdifferenzen haben die Taktimpulsfolgen die Neigung, sich gegeneinander zu verschieben, was zu Informationsverlusten führen kann. Der elastische Speicher soll die Auswirkungen derartiger Verschiebungen begrenzen.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung eines elastischen Speichers anzugeben, die die genannte Begrenzung von Informationsverlusten mit geringem Aufwand zuverlässig ermöglicht.

609851/0993

Die Erfindung löst diese Aufgabe durch die im Anspruch 1 gekennzeichnete Schaltungsanordnung.

Ein bevorzugtes Ausführungsbeispiel der Erfindung wird anhand der Zeichnung beschrieben. Es zeigen:

Figur 1 die schematische Schaltungsanordnung des elastischen Speichers, und

Figur 2 Schwingungsformen, die in der Schaltungsanordnung nach Figur 1 auftreten.

Die ankommenden Bit-Blöcke, die durch das Signal i dargestellt sind, gelangen zu einem durch die Eingangs-Taktimpulsfolge CK^ gesteuerten Serien/Parallel-Umsetzer S/P und werden abwechselnd in die beiden Register M₁ und M„ geschrieben. Die zur Steuerung dieses Vorgangs benötigten Schreibsignale w., w₂ werden in an sich bekannter Weise aus der Taktimpulsfolge CK. abgeleitet.

Die in den beiden Registern M₁ und M2 enthaltenen Bit-Blöcke werden abwechselnd gelesen auf Befehl der Lesesignale r^ und r₂, die in an sich bekannter Weise aus der Ausgangs-Taktimpulsfolge CK_U gewonnen werden. Sie gelangen zu einem durch die Ausgangs-Taktimpulsfolge CK_U gesteuerten Parallel/Serien-Umsetzer P/S, der die durch das Signal u dargestellte Ausgangsbitfolge erzeugt. Vorzugsweise wird darstellungsgemäß die Übertragung der Bit-Blöcke von den Registern M₁ und M₂ zum Parallel/Serien-ümsetzer P/S unter Verwendung eines Multiplexers MX durchgeführt, der durch die impulsförmigen Lesesignale r^ und r₂ gesteuert wird.

Wenn keine Verschiebung erfolgt, treten die Impulse der Lesesignale Z₁ und r₂ in der Mitte der Periode der entsprechenden Schreibimpulse auf, wie in Figur 2a gezeigt ist. Infolge der Frequenzdifferenz neigen die Leseimpulse aber dazu, sich den entsprechenden Schreibimpulsen zu überlagern. Eine Überwachungsschaltung C stellt diese Tendenz zur Überlagerung fest und

609851 /Q993

sorgt für eine Vertauschung der beiden Schreibsignale, d.h. sie veranlasst, daß als Schreibsignal die Impulsfolge zum Register M₁ gesendet wird, die vorher das Schreibsignal des Registers M₂ bildete, und umgekehrt, wie in Figur 2b dargestellt ist.

Zu diesem Zweck genügt es, wenn mittels Torschaltungen oder anderer bekannter Mittel die Impulsfolge, die das Lesesignal eines der beiden Register bildet (z.B. r,) , mit zwei Impulsfol- + —

gen M und M (Figur 2) zu vergleichen, die sofort oder unmittelbar nach bzw. vor den Impulsen erscheinen, die das entsprechende Schreibsignal bilden (z.B. w,). Das sich aus diesem Vergleich ergebende Signal s steuert eine Wechselschaltung SW, die zwei Impulsfolgen w¹ und w" empfängt und die Schreibsignale W₁ und W₂ unter Verwendung der Impulsfolgen w¹, w" erzeugt. Diese Vertauschung führt zur Wiederholung oder zur Unterdrückung (in der Fachsprache als "Slip" bezeichnet) eines n-Bit-Blockes.

Es ist zweckmäßig, aber nicht notwendig, dass die Vertauschung zwischen den Schreibsignalen W₁ und W₂ zu genau definierten Zeitpunkten und in der Weise erfolgt, daß die Unterdrückung (Slip) einen genau bestimmten n-Bit-Block betrifft. Bei einem PCM-System ist es zweckmässig, daß die Vertauschung beim Zeitkanal ("Time Slot") 0 (entsprechend φ .)erfolgt, d.h. im ersten Zeitkanal jedes Rahmens, der nur Synchronisierungs-Informationen enthält, welche vom Empfangsteil des PCM-Systems dazu benutzt werden, die Bündel-Taktimpulsfolge in die richtige Form zu bringen.

In Figur 1, die (im linken Teil) eine bevorzugte Ausführungsform der überwachungsschaltung C zeigt, ist mit f_oi ein dem Zeitkanal 0 eines PCM-Systems entsprechendes Zustimmungssignal für eine eventuelle Vertauschung der Schreibsignale bezeichnet. Bei der dargestellten bevorzugten Ausführungsform wird die Tendenz der Leseimpulse, sich den Schreibimpulsen zu überlagern, d.h. die Übereinstimmung eines Impulses des Lesesignals r₁ mit

609851/0993

einem zu den Impulsfolgen M oder M gehörenden Impuls, in Speicherstufen L, bzw. L- gespeichert. Dieser Zustand bewirkt, erst dann die Vertauschung der Schreibsignale aufgrund des Signals s, wenn das Zustimmungssignal φ . erscheint, das UND-Glieder A bzw. A2 auftastet, die in der dargestellten Weise zwischen die Ausgänge der Speicherstufen L , I^ und ein der Wechselschaltung SW vorgeschaltetes , das Signal s erzeugendes ODER-Glied 0 geschaltet sind. Das Signal s steuert weitere (nicht dargestellte) Vertauschungskreise so, daß auch nach dem Umtausch an die für die Impulsfolgen M und M bestimmten Eingänge der Überwachungsschaltung C Impulsfolgen gelegt werden, die den das neue Schreibsignal w. bildenden Impulsen in der beschriebenen Weise benachbart sind.

Die Vertauschungskreise und die Taktgeberschaltungen, mit denen aus der Taktimpulsfolge CK. die Signale bzw. Impulsfolgen w',w", M , M und φ . und aus der Taktimpulsfolge CK die Lesesignale ^rl'^r2 9^ewonnen werden können, müssen hier nicht näher beschrieben werden, weil sie an sich bekannt sind.

609851 /0993

Claims

Pa tentansprüche

Schaltungsanordnung eines elastischen Speichers für ein PCM-tibertragungssystem, der unter Steuerung durch die voneinander unabhängigen Taktimpulsfolgen zweier Teile des Systems die ihm von dem einen Teil zugeführten Bitströme an den anderen Teil des Systems weiterleitet, dadurch gekennzeichnet, daß der ankommende Bitstrom (Signal i) an einen durch die diesem Bitstrom zugeordnete erste Taktimpulsfolge (CK.) gesteuerten Serien/Parallel-Umsetzer (S/P) angelegt wird, mit dem zwei gleiche Register (M₁, M₂) verbunden sind, die eine Kapazität von η Bits haben und ihrerseits an einen Parallel/Serien-Umsetzer (P/S) geschaltet sind, der unter Steuerung durch die zweite Taktimpulsfolge (CK_u) den Ausgangs-Bitstrom (Signal u) erzeugt; daß die Schreibsignale (W_{1 f}w₂), die der ersten Taktimpulsfolge (CK₁) entsprechen, die übertragung der aus dem Serien/Parallel-ümsetzer (S/P} kommenden n-Bit-Blöcke abwechselnd an das eine oder das andere Register (M-,, M₂) steuern, während die Lesesignale (r_x, r₂) , die der zweiten Taktimpulsfolge (CK_U) entsprechen, abwechselnd die übertragung der in dem einen bzw. in dem anderen Register (M₁,M₂) enthaltenem n-Bit-Blöcke zu dem Parallel/Serien-Umsetzer (P/S) steuern; daß die Schreib- und Lesesignale (W₁,W₂, T_1f r~/ aus Impulsfolgen bestehen, deren Periode 2n mal größer als die Periode jedes Bits ist, wobei die die Lesesignale (r_lfr₂) bildenden Xnpulse jeweils in der Mitte des Intervalls zwischen zwei aufeinanderfolgenden Impulsen der das entsprechende Schreibsignal (v*. bzw« vr_?) bildenden Impulsfolge auftreten, wenn keine gegenseitige Verschiebung der Impulsfolgen erfolgt; und daß eine überwachungsschaltung (C) vorgesehen ist, welche die Lese-und Schreibsignale (W₁,r. bzw* w_o,r~) jeweils eines der Register (M, M~\ miteinander vergleich·:;, und bei Feststellen einer Tendenz der Lese- und Schreibsignale-. (W₁, r_x bzw. w₂, r₂) zur gegenseitigen überlagerung einen gegenseitigen Austausch der die Schreibsignale (W₁, W₇^ bildendes Impulsfolgen bewirkt.

S G ü S 5 1 / G έ S :■
2.) Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Register (M ,M-) mit dem Parallel/Serien-Umsetzer (P/S) über einen Multiplexer (MX) verbunden sind, der durch die Lesesignale (r,, r~) gesteuert ist.
3.) Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet _r daß die überwachungsschaltung (C) eine erste Schaltung enthält, die eines der beiden Lesesignale (T₁ bzw. r₂) mit zwei Impulsfolgen (M~, M⁺) vergleicht, welche unmittelbar vor bzw. nach den Impulsen auftreten, die das entsprechende Schreibsignal (w, bzw. W2) bilden, und eine zweite Schaltung (SW) , die von der ersten Schaltung gesteuert ist und die die Schreibsignale (w , W2) bildenden Impulsfolgen vertauscht.
4.) Schaltungsanordnung nach Anspruch 3,dadurch gekennzeichnet f daß die zweite Schaltung von einem Zustimmungssignal ($_QA in Betrieb gesetzt wird.
5.) Schaltungsanordnung nach Anspruch 4,dadurch gekennzeichnet , daß das Zustimmungssignal ($_oi) im Zafckanal 0 jedes Rahmens des Eingangs-PCM-Systems auftritt.

6C9851/09S3