-
-
Analog-Digital-Umsetzer
-
Die Erfindung betrifft einen Analog-Digital-Umsetzer gemäß Oberbegriff
des Anspruchs 1.
-
Ein derartiger Analog-Digital-Umsetzer ist in der Zeitschrift "Elektronik"
1974, Heft 12, Seiten 469 bis 472 beschrieben. Bei diesem bekannten Umsetzer wird,
wenn die Integratorausgangsspannung einen Schwellwert unterschreitet, eine bistabile
Kippstufe vorbereitet, die mit dem nächsten Taktimpuls gesetzt wird und dann den
Kompensationsstrom einschaltet. Nach Überschreiten des Schwellwertes wird mit dem
nächsten Taktimpuls die bistabile Kippstufe zurückgesetzt und der Kompensationsstrom
abgeschaltet.
-
Danach wiederholt sich der Auf- und Entladevorgang des Integrators
zyklisch. Während der Entladephasen, in denen dem Integrator der Eingangs- und der
Kompensationsstrom zugeführt werden, werden Taktimpulse in einem Zähler summiert.
-
Aus dem "Taschenbuch der Nachrichtenverarbeitung" von Steinbuch, 1962,
Seiten 775 und 776 sind Analog-Digital-Umsetzer bekannt, in denen die Eingangsspannung
mit einer Kompensationsspannung verglichen wird, die in einem Digital-Analog-Umsetzer
erzeugt ist, der mit dem Stand eines Zählers oder eines Ergebnisregisters gespeist
ist. Dieser wird so lange verändert, bis die Abweichung der Kompensationsspannung
von der Eingangs spannung möglichst klein ist, d. h. kleiner als die der niederwertigsten
Einheit des digitalen Ergebnisses entsprechende Eingangsspannung.
-
In der niederwertigsten Stelle wird im allgemeinen kein eindeutiges
Ergebnis erhalten; das Ergebnis springt in dieser Stelle stets um eine Einheit auf
und ab.
-
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Analog-Digital-Umsetzer
der eingangs beschriebenen Art zu schaffen, mit dem bei langen Integrationszeiten
und geringem Aufwand eine hohe Genauigkeit erzielt werden kann.
-
Erfindungsgemäß wird diese Aufgabe mit den im Kennzeichen des Anspruchs
1 angegebenen Maßnahmen gelöst.
-
Anhand der Zeichnung, in der Ausführungsbeispiele in Prinzipschaltbildern
gezeigt sind, werden im folgenden die Erfindung sowie weitere Vorteile und Ergänzungen
näher beschrieben und erläutert.
-
Es zeigen Figur 1 das Schaltbild einer Anordnung, in der das Meßergebnis
durch Mittelwertbildung des Standes eines Zweirichtungszählers erhalten wird, Figur
2 das Schaltbild einer Anordnung, welche die niederwertigsten Stellen des Ergebnisses
durch Messen der Entladezeiten eines Integrators ermittelt wird, wobei die Sntladezeiten
aus dem Stand eines Zweirichtungszählers erkannt werden und Figur 3 eine Anordnung,
in welcher der Zweirichtungszähler auf eine bistabile Kippstufe reduziert ist.
-
In Figur 1 ist mit INT ein Integrator bezeichnet, dem das Eingangssignal
Ue zugeführt ist. Bei positivem Eingangssignal sinkt seine Ausgangsspannung, bei
negativem Eingangssignal steigt sie.
-
Um die Aufladung des Integrators INT zu beschränken, sind dem Ladekondensator
zwei Zenerdioden Z1, Z2 parallel geschaltet. An den Integrator INT ist ein Inverter
angeschlossen, der im wesentlichen aus einem invertierenden Verstärker besteht,
der so gegengekoppelt ist, daß sein Verstärkungsgrad Eins ist. Erreicht oder überschreitet
das Ausgangssignal des Integrators INT oder das des Inverters INV den in einer Schwellwertstufe
SWS eingestellten Schwellwert, so gibt dieser einen Taktgenerator TG1 frei, dessen
Ausgangsimpulse als Zählimpulse einem Zweirichtungszähler ZRZ zugeführt sind. Dieser
Zähler ist ferner von den Ausgangssignalen des Integrators und des Inverters auf
Vorwärts-oder Rückwärtszählung eingestellt, je nach dem, ob das Ausgangs-
signal
des Integrators größer als das des Inverters ist oder umgekehrt. Der Stand des Zweirichtungszählers
ZRZ wird in einem Digital-Analog-Umsetzer DAU und einem diesem nachgeschalteten
Widerstand in einen Kompensationsstrom für das Eingangssignal umgesetzt.
-
Die bisher beschriebene Anordnung arbeitet wie folgt: Es wird angenommen,
daß die Eingangsspannung Ue Null ist und dementsprechend der Stand des Zählers ZRZ
ebenfalls Null ist, so daß der Digital-Analog-Umsetzer DAU keinen Kompensationsstrom
liefert.
-
Wird eine positive Eingangsspannung Ue angelegt, so beginnt die Ausgangsspannung
des Integrators INT negativ und die des Inverters INV positiv zu werden, so daß
der Zweirichtungszähler ZRZ auf Vorwärtszählen geschaltet wird. Nach weiterem Abfallen
der Integratorspannung INT und damit Ansteigen der Inverterspannung INV wird der
in der Schwellwertstufe SWS eingestellte Schwellwert erreicht, der Taktgenerator
TG1 freigegeben und der Stand des Zählers ZRZ erhöht. Damit beginnt der Digital-Analog-Umsetzer
DAU einen Kompensationsstrom abzugeben, der aber noch nicht ausreichen soll, den
vom Eingangssignal herrührenden Strom zu kompensieren. Die Integratorspannung würde
zunächst ggf. bis auf einen unzulässig hohen Wert in negativer Richtung weiter steigen,
wenn sie nicht von den Zenerdioden Z1 und Z2 auf einen Wert beschränkt würde, der
nur wenig größer ist als der in der Schwellwertstufe SWS eingestellte Schwellwert.
Erreicht der Zweirichtungszähler ZRZ einen Stand, bei dem der vom Digital-Analog-Umsetzer
DAU gelieferte Kompensationsstrom den Eingangsstrom übersteigt, wird der Integrator
INT entladen, seine Ausgangsspannung sinkt unter den in der Schwellwertstufe SWS
eingestellten Schwellwert, der Taktgenerator TG1 wird gestoppt, der Stand des Zählers
ZRZ bleibt unverändert, so daß der Integrator mit einem konstanten Strom entladen
und nach Nulldurchgang in umgekehrter Richtung aufgeladen wird, bis seine Ausgangsspannung
wieder den in der Schwellwertstufe SWS eingestellten Schwellwert erreicht.
-
Die Ausgangs spannung des Inverters INV ist in diesem Falle negativ,
so daß sie die Schwellwertstufe SWS nicht zum Ansprechen bringen kann.
-
Nach Überschreiten des Schwellwertes wird der Taktgenerator TG1 wieder
freigegeben, es gelangt ein Zählimpuls auf den Zähler ZRZ,
dessen
Stand aber nicht um Eins erhöht, sondern um Eins erniedrigt wird, da der Zähler
ZRZ wegen der Umladung des Integrators INT jetzt auf Rückwärtszählen eingestellt
ist. Die Erniedrigung des Zählerstandes bewirkt, daß der vom Digital-Analog-Umsetzer
DAU gelieferte Kompensationsstrom kleiner wird, und zwar kleiner als der Eingangs
strom, so daß nunmehr der Integrator INT wieder umgeladen wird.
-
Die beschriebenen Umladevorgänge wiederholen sich stets, wobei die
Ausgangs spannung des Integrators sich zwischen einem positiven Schwellwert und
einem negativen Schwellwert gleichen Betrages ändert. Das Verhältnis der Auf- und
Entladezeiten hängt davon ab, wie groß der Unterschied zwischen dem Eingangsstrom
und dem Kompensationsstrom ist, d. h. wie groß der Fehler des im Zähler ZRZ enthaltenen
Digitalwertes ist. Sind Eingangsstrom und Kompensationsstrom gleich, finden keine
Umladevorgänge statt.
-
Ist der Eingangsstrom etwas größer als der Kompensationsstrom, wird
der Integrator langsam aufgeladen. Nach Erhöhen des Zählerstandes um Eins ist der
Kompensationsstrom deutlich größer als der Eingangs strom und der Integrator wird
verhältnismäßig rasch entladen. Ist der Eingangsstrom der Mittelwert der beiden
Kompensationsströme, so sind die Auf- und Entladezeiten gleich.
-
Kommt der Eingangsstrom an den größeren der beiden Kompensationsströme
heran, so ist die Aufladezeit im Verhältnis zur Entladezeit kurz.
-
Der Stand des Zählers ZRZ springt somit auch bei konstantem Eingangssignal
stets um eine Einheit auf und ab. Die Genauigkeit der Analog-Digital-Umsetzung ist
durch diesen Digitalisierungsfehler beschränkt. In der Anordnung nach Figur 1 wird
die Ge-Genauigkeit mit Hilfe eines Addierwerkes ADW, das von einem Taktgenerator
TG2 gesteuert ist und eines Mittelwertbilders »iB, der von einem Zähler Z1 gesteuert
ist, erhöht. Mit jedem Impuls des Taktgenerators TG2 wird der Stand des Zählers
ZRZ in das Addierwerk übernommen und zu dessen Inhalt hinzuaddiert. Die Anzahl der
Additionen ist im Zähler Z1 eingestellt. Wird diese Zahl erreicht, wird der Mittelwert
des Standes des Zählers ZRZ gebildet, indem die im Addierwerk ADW stehende Summe
durch die Anzahl der Additionen dividiert wird. Auf die Mittelwertbildung kann verzichtet
werden, wenn von vornherein die Anzahl der Addi-
tionen bei der
Digitalwertbildu7g im Zähler ZRZ berücksichtigt wird. Auch kann die Mittelwertbildung
durch Kommaverschiebung erreicht werden, indem z. B. bei einer Darstellung in Dezimalzahlen
und 100 Additionen pro Meßperiode das Komma um zwei Stellen nach links verschoben
wird. Die Genauigkeit des so erhaltenen Mittelwertes nimmt mit der Anzahl der Additionen
je Meßperiode zu.
-
Durch die Mittelwertbildung werden auch Schwankungen des Eingangssignals,
die z. B. durch die Einstreuung der Netzspannung verursacht sein können, eliminiert.
-
Die bisher beschriebene Anordnung eignet sich vor allem zum fort--laufenden
Messen und Anzeigen einer Spannung oder eines Stromes.
-
Nach Anlegen eines Eingangssignals kann der erste ausgegebene Wert
mit einem Fehler behaftet sein, da auch während des Hochzählens des Zählers ZRZ
der Mittelwert gebildet wird. Will man diesen Nachteil vermeiden, kann man eine
bistabile Kippstufe FF1 vorsehen, die den Taktgenerator TG2 erst dann freigibt,
wenn die Schwellwertstufe SWS zum ersten Mal angesprochen hat. Damit wird während
des Hochzählens kein Mittelwert gebildet. Die Kippstufe FF1 wird vom Ausgangssignal
des Zählers Z1 zurückgesetzt.
-
In Figur 2 sind wieder mit INT der Integrator, mit INV der Inverter,
mit TG1 der den Zweirichtungszähler ZRZ ansteuernde Taktgenerator und mit DAU der
den Kompensationsstrom liefernde Digital-Analog-Umsetzer bezeichnet. Anstelle einer
einzigen Schwellwertstufe sind zwei Schwellwertstufen SWS1, SWS2 vorgesehen, von
denen die eine, SWS1, an den Integrator und die andere, SWS2, an den Inverter angeschlossen
ist. Beide Schwellwertstufen sind auf denselben Schwellwert eingestellt. Die Schwellwertstufen
steuern nicht nur den Taktgenerator TG1, sondern auch die Zählrichtung des Zweirichtungszählers
ZRZ. Eine solche Anordnung mit zwei Schwellwertstufen kann auch in der Anordnung
nach Figur 1 eingesetzt sein. Der Zähler ZRZ sei ein Dualzähler, an dessen Ausgänge,
über welche die niederwertigsten Ergebnisstellen ausgegeben werden, eine Logikschaltung
LOG angeschlossen ist, welche feststellt, welcher der beiden Zählerstände, zwischen
denen der Zähler im eingeschwungenen Zustand hin- und herspringt, der größere ist.
Solange der größere Zählerstand ausgegeben wird, d. h. der
Digital-Analog-Umsetzer
den größeren Kompensationsstrom liefert, gibt diese Logikschaltung LOG ein Freigabesignal
auf eine Torschaltung T1, die ein weiteres Freigabesignal vom Zähler Z1 erhält,
der die Taktimpulse des Taktgenerators TG2 aufsummiert und dadurch die Meßzeit bildet.
Die während der Meßzeit von der Torschaltung T1 durchgeschalteten Impulse gelangen
auf einen Zähler Z2. Ein Addierwerk ADW1 ersetzt die niederwertigste Stelle des
Standes des Zählers ZRZ durch das Zählergebnis des Zählers Z2 und gibt den so ermittelten
Wert als Ergebnis der Analog-Digital-Umsetzung aus. Die Kippstufe FF1 und die von
ihr gesteuerte, nicht bezeichnete Torschaltung dienen dazu, den Stand des Zählers
ZRZ erst im eingeschwungenen Zustand zu korrigieren.
-
Es ist ersichtlich, daß die höherwertigen Stellen des vom Addierwerk
ADW1 ausgegebenen Digitalwertes vom Zweirichtungszähler ZRZ, die niederwertigen
Stellen vom Zähler Z2 geliefert werden. Das Verhältnis der von den Zählern ZRZ und
Z2 gelieferten Stellenzahl kann nahezu beliebig sein. Verkleinert man die Stellenzahl
des Zählers ZRZ, so gelangt man schließlich zur Anordnung nach Figur 3, in der der
Zweirichtungszähler lediglich aus einer bistabilen Kippstufe FF2 besteht, die von
den Schwellwertstufen SWS1 und SWS2 geschaltet wird. Mit INT und INV sind wieder
der Integrator und der Inverter bezeichnet. Der Digital-Analog-Umsetzer vereinfacht
sich zu einer schaltbaren Stromquelle SQ. Der Taktgenerator TG1 und die Logikschaltung
LOG entfallen. Auch ist kein Addierwerk mehr erforderlich. Die Meßzeit ist wieder
im Zähler Z1 eingestellt. Während der Meßzeit werden im Zähler Z2 die Impulse des
Taktgenerators TG2 aufsummiert, die bei eingeschalteter Stromquelle SQ auf den Zähler
Z2 gelangen. Mit Beendigung der Meßzeit schaltet der Zähler Z1 den Stand des Zählers
22 in einen Ausgabespeicher SP. Ein derartiger Analog-Digital-Umsetzer zeichnet
sich durch seine Einfachheit aus.
-
5 Patentansprüche 3 Figuren