DE2327092A1

DE2327092A1 - Schaltungsanordnung zur umsetzung einer eingangsfrequenz in eine ausgangsfrequenz

Info

Publication number: DE2327092A1
Application number: DE19732327092
Authority: DE
Inventors: Manfred Rubruck
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1973-05-28
Filing date: 1973-05-28
Publication date: 1974-12-12
Also published as: JPS5022561A; IT1012868B; FR2232148A1

Description

Schaltungsanordnung zur Umsetzung einer Eingangsfrequenz in eine Ausgangsfrequenz

Bei der digitalen Meßwerterfassung und -verarbeitung kann es erforderlich sein, die Frequenz einer von einem digitalen Signalgeber erzeugten Impulsfolge in weiten Grenzen zu ändern. Zur Frequenzuntersetzung sind zahlreiche Frequenzteilerschaltungen bekannt, mit denen eine Eingangsfrequenz jedoch nur um ganzzahlige Faktoren untersetzt werden kann. Bekannte Schaltungen zur Frequenzübersetzung ermöglichen nur kleine Übersetzungsverhältnisse und sind daher nur beschränkt anwendbar.

Bei einem digitalen Wegmeßsystem ist beispielsweise das kleinste erfaßbare Wegelement durch die Maßstabsteilung festgelegt, die mit vertretbarem Aufwand nicht beliebig verkleinert werden kann. Daher ist auch die Genauigkeit einer nachgeordneten numerischen Wegregelung auf ein solches Wegelement beschränkt, obwohl die Regelung eigentlich mit wesentlich höherer Genauigkeit arbeiten könnte. Durch eine Vervielfachung der Frequenz eines digitalen Meßwertgebers mit relativ geringem Auflösungsvermögen läßt sich die Genauigkeit einer Wegregelung entsprechend erhöhen.

Es ist bereits bekannt, mit elektrischen Mitteln eine Maßstabsunterteilung durchzuführen, mit der bis zu 4 mal soviele Zählimpulse erhalten werden wie Maßstabsstriche vorhanden sind (W. Simon "Die numerische Steuerung von Werkzeugmaschinen" 2. Auflage, Seite 64, 65). Dieses Verfahren ist nur begrenzt anwendbar und ermöglicht ebenfalls keine beliebig großen Übersetzungsverhältnisse.

409850/1009

VPA 73/3108

Es ist die Aufgabe der Erfindung, eine Schaltungsanordnung zur Umsetzung einer Frequenz vorzuschlagen, bei der ein beliebiges Über- oder Untersetzungsverhältnis eingestellt werden kann. Bei der Frequenzvervielfachung sollen insbesondere auch hohe Vervielfachungsfaktoren möglich sein.

Diese Aufgabe wird erfindungsgemäß gelöst durch einen Integrator, dem die Differenz einer der Eingangsfrequenz proportionalen Größe und einer der Ausgangsfrequenz und dem reziproken Wert des Umsetzungsverhältnisses proportionalen Vergleichsgröße zugeführt ist, und durah einen das Ausgangssignal des Integrators in die Ausgangsfrequenz umsetzenden Impulsbildner. Durch die Rückführung der mit dem reziproken Wert des Umsetzungsfaktors multiplizierten Ausgangsfrequenz auf den Eingang des Integrators ist gewährleistet, daß im eingeschwungenen Zustand die Ausgangsfrequenz im gewählten Umsetzungsverhältnis zur Eingangsfrequenz steht.

Ein mit analogen Größen arbeitendes Ausführungsbeispiel der Erfindung sieht einen Spannungs-Frequenz-Umsetzer als Impulsbildner für die Ausgangsfrequenz vor, sowie zwei Frequenz-Spannungs-Umsetzer zur Bildung von der Eingangsfrequenz und der Ausgangsfrequenz proportionalen Spannungen. Dabei sind die Umsetzungsfaktoren der beiden Frequenz-Spannungs-Umsetzer in ein dem gewünschten Frequenzumsetzungsverhältnis entsprechendes Verhältnis gebracht. Diese Anordnung ermöglicht einen beliebigen Umsetzungsfaktor, der sowohl größer wie auch kleiner 1 sein kann und keine ganze Zahl darstellen muß.

Besonders vorteilhaft sind rein digital arbeitende Ausführungen der Erfindung als Frequenzvervielfacherschaltungen. Diese enthalten einen Umkehrzähler als digitalen Integrator, dem ein Differenzgatter zum Vergleich der Eingangsfrequenz mit einer Vergleichsfrequenz vorgeschaltet ist. Die Ver-

- 3 409850/100 9-

VPA 73/3108 - 3 -

gleichsfrequenz wird aus einem Frequenzteiler gewonnen, der die Ausgangsfrequenz um den Vervielfachungsfaktor untersetzt. Weiterhin ist ein Impulsbildner vorgesehen, der den Zählerstand des Umkehrzählers in die Ausgangsfrequenz umsetzt. Der ' Vervielfachungsfaktor wird bei dieser Schaltungsanordnung durch das Teilerverhältnis des Frequenzteilers bestimmt, der in einer bekannten Form aufgebaut sein kann.

Für eine derartige Frequenzvervielfacherschaltung sind verschieden gestaltete Impulsbildner möglich. Beispielsweise kann ein solcher Impulsbildner aus einem Speicher mit einem vorgeschalteten Addierer aufgebaut sein, der in Abhängigkeit von einem Rechentakt den Zählerstand des Umkehrzählers zum Inhalt des Speichers hinzuaddiert und die entstehenden Überträge als Ausgangsfrequenz ausgibt.

Ein weiteres Äusführungsbeispiel eines derartigen Impulsbildners besteht aus einem die Impulse/eines Steuertaktes zählenden Einrichtungszähler und einem nachgeschalteten Frequenzteiler zur Erzeugung der Ausgangsfrequenz. Das Teilerverhältnis des Frequenzteilers ist in Abhängigkeit vom Zählerstand des Umkehrzählers einstellbar.

Eine hybride Schaltung erhält man durch einen Impulsbildner, der aus einem Digital-Analog-Umsetzer und einem nachgeschalteten Analog-Frequenz-Wandler aufgebaut ist. Der Digital-Analog-Umsetzer bildet den Zählerstand des Umkehrzählers als analoge Größe ab und der Analog-Frequenz-Wandler setzt diese analoge Größe in die Ausgangsfrequenz um.

Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im folgenden näher beschrieben. Es zeigen: Fig. 1 das Blockschaltbild eines mit analogen Größen arbeitenden Frequenzumsetzers, . Fig. 2 das Blockschaltbild eines digital arbeitenden Fre^uenzvervielfachers,

_ 4. _ 409850/1009

VPA 73/3-108

-4 -

Fig. 3 das Blockschaltbild einer digitalen Frequenzvervielfacherschaltung mit einem Speicher und einem vorgeschalteten Addierer als Impulsbildner,

Fig. 4 das Blockschaltbild einer digitalen Frequenzvervielfacher schaltung mit einem Einrichtungszähler und einem Frequenzteiler als Impulsbildner,

Fig. 5 das Blockschaltbild einer erfindungsgemäßen Frequeazvervielfacherschaltung in hybrider Technik.

In der Schaltungsanordnung der Fig. 1 wird die Eingangsfrequenz f1 einem ersten Frequenz-Spannungs-Umsetzer 1 zugeführt, dessen Ausgangsspannung über einen Widerstand 2 an einem Vergleichspunkt 3 ansteht. Ein zweiter Frequenz-Spannungs-Umsetzer 4 bildet eine der Ausgangsfrequenz f2 proportionale Spannung, die über das Potentiometer 5 ebenfalls an den Vergleichspunkt 3 gelegt ist. Die Differenz dieser beiden Spannungen wird einem Integrator 6 zugeführt, dessen Ausgangssignal von einem Spannungs-Frequenz-Umsetzer 7 in die Ausgangsfrequenz f2 umgesetzt wird.

Das gewünschte Frequenzumsetzungsverhältnis wird durch die Umsetzungsfaktoren der beiden Frequenz-Spannungs-Umsetzer 1 und 4 bestimmt. Diese Umsetzungsfaktoren können beispielsweise durch den Ausgangswiderstand 2 des Frequenz-Spannungs-Umsetzers 1 und durch den wirksamen Widerstand am Potentiometer 5 im Ausgang des Frequenz-Spannungs-Umsetzers 4 gegeben sein. Wenn die beiden Frequenz-Spannungs-Umsetzer 1 und 4 identisch sind, wird somit das Frequenzumsatzungsverhältnis durch das Verhältnis des Widerstandes 2 zum wirksamen Widerstand des Potentiometers 5 bestimmt. Das Umsetzungs-Verhältnis kann daher durch Verstellen des Potentiometers 5 leicht geändert werden. Es ist insbesondere auch möglich, den Abgriff des Potentiometers 5 in Abhängigkeit von einer anderen Größe zu verstellen und somit das Frequenz-Umsetzungs-Verhältnis zu führen.

- 5 -409850/10.0 9

VPA 73/3108

Sobald eine Eingangsfrequenz f1 an den Frequenz-Spannungs-Umsetzer 1 angelegt wird, stellt zunächst dessen volle Ausgangsspannung UI am Eingang des Integrators 6 an. Der Integrator läuft hoch und der ihn überwachende Spannungs-Frequenz-Umsetzer 7 erzeugt die Ausgangsfrequenz f2, die mit dem Anstieg der Ausgangsspannung des Integrators 6 ebenfalls rasch ansteigt. Die- Ausgangsfrequenz f2 wird über den Frequenz-Spannungs-Umsetzer 4 und das Ausgangspotentiometer 5 in die Vergleichsspannung U2 umgesetzt. Sobald am Vergleichspunkt die Spannungen U1 und U2 übereinstimmen, verschwindet das Eingangssignal des Integrators und er bleibt auf seinem gerade erreichten Wert stehen. In diesem ein geschwungenen Zustand ist die Ausgangsfrequenz f2 der Eingangsfrequenz f1 entsprechend dem Urneetzungsfaktor proportional. Jede Änderung der Eingangsfrequenz f1 bewirkt eine Änderung der Ausgangsspannung des Integrators 6 und damit auch eine Änderung der Ausgangsspannung f2.

Fig. 2 zeigt eine erfindungsgemäße, digital arbeitende Frequenzvervielfacherschaltung. Die Eingangsfrequenz f1 wird einem Differenzgatter 8 zugeführt, dessen Ausgang mit einem Umkehrzähler 9 als digitaler Integrator verbunden ist. Ein Impulsbildner 10 überwacht den Ausgang des UmkehrZählers 9 und bildet eine dem Zählerstand des Umkehrzählers 9 entsprechende Ausgangsfrequenz f2. Die Ausgangsfrequenz f2 wird vom Frequenzteiler 11 um den Vervielfachungsfaktor m untersetzt und als Vergleichsfrequenz f3 an den Subtraktionseingang des Differenzgatters 8 gelegt.

Der Umkehrzähler 9 wird dann stehenbleiben, wenn das Differenzgatter 8 keine Impulse mehr ausgibt. Dann muß aber die Eingangsfrequenz f1 mit der Vergleichsfrequenz f3 übereinstimmen und damit ist die Ausgangsfrequenz f2 = m · f1. Der Vervielfachungsfaktor ist daher durch den Untersetzungsfaktor des Frequenzteilers 11 gegeben.

Die in Fig. 3 dargestellte digitale Frequenzverfcielfachersohaltung arbeitet in Paralleltechnik. Die Eingangs-

4098507 1009 " ⁶ "

VPA 73/3108

frequenz f1 wird einem Differenzgatter 8 zugeführt und mit der Vergleichsfrequenz f3 verglichen. Die Ausgangsimpulse des Differenzgatters 8 gelangen in einen η-stufigen Umkehrzähler 9 mit den Wertigkeiten A -N. Der Addierer 12 bildet die Summe des Zählerstandes des Umkehrzählers 9 mit dem Inhalt des ebenfalls η-stufigen Speichers 13. Mit Jedem Impuls des Rechentaktes f4 des Taktgebers 14 wird diese Summe in den Speicher 13 übernommen. Der Bechentakt f4 muß gleich oder größer als die maximale Ausgangsfrequenz f2 sein. Sobald der Speicher 13 überläuft, erscheint am höchstwertigen Übertragsausgang des Addierers 12 ein Impuls. Diese Übertragsimpulse bilden die Ausgangsfrequenz f2. Sie werden im Frequenzteiler 11 um den Faktor m untersetzt. Die entstehende Vergleichsfrequenz f3 steht am negativen Eingang des Differenzgatters 8 an.

Es ist ohne weiteres möglich, eine gleichartige Anordnung auch in serieller Technik aufzubauen.

Im Ausführungsbeispiel derFig. 4 wird die EingangsfrequBnz f1 wiederum im Differenzgatter 8 mit der Vergleichsfrequenz f3 verglichen. Die Ausgangsimpulse des Differenzgatters 8 werden in den Umkehrzähler'9 eingezählt. Der Einrichtungszähler 15, der die gleiche Speicherkapazität aufweist wie der Umkehrzähler 9, zählt ständig die Impulse des Steuertaktes f5 eines Taktgebers 16. Je nach dem Stand des Umkehrzählers 9 gibt der Frequenzteiler 17 Impulse als Ausgangsfrequenz f2 aus. Aus der Ausgangsfrequenz f2 wird wiederum durch den Frequenzteiler 11 die Vergleichsfrequenz f3 gewonnen und dem negativen Eingang des Differenzgatters 8 zugeführt.

Das Ausführungsbeispiel der Fig. 5 zeigt eine erfindungsgemäße Frequenzvervielfacherschaltung in hybrider Techniki Die Eingangsfrequenz f1 wird im Differenzgatter 8 mit der

- 7 409850/1009

VPA 73/3108

Vergleichsfrequenz verglichen. Die Ausgangsimpulse des Differenzgatters 8 werden im Umkehrzähler 9 gezählt. Der Digital-Analog-Umsetzer 18 bildet eine dem Zählerstand des Umkehrzählers 9 proportionale Spannung. Diese Spannung wird vom Spannungs-Frequenz-Wandler 19 in die Ausgangsfrequenz f2 umgewandelt. Die Ausgangsfrequenz f2 wird wiederum über den Frequenzteiler 11 mit dem Teilerfaktor m in die Vergleichsfrequenz f3 untersetzt und an den negativen Eingang des Differenzgatters 8 gelegt.

6 Patentansprüche
5 Figuren

- 8 409850/1009

Claims

VPA 73/3108

- 8 Patentansprüche

Schaltungsanordnung zur Umsetzung einer Eingangsfrequenz in eine Ausgangsfrequenz, gekennzeichnet durch einen Integrator, dem die Differenz einer der Eingangsfrequenz (f1) proportionalen Größe und einer der Ausgangsfrequenz (f2) und dem reziproken Wert des Umsetzungsverhältnisses proportionalen Vergleichsgröße zugeführt ist, und durch einen das Ausgangssignal des Integrators in die Ausgangsfrequenz (f2) umsetzenden Impulsbildner.
2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen Spannungs-Frequenz-Umsetzer (7) als ImpÄlsbildner für die Ausgangsfrequenz (f2) und zwei Frequenz-Spannungs-Umsetzer (1, 4) zur Bildung von der Eingangsfrequenz (f1) und der Ausgangsfrequenz (f2) proportionalen Spannungen, wobei die Umsetzungsfaktoren der beiden Frequenz-Spannungs-Umsetzer (1, A) in ein dem gewünschten Frequenzumsetzungsverhältnis entsprechende Verhältnis gebracht sind (Fig. 1).
3. Schaltungsanordnung zur Umsetzung einer Eingangsfrequenz in eine um einen Vervielfachungsfaktor erhöhten Ausgangsfrequenz nach Anspruch 1, gekennzeichnet durch einen Umkehrzähler (9) als digitaler Integrator, dem ein Differenzgatter (8) zum Vergleich der Eingangsfrequenz (f1) mit einer Vergleichsfrequenz (f3) aus einem die Ausgangsfrequenz (f2) um den Vervielfachungsfaktor (m) untersetzenden Frequenzteiler (11) vorgeschaltet ist, und durch einen den Zählerstand des Umkehrzählers (9) in die Ausgangsfrequenz (f2) umsetzenden Impulsbildner (10) (Fig. 2).
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Impulsbildner aus einem Speicher (13) mit einem vorgeschalteten Addierer (12) aufgebaut ist, der in Abhängigkeit

- 9 -409850/1009

VPA 73/31Θ8 - 9 -

von einem Rechentakt (f4) den Zählerstand des Umkehrzählers (9) zum Inhalt des Speichers (13) hinzuaddiert und die entstehenden Oberträge als Ausgangsfrequenz (f2) ausgibt (lig. 3).
5. SchaltungsaiOrdnung nach Anspruch 3, dadurch gekennzeichnet, daß der Impulsbildner aus einem die Impulse eines Steuertaktes (f5) zählenden Einrichtungszähler (15) und einem nachgeschalteten Frequenzteiler (17) zur Erzeugung der Ausgangsf requenz (f2) aufgebaut ist, dessen Teilerverhältnis in Abhängigkeit vom Zählerstand des Umkehrzählers (9) einstellbar ist (Pig. 4).
6.. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Impulsbildner aus einem Digital-Analog-Umsetzer (18-3 und einem nachgeschalteten Analog-Frequenz-Wandler (19) aufgebaut ist, wobei der Digital-Analog-Umsetzer (18) den Zählerstand des Umkehrzählers (9) als analoge Größe abbildet und der Analοg-Frequeaz-Wandler (19) diese analoge Größe in die Ausgangsfrequenz (f2) umsetzt (Mg. 5).

409850/ 1009