DE2619238A1 - Verfahren und anordnung zur einordnung von unabhaengigen operationen in einem elektronischen schaltungssystem - Google Patents

Description

SIEMENS AKTIENGESELLSCHAFT 3 Unser Zeichen Berlin und München VPA ?6 p 2 O 6 G BRD

Verfahren und Anordnung zur Einordn\mg von unabhängigen Operationen in einem elektronischen Schaltungssystem, ^

Die Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des Hauptanspruches und auf' Anordnungen zur Durchführung dieses Verfahrens.

ö Bei komplexen elektronischen Schaltungsanordnungen bzw. Schaltungssystemen tritt des öfteren der Fall ein, daß verschiedenartige Operationen, die zu ihrer Durchführung mindestens wesentliche Teile des Schaltungssystems gemeinsam benötigen, genau oder fast gleichzeitig durch voneinander unabhängige Aufrufe angefordert werden. Ein wichtiges Beispiel für solche Operationen sind, die extern angeforderten Speicherzugriffe und die intern ausgelösten Operationen für die Wiederauffrischung (refresh) der gespeicherten Informationen in dynamischen Halbleiterspeichern (MOS-Speicher).

Da die Operationen unter den angegebenen Voraussetzungen nicht gleichzeitig ablaufen können, muß für ihre zweckmäßige zeitliche Einordnung gesorgt werden. Bisher wurde dieses Problem durch die Unterteilung des Zeitablaufs in Intervalle (Taktraster) und durch die Zuordnung der unterschiedlichen Operationen zu verschiedenen Taktintervallen gelöst. Da somit bestimmte Anforderungen auch nur · zu bestimmten Zeitpunkten bearbeitet werden, können Zeitverluste entstehen. Außerdem können bei Überschneidungen von Taktimpulsen und Anforderungssignalen Undefinierte Auslöseimpulse für die Steuerung auftreten, deren Auswirkungen nur durch zusätzliche Wartezeiten unschädlich gemacht werden können (vgl. "IEEE Trans. Electron. Comput." VoI EC-15, Feb. 1966, Seiten 108 - 111 und "IEEE Trans. Comput." April 1973, Seiten 421, 422).

VPA 9/210/4072

She 13 Fra / 28.4.1976 ?09845/045 5

Nun kann in vielen Fällen auf die wiederholte, gegebenenfalls sogar regelmäßige Ausführung von Operationen einer Art nicht verzichtet werden, obgleich nur die Operationen der anderen Art dem eigentlichen Bestimmungszweck des Schaltungssystems entsprechen.

Im Beispiel des dynamischen Halbleiterspeichers sind das die Refreshoperationen einerseits und die externen Speicherzugriffe andererseits. In diesem Fall sind Zeitverluste, die bei Speicherzugriffen auftreten, besonders störend. Es ist daher die Aufgabe der Erfindung, Maßnahmen anzugeben, welche die Entstehung derartiger Zeitverluste auf ein Minimum reduzieren.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Hauptanspruchs gelöst. Vorteilhafte Anordnungen zur Ausführung dieser Maßnahmen sind den Ansprüchen 2 und 3 zu entnehmen.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen, denen die bei dynamischen Halbleiterspeichern auftretenden Gegebenheiten zugrunde liegen, näher erläutert. Dabei wird auf die Zeichnung Bezug genommen. Es zeigt darin Fig. 1 ein Diagramm der für die Durchführung des Verfahrens bedeutsamen Zeitbereiche,

Fig. 2 ein Blockschaltbild mit den für die Einordnungen der Operationen wesentlichen Einrichtungen, Fig. 3 ein erstes Schaltungsbeispiel,

Fig. 4 ein Impulsdiagramm für die Schaltungsanordnung nach Fig. 3, Fig. 5 ein zweites Schaltungsbeispiel,
Fig. 6 ein Impulsdiagramm für die Schaltungsanordnung nach Fig.

und
Fig. 7 ein Impulsdiagramm für den Kollisionsfall.

Die in einem dynamischen Halbleiterspeicher gespeicherten Informationen müssen, wie schon erwähnt wurde, in mehr oder weniger regelmäßigen Abständen regeneriert werden. Die Periode solcher Wiederauf frischungs-(Refresh-)Zyklen ist in der Regel so gewählt, daß der zeitliche Abstand zwischen zwei aufeinanderfolgenden Wiederauffrischungszyklen geringfügig verlängert werden kann, ohne den Speicherinhalt zu gefährden.

7 Ö 9 8 4 S / (H S S VPA 9/210/4072

Den Anstoß für solche Wiederauffrlschungszyklen oder Refreshoperationen geben die Refreshanforderungen, die in regelmäßiger Folge in der speicherinternen Refreshsteuerung erzeugt werden. Durch die Refreshanforderungen wird der Zeitablauf in gleichmäßige Interval-Ie unterteilt, die wesentlich langer als die für die Durchführung einer Refreshoperation selbst erforderliche Zeitdauer sind. Das Impulsdiagramm nach Fig. 1 zeigt in der ersten Zeile a zwei Refreshanforderungen, die als positive Impulse angedeutet sind. Als Antwort auf eine Refreshanforderung läuft nach Zeile c mit einiger Verzögerung eine Refreshoperation ab. Die zwischen dem Beginn einer Anforderung und dem Beginn einer Operation liegende Zeit wird beispielsweise, wie die Zeile b der Fig. 1 zeigt, durch das Abzählen von Impulsen eines schnellen Taktes bestimmt. Die Zeiten zwischen der Beendigung einer Refreshoperation und dem Eintreffen einer erneuten Refreshanforderung, die sich daran anschließende Verzögerungszeit und die Dauer der Refreshoperation selbst sind in der Fig. 1 durch die Bereiche(T)bis(^gekennzeichnet. Sie spielen für die Durchführung des Verfahrens gemäß der Erfindung eine unterschiedliche Rolle.

In jedem beliebigen Augjenblick des in der Fig. 1 dargestellten Zeitablaufs kann eine Anforderung für einen Speicherzugriff eintreffen. Solche Schreib- oder Leseoperationen betreffen ebenso wie die Refreshoperationen nicht nur die Speicherzellen selbst,sondern auch die zugehörige Ablaufsteuerung, Schreib- und Leseverstärker und anderes. Externe SpeicherZugriffe und Refreshoperationen können daher nicht gleichzeitig ausgeführt werden.

Externe Anforderungen, die in den Zeitbereich(T)nach Fig. 1 fallen, werden unverzüglich bearbeitet. Das gleiche gilt in der Regel für externe Anforderungen, die im Zeitbereich(F)eintreffen. Nunmehr werden jedoch Maßnahmen für die zeitliche Einordnung ergriffen. In bestimmten Fällen, die noch näher behandelt werden, können Zeitverluste entstehen. In den Zeitbereichen(3)können externe Anforderungen nicht ausgeführt werden, da bereits Refreshoperationen laufen. Zu beachten ist, daß die Zeitbereiche(ß)vnd(δ)±τα Verhältnis

VPA 9/210/W2 709845/04SS

zum Zeitbereich(T)sehr viel kürzer sind, als der Darstellung nach Fig. 1 zu entnehmen ist.

Die bei dynamischen Halbleiterspeichern vorliegenden Verhältnisse gelten auch für andere Schaltungssysteme, bei denen angeforderte Operationen, die zwei verschiedenen Grundtypen angehören, mindestens Teile der Schaltungssysteme gemeinsam zu ihrer Ausführung benötigen. Dabei ist es nicht erforderlich, daß Operationen der einen Art in gleichmäßigen Abständen angefordert v/erden, wie das bei den geschilderten Refreshoperationen der Fall ist. Jedoch ist zu beachten, daß die beiden Operationsarten nicht völlig gleichberechtigt behandelt werden. Die Operationen der einen Art werden immer verzögert ausgeführt, während die Operationen der anderen Art nach einer Anforderung umgehend ablaufen, wenn man von den durch die unvermeidlichen Signallaufzeiten bedingten geringen Verzögerungszeiten absieht. Ausnahmen liegen nur dann vor, wenn gerade eine Operation der ersten Art läuft oder die beiden Anforderungen in einer ganz bestimmten Weise zusammentreffen.

Die Fig. 2 gibt einen Überblick über die zur Einordnung verschiedenartiger, asynchron angeforderter Operationen notwendigen Einrichtungen in Verbindung mit einem dynamischen Halbleiterspeicher. Der eigentliche Speicher SP und die ihm zugeordnete Ablaufsteuerung AST, welche die einzelnen Vorgänge bei der Durchführung von Refresh-, Schreib- oder Leseoperationen steuert, werden hier nicht näher betrachtet. Ihr Aufbau und ihre Wirkungsweise sind hinlänglich bekannt und spielen zudem bei den durch die Erfindung zu lösenden Problemen keine unmittelbare Rolle. Die Refreshsteuerung RST erzeugt in regelmäßiger Folge die Refreshanforderungen. Zwei Verriegelungsschaltungen VS1 und VS2 dienen dazu, entweder eine Refreshanforderung RR oder eine externe Anforderung START auf die Ablaufsteuerung AST durchzuschalten. Die Durchschaltung wird jedoch durch das von der Ablaufsteuerung AST gelieferte Signal BUSY dann verhindert, wenn der Speicher noch mit einer vorausgehenden Operation belegt ist. Die Verriegelungsschaltungen VS1 und VS2 werden durch die Ausgangssignale einer Synchronisierschaltung SS

VPA 9/210/4072 ?Ö 9845/045$

gesteuert, welche beim gleichzeitigen Eintreffen oder bei der Überschneidung von zwei Anforderungen die Entscheidung darüber trifft, welche Anforderung an die Ablaufsteuerung AST weitergegeben wird. Die Weitergabe beider Anforderungen wird verhindert, solange der Speicher noch belegt ist. In der Synchronisier schaltung v/erden auch die schon erwähnten, schnell aufeinanderfolgenden Taktimpulse gebildet, aus denen durch Abzählen die Verzögerungszeit zwischen dem Eintreffen einer Refreshanforderung und dem Beginn der Refreshoperation abgeleitet wird.

Durch die gemäß der Erfindung getroffenen Maßnahmen werden die Wartezeiten für extern angeforderte Operationen gegenüber den bei ständiger Synchronisierung durchschnittlich auftretenden Wartezeiten (Synchronisierzeitverlusten) erheblich vermindert. Insbesondere wird die Gefahr für das Auftreten metastabiler Zustände, die bei gleichzeitigen Anforderungen oder beim Zusammentreffen eines Taktimpulses mit dem Beginn eines Anforderungssignals entstehen können und zusätzliche Wartezeiten bis zu ihrem Abklingen erzwingen, auf ein Minimum reduziert. Allerdings können solche Kollisionen grundsätzlich nicht ganz verhindert werden. Es ist jedoch zu beachten, daß Kollisionen jetzt nur noch Gintreten können, wenn eine Refreshanf orderung und eine externe Anforderung bei ihrem zufälligen Aufeinandertreffen in einer ganz bestimmten zeitlichen Beziehung zueinander stehen. Das ist im Durchschnitt nur noch sehr selten der Fall. Trotzdem muß durch eine entsprechende Ausbildung der Schaltungsanordnungen für die Einordnung der Operationen sichergestellt werden, daß eine eindeutige Entscheidung zugunsten einer Operation der einen oder der anderen Art auch dann zustande kommt.

Im folgenden werden zwei Schaltungsanordnungen näher betrachtet, welche die geschilderte Konfliktsituation auf verschiedene Weise bewältigen. Bei dem Ausführungsbeispiel nach Fig. 3 entspricht der durch eine Umrandung aus strichpunktierten Linien hervorgehobene Teil der Synchronisierschaltung SS nach Fig. 2. Die von der Refreshsteuerung RST gelieferte Refreshanforderung RR läuft unmittelbar zu einem UND-Glied G1 und gibt gleichzeitig das bisher in

VPA 9/210/4072 7Ö984 5/0455

seiner Grundstellung (Q = 0) festgehaltene, taktflankengesteuerte D-B'lipflop PF1 mit einem taktunabhängigen Rücksetzeingang R" frei. Ebenfalls gleichzeitig startet die Refreshanforderung RR einen Start-Stop-Generator, der aus dem über ein RC-Glied R1, C1 rückgekoppelten Schmitt-Trigger G2 mit NAND-Verknüpfung der Eingangssignale besteht. Der Start-Stop-Generator liefert die in Fig. 1, Zeile b dargestellten Zählimpulse. Die Zählimpulse werden über ein UND-Glied G3 dem Zähleingang Cup eines 4 Bit-Synchronzählers Z1 zugeführt. Wenn der Zähler Z1 den Zählerstand 15 erreicht hat, entsteht am Ubertragsausgang CY ein O-Signal, das über das UND-Glied G3" die weitere Eingabe von Zählimpulsen sperrt. Das Übertragssignal wird durch den Inverter G4 invertiert und ebenfalls dem UND-Glied G1 zugeleitet. Hat nun auch das Signal BUSY den logischen Wert 1, was besagt, daß der Speicher nicht durch eine Operation belegt ist, dann liefert das UND-Glied G1 ein Ausgangssignal an die Ablaufsteuerung AST, das die verzögerte Refreshanforderung darstellt. Die Ablaufsteuerung AST beginnt mit der Refreshoperation und meldet durch das Signal BUSY=0 die augenblickliche Belegung des Speichers. Gleichzeitig wird über nicht dargestellte Verbindungen die Refreshanforderung RR beendet und der Zähler Z1 in seine Grundstellung zurückgesetzt.

Kurz bevor der Zähler Z1 seinen höchsten Zählerstand erreicht hat und der Ablauf der dadurch ausgelösten Vorgänge beginnt, nämlich schon beim Zählerstand 14, entsteht am Ausgang des UND-Glieds G5, das an die Zählerausgänge B, C und D angeschlossen ist, ein Signal mit dem logischen Wert 1. Damit wird das bisher ebenfalls in seiner Grundstellung (Q = 0) festgehaltene, taktflankengesteuerte D-Flipflop FF2 mit taktunabhängigen Setz- und Rücksetzeingängen S bzw. R" zur Einstellung freigegeben. Nach einer kurzen Verzögerungszeit, die durch die Laufzeit über die Verknüpfungsglieder G6 und G7 hervorgerufen wird, wird das Flipflop FF1 gesetzt. Am Ausgang des NAND-Glieds G8, das die Ausgänge Q des Flipflops FF1 und CÜ des Flipflops FF2 zusammenfaßt, entsteht ein Ausgangssignal mit dem logischen Wert 0. Dieses Signal, im folgenden als Start-Sperr-Signal STARTSP, bezeichnet, verhindert in jedem Fall, daß nunmehr

VPA 9/210/4072 709845/0455

eine evtl. auftretende externe Anforderung START über das UND-Glied G9 zur Ablaufsteuerung AST durchgeschaltet wird. Das Signal STARTSP behält seinen (aktiven) logischen Wert 0 solange, bis die Refreshanforderung RR wegen der beginnenden Refreshoperation beendet wird und der Zähler Z1 in seine Grundstellung zurückkehrt. Bis zum Abschluß der Refreshoperation verhindert dann das Signal BUSY die Übernahme einer externen Anforderung START durch Sperrung des UND-Glieds G9.

In jedem anderen Zeitpunkt wird eine externe Anforderung START mit einer geringen, die Signallaufzeiten in den Verknüpfungsgliedern ausgleichenden Zeitverzögerung durch das Verzögerungsglied TD auf die Ablaufsteuerung AST weitergegeben, wenn die Ablaufsteuerung nicht gerade durch ein Signal BUSY = 0 die Belegung des Speichers durch eine vorhergehende, extern angeforderte Operation meldet.

Eine Konfliktsituation tritt dann und nur dann ein, wenn eine externe Anforderung START (Übergang von 0 auf 1) gleichzeitig mit dem Start-Sperr-Signal STARTSP (Übergang von 1 auf 0) an dem UND-Glied G10 eintrifft. In diesem Fall kann ein Nadelimpuls am Setzeingang S des Flipflops FF2 (das kurz vorher freigegeben wurde) entstehen, der am Ausgang Q einen metastabilen Zustand hervorrufen kann. Allerdings ist das Zustandekommen eines solchen Zustands durch die in der Fig. 3 gezeigte Anschaltung des Flipflops FF2 an sich schon recht unwahrscheinlich.

In Fig. 4 zeigt ein Impulsdiagramm den zeitlichen Verlauf von Signalen an einigen Punkten der Schaltungsanordnung nach Fig. 3 unter der Voraussetzung, daß das Start-Sperr-Signal STARTSP und eine externe Anforderung START gleichzeitig an den Eingängen des UND-Glieds G10 eintreffen. Nach dem Auftreten einer Refreshanforderung RR (Fig. 4, Zeile a) verstreicht zunächst eine relativ lange Zeit, bis der Zähler Z1 den Stand 14 erreicht hat und am Ausgang des UND-Glieds G5 ein Signal (Zeile b) mit dem logischen Wert 1 entsteht. Der Abstand zwischen den Signalübergängen in den Zeilen

VPA 9/210/4072 709845/0455

- e-

a und b ist im Vergleich zu den übrigen Zeitabständen stark verkürzt dargestellt.

Durch das Signal am Ausgang des UND-Glieds G5 wird mit geringer

Zeitverzögerung auch das E'lipflop FF1 umgeschaltet, dessen Ausgang Q ebenfalls den Wert 1 annimmt (Zeile c). Der Ausgang des
NAND-Glieds G8 wird 0 (Zeile d). Trifft nun, wie vorausgesetzt
wurde, ein externes Anforderungssignal START (Zeile e) gleichzeitig mit dem Start-Sperr-Signal STARTSP an den Eingängen des UND-

Glieds G10 ein, dann entsteht an dessen Ausgang (Zeile f) ein Nadelimpuls mit einer Amplitude, die den Pegel der logischen 0 ganz oder nur teilweise erreicht. Dieser (negative) Nadelimpuls vermag das Flipflop FF2 nur in einen metastabilen Zustand (Zeile g) zu
versetzen, der indessen ausreicht, das NAND-Glied G8 eindeutig

anzusteuern. Der Ausgang des NAND-Glieds G8 nimmt daher wieder

den logischen Wert 1 an. Damit geht der Ausgang des UND-Glieds G10 endgültig auf 0, wodurch das Flipflop FF2 nunmehr eindeutig gesetzt wird (S = 0). Wenn nun kurz darauf das in der Verzögerungsschaltung TD verzögerte Startsignal am Eingang des UND-Glieds G9

eintrifft, trifft es dort eindeutige Verhältnisse an und wird auf die Ablaufsteuerung AST durchgeschaltet. Die durch weitere Signale (Schreiben, Lesen) näher bezeichnete extern ausgelöste Operation
läuft an. Das die Belegung des Speichers anzeigende Signal BUSY
sperrt das UND-Glied G1. Das Signal, das am Ausgang des Inverters G4 entsteht, wenn der Zähler Z1 den Stand 15 erreicht hat, kann
die Ablaufsteuerung AST zunächst nicht erreichen. Es wird erst
wirksam, wenn der Speicher nicht mehr belegt ist und löst dann
eine etwas verspätete Refreshoperation aus.

Die Fig. 5 zeigt ein weiteres Ausführungsbeispiel für eine Schaltungsanordnung zur zeitlichen Einordnung von Operationen, die
durch unabhängige Aufrufe angefordert werden. In diesem Fall wird das bekannte Verfahren der Unterteilung des Zeitablaufs in kleine Intervalle und der Zuordnung der externen Anforderungen zu diesen Intervallen mitbenutzt (Taktsynchronisierung). Die Taktsynchronisierung erfolgt aber nur dann, wenn durch eine Refreshanforderung

VPA 9/210/4072 »0 9845/0 46»

-M-

eine Refreshoperation eingeleitet werden soll. In allen anderen Zeitbereichen wird eine externe Anforderung START asynchron und damit unverzüglich "bearbeitet, sofern der Speicher nicht noch durch eine vorausgehende Operation belegt ist. Setzt man jedoch voraus, daß der Speicher bzw. die Ablaufsteuerung verfügbar sind (BUSY =1), dann ist das TorSteuersignal BYE = 1 und die Torschaltung G18 überträgt eine externe Anforderung START zur Ablaufsteuerung AST. Solange eine Refreshanforderung nicht anliegt (RR = 0), ist nämlich das Flipflop BF asynchron gesetzt (S3 =1) und die übrigen durch die Verknüpfungsglieder G11, G15, G16 und G17 zusammengefaßten Signale, auf deren Bildung noch näher eingegangen wird, haben folgende logischen Werte: S1 = 0, S1 = 1, S4 = 0.

Die Zeitintervalle für die Synchronisierung werden von einem Start-Stop-Generator SG, der durch die Refreshanforderung RR angestoßen wird, geliefert. Ein mit dem Start-Stop-Generator SG verbundener Impulsformer PF liefert zwei Impulsreihen TN und TP, deren Verlauf der Fig. 6, Zeilen b und c zu entnehmen ist. Die Impulse der beiden Impulsreihen treten wechselseitig mit einem gegenseitigen Abstand von etwa 80 bis 100 ns auf. Die Impulse der Impulsreihe TN werden u.a. einem Zähler Z2 zugeführt, der nach dem Eintreffen des 15. Impulses ein Ausgangssignal S1 abgibt, das den Start-Stop-Generator SG anhält. Das Signal S1 wird ferner dem Informationseingang D des Flipflops RF und dem UND-Glied G11 zugeführt. Am zweiten Eingang des UND-Glieds G11 liegt das Signal BUSY, das den augenblicklichen Belegungszustand des Speichers anzeigt und den Wert 1 aufweist, wenn der Speicher nicht belegt ist. Am Ausgang des UND-Glieds G11 entsteht eine Änderung des Signalwertes von BY. Das Signal S1 wird daher in das Flipflop RF übernommen. Ursache für die Änderung des Signals BY kann aber auch die Beendigung einer laufenden Speicheroperation sein, wenn der maximale Zählerstand des Zählers Z2 schon vorher erreicht wurde. Das Ausgangssignal ZWR des Flipflops RF wird von der durch das UND-Glied G12 gebildeten Torschaltung durchgelassen, da das Torsteuersignal BYZ inzwischen den logischen Wert 1 angenommen hat. Das Torsteuersignal BYZ unterscheidet sich von dem Signal BUSY nur durch eine Verzögerung

VPA 9/210/4072 7098A5/0455

- 'JS -

der abfallenden Flanken, die durch eine Verzögerungsschaltung DL1 bewirkt wird. Die angeforderte Refreshoperation wird ausgeführt. Der Zähler Z2 und de.s Flipflop RF werden über in Fig. 5 nicht dargestellte Verbindungen zurückgesetzt, wenn die Refreshoperation begonnen hat.

Bisher wurde davon ausgegangen, daß bis zum Abschluß der angeforderten Refreshoperation keine externe Anforderung eintrifft. Das mit der Annahme einer vorausgehenden Speicheroperation zurückgesetzte Flipflop SF (Start-Synchronisierflipflop) wird daher weder taktgesteuert noch asynchron gesetzt. Dementsprechend liegt der Ausgang des NAND-Glieds G13 hoch. Das NAND-Glied G14 liefert ein Ausgangssignal S2, das invers zur Refreshanforderung RR ist.

Durch das Ausgangssignal S2 des NAND-Glieds G14 wird der direkte Zugriff von externen Anforderungen START zur Ablaufsteuerung AST des Speichers blockiert. Diese Speicherverriegelung kann jedoch über das Flipflop SF (Fig. 5) wieder aufgehoben werden. Trifft also während der Zeitspanne zwischen dem Beginn einer Refreshanförderung RR = 1 und der Ausführung der angeforderten Refreshoperation eine externe Anforderung START ein (vgl. Fig. 6, Zeile e) dann wird die extern angeforderte Operation auch noch ausgeführt. Die Fig. 6 zeigt die wichtigsten Signalformen, die hierbei eine Rolle spielen. Die angegebenen Signalbezeichnungen sind im folgenden erwähnt. Die Abschnitte EXOP bzw. ROP bezeichnen eine extern angeforderte Operation und eine Refreshoperation.

Mit dem ersten Impuls der Impulsreihe TP nach dem Eintreffen einer externen Anforderung (Zeile e) wird diese in das Flipflop SF übernommen (Zeile f). Solange das Flipflop SF gesetzt ist, entstäien am Ausgang des NAND-Glieds G14 (Signal S2) Impulse der Impulsfolge TN. Mindestens tritt ein derartiger Impuls auf. Setzt man voraus, daß zu diesem Zeitpunkt der Speicher nicht durch eine vorausgehende Operation belegt ist, dann durchläuft dieser Impuls die Verknüpfungsglieder G15, G16 und G17 und öffnet als Signal BYE die Torschaltung G18 für die externe Anforderung START. Die externe

VPA 9/210/4072 t 0 9 8 4 5 / 0 A 5 5

Anforderung erreicht somit die Ablaufsteuerung des Speichers und löst die gewünschte Operation aus. Als Folge davon nehmen das von der Ablaufsteuerung AST gelieferte Signal BUSY und das Signal BYZ den Viert 0 an. Damit wird die Torschaltung G12 für die Weitergabe einer Refreshanforderung gesperrt, falls der Zähler Z2 vor Beendigung der Speicheroperation den Zählerstand 15 erreichen sollte. Gleichzeitig geht das Signal BY am Ausgang des UND-Glieds G11 auf 0. Durch den nächstfolgenden Taktimpuls TP wird dieser Wert in das Flipflop BF übernommen.· Das Ausgangssignal S3 des Flipflops BF bewirkt, daß auch das Signal BYE = 0 wird und die Torschaltung G18 gegen die Weitergabe einer gegebenenfalls eintreffenden erneuten externen Anforderung START sperrt. Trifft dagegen eine externe Anforderung START nach Beendigung der vorher extern angeforderten Speicheroperation, aber vor Erreichen des maximalen Zählerstandes des Zählers Z2 ein, dann wird auch sie noch bearbeitet. Wenn jedoch während der Ausführung der vorausgehenden extern angeforderten Speicheroperation der maximale Zählerstand des Zählers bereits erreicht wurde, wird die fällige Refreshoperation sogleich nach Beendigung dieser Speicheroperation, wenn auch insgesamt etwas verspätet, ausgeführt.

Durch die Bereitstellung der beiden phasenverschobenen Impulsreihen TP und TN nach dem Eintreffen einer Refreshanforderung RR und durch das Einfügen eines Abstands zwischen dem Ende der Impulse der einen Impulsreihe und dem Anfang der Impulse der anderen Impulsreihe gelingt es, die asynchron eintreffenden Anforderungen zeitlich so einzuordnen, daß metastabile Zustände der Steuersignale für die Abläufsteuerung AST, welche deren einwandfreie Funktion gefährden könnten, im allgemeinen nicht auftreten. Wenn jedoch eine externe Anforderung START etwa in dem gleichen Zeitpunkt ankommt, in dem das TorSteuersignal BYE, veranlaßt durch eine kurz zuvor eingegangene Refreshanforderung RR auf den Binärwert 0 übergeht, entsteht am Ausgang der Torschaltung G18 ein sehr schmaler . Nadelimpuls, dessen Amplitude zudem kleiner als der übliche Signalhub sein kann. Aufgrund unterschiedlicher Ansprechempfindlichkeiten bzw. Ansprechzeiten der Funktionselemente in der Ablauf-

VPA 9/210/4072 709845/0455

steuerung AST kann ein solcher Impuls einzelne Funktionselemente zum Ansprechen bringen, v/ährend er andere unbeeinflußt läßt oder sie in metastabile Zustände versetzt.

Da die Entstehung nicht eindeutiger Signalzustände bei der Bearbeitung asynchroner und unabhängiger Anforderungen grundsätzlich nicht ganz verhindert v/erden kann, wie schon erwähnt wurde, muß möglichst rasch für eine nachträgliche Beseitigung der störenden Folgen gesorgt werden. Das wird bei dein Ausführungsbeispiel nach Fig. 5 durch eine Kachstarteinrichtung gemacht, die aus dem Flipflop NF, dem NAND-Glied G19 und dem Verzögerungsglied aus dem Widerstand R2 und dem Kondensator C 2 besteht.

Für eine kurze Zeit nach dem Eintreffen des Anforderungssignals RR behält das Signal RlT , das aus dem Anforderungssignal RR durch Inversion (Inverter G20) und zeitliche Verzögerung (Verzögerungsglied DL2 mit ca. 50 ns) abgeleitet wird, noch seinen Wert 1. Da voraussetzungsgemäß etwa gleichzeitig eine externe Anforderung START eintrifft und der Speicher nicht mit einer Operation belegt ist (BY =1), entsteht am Ausgang des NAND-Glieds G21 ein Signal, welches das Flipflop SF über den Eingang S asynchron setzt. Das Flipflop NF in der Nachstarteinrichtung nach Ende einer vorausgehenden Refreshanforderung gesetzt. Nach dem asynchronen Setzen des Flipflops SF gibt das NAND-Glied G19 einen Impuls ab, dessen Dauer durch die Signalverzögerung im Verzögerungsglied R2, C2 bestimmt ist. Das Ausgangssignal S4 des NAND-Glieds G19.wird den Verknüpfungsgliedern G16 und G17 zugeführt und bewirkt eine kurzzeitige, aber eindeutige Öffnung der Torschaltung G18 für die externe Anforderung START. Das Flipflop NF wird mit dem ersten Impuls der Impulsreihe TN wieder zurückgesetzt. Damit wird verhindert, daß zu irgendeinem anderen Zeitpunkt ein Nachstartimpuls auftritt. Einen Überblick über den Zeitablauf der beschriebenen Funktionen bei der Erzeugung eines Nachstartimpulses gibt die Fig. 7. Es ist zu beachten, daß in Fig. 7 der Zeitmaßstab gegenüber der Darstellung in Fig. 6 stark gedehnt ist.

3 Patentansprüche

7 Figuren ?09845/ö4SS

VPA 9/210/4072

AS

Leerseite

Claims (2)

1. Patentan- spräche

   [1J Verfahren zur Einordnung von in einem elektronischen Schaltungssystem ablaufenden Operationen einer ersten und einer zweiten Art, die unabhängig voneinander angefordert werden und mindestens Teile des Schaltungssystems gemeinsam benutzen, insbesondere von regelmäßig angeforderten Operationen der ersten Art und unregelmäßig angeforderten Operationen der zweiten Art, dadurch gekennzeichnet, ■ daß nach jeder Anforderung für eine Operation der ersten Art eine Verzögerungszeit beginnt, nach deren Ablauf die Operation frühestens ausgeführt wird, daß bei einer bestimmten zeitlichen Beziehung zwischen Anforderungen für Operationen der ersten und zweiten Art, die zu metastabilen Zuständen von Steuersignalen führt, ein Zusatzsignal erzeugt wird, das die metastabilen Signalzustände umgehend in eindeutige Signalzustände überführt, daß Anforderungen für Operationen der zweiten Art nach einer Operation der ersten Art bis zum Ende der Verzögerungszeit vorrangig behandelt v/erden und daß eine Operation der ersten Art unmittelbar an eine Operation der zweiten Art anschließt, sofern letztere bis zum Ende der Verzögerungszeit oder darüber hinaus andauert.
2. 2. Anordnung zur Durchführung des Verfahrens nach. Anspruch 1, d a durch gekennzeichnet, daß eine erste Torschaltung (G1) zur Weitergabe-Steuerung von Anforderungen (RR) für Operationen der ersten Art und eine zweite Torschaltung (G9) zur Weitergabesteuerung von Anforderungen (START) für Operationen · der zweiten Art, sowie Einrichtungen (G2, R1, C1, G3, Z1) zur Festlegung der mit Anforderungen (RR) für Operationen der ersten Art beginnenden Verzögerungszeit vorgesehen sind, daß das die zweite Torschaltung (G9) steuernde Ausgangssignal eines NAND-Glieds (G8) auch einem Eingang eines UND-Gliedes (G10) zugeführt wird, an dessen weiteren Eingängen das den Belegungszustand des Schaltungssystems (AST, SP) kennzeichnende Signal (BUSY) und das eine Anforderung (START) für eine Operation der zweiten Art kennzeichnende Signal anliegen, daß der Ausgang des UND-Glieds (G10) mit dem

   70 9845/045 5 VPA 9/210/4072

   ORIGINAL INSPECTED

   asynchronen Setzeingang (S) eines Flipflops (FF2) verbunden ist und daß der invertierende Ausgang (Q) des Flipflops (FF2) mit einem Eingang des NAND-Glieds (G8) verbunden ist.

   Anordnung zur Durchführung des Verfahrens nach Anspruch 1, d a durch gekennzeichnet, daß eine Torschaltung (G12) zur Weitergabesteuerung eines nach Ablauf der Verzögerungszeit gebildeten, durch ein Anforderungssignal (RR) für eine Operation der ersten Art verursachten Operationsauslösesignals (ZWR), durch eine Torschaltung (G18) zur Weitergabesteuerung eines Anforderungssignals (START) für eine Operation der zweiten Art vorgesehen sind, daß durch das Ausgangssignal eines UND-Glieds (G21) ein Flipflop (SF) asynchron gesetzt.wird, wenn an den Eingängen des UND-Gliedes (G21) gleichzeitig ein Anforderungssignal (START)^fcfür eine Operation der zweiten Art und ein durch Inversion und zeitliche Verzögerung aus einem Anforderungssignal (RR) für

   AL.

   eine Operation der eisten Art abgeleitetes Signal (R^-R" ) anliegen und das Schaltungssystem nicht belegt ist, und daß durch die Koinzidenz des am Normalausgang Q des Flipflops (SF) anliegenden Signals und des am invertierenden Ausgang Q des Flipflops (SF) anliegenden und durch eine Verzögerungsschaltung (R2, C2) verzögerten Signals ein Impuls erzeugt wird, der eine eindeutige Öffnung der Torschaltung (G18) für das Anforderungssignal (START) für eine Operation der zweiten Art bewirkt.

   VPA 9/210/4072