DE2603262B2 - Einrichtung zur vermittlung von daten - Google Patents

Einrichtung zur vermittlung von daten

Info

Publication number
DE2603262B2
DE2603262B2 DE19762603262 DE2603262A DE2603262B2 DE 2603262 B2 DE2603262 B2 DE 2603262B2 DE 19762603262 DE19762603262 DE 19762603262 DE 2603262 A DE2603262 A DE 2603262A DE 2603262 B2 DE2603262 B2 DE 2603262B2
Authority
DE
Germany
Prior art keywords
switching
module
data block
connection
processor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762603262
Other languages
English (en)
Other versions
DE2603262C3 (de
DE2603262A1 (de
Inventor
Christian Jakob ThalwiU; Kuemmerle Karl Albert Dr.-Ing. Siebnen; Jenny (Schweiz)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2603262A1 publication Critical patent/DE2603262A1/de
Publication of DE2603262B2 publication Critical patent/DE2603262B2/de
Application granted granted Critical
Publication of DE2603262C3 publication Critical patent/DE2603262C3/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)

Description

Die Erfindung betrifft eine Einrichtung zj»r Vermittlung von Daten entsprechend dem Oberbegriff des Patentanspruches 1 sowie ein Verfahren zum Betrieb dieser Einrichtung.
In einem Datenübertragungsnetzwerk, an das eine Vielzahl von Endgeräten angeschlossen ist, werden Vermittlungsknoten benötigt, welche die Daten, die auf einer Mehrzahl angeschlossener Leitungen eintreffen, selektiv zu anderen angeschlossenen Leitungen weitergeben. Bei den Leitungen kann es sich um Einzelleitungen handeln oder um Fernleitungen, die im Multiplexbetrieb für mehrere Verbindungen gemeinsam benutzt werden.
Daten können durch ein Netzwerk in Durchschaltvermittlung übertragen werden, d. h. über eine aufgebaute durchgehende Verbindung, oder in Speichervermittlung, d.h. blockweise von Knoten zu Knoten mit jeweiliger Zwischenspeicherung des Datenblockes, wobei unter Umständen ein integriertes, d.h. beide Vermittlungsarten erlaubendes Netzwerk angestrebt wird.
Zur blockweisen Vermittlung von Daten sind schon verschiedene Systeme bekanntgeworden, die mit Datenverarbeitungseinrichtungen (Prozessoren) arbeiten. Die bekannten Vermittlungseinrichtungen haben entweder eine gemeinsame Speichereinrichtung sowie eine gemeinsame Verarbeitungseinrichtung, welche für alle geschlossenen Leitungen benutzt werden, oder sie weisen eine Mehrzahl von Prozessoren auf, die mit einer oder mehreren, allen Prozessoren gemeinsamen Speichereinheiten zusammenarbeiten.
Im ersteren Fall müssen alle Einrichtungen von vomeherein für die gesamte zu erwartende Verkehrsbetastung ausgelegt werden, was einem schrittweisen Ausbau, der oft erwünscht ist, entgegensteht Außerdem wird eine sehr leistungsfähige Verarbeitungseinheit benötigt, die sowohl die Steuerung der ganzen Vermittlungseinrichtug durchführt als auch an allen einzelnen Vermittlungsvorgängen beteiligt ist.
Bei den bekanntgewordenen Lösungen der zweiten Art ist zwar die modulare Struktur für einen schrittweisen Ausbau von Vorteil. Jedoch sind zahlreiche zusätzliche Datenübertragungen notwendig, einerseits zur gegenseitigen Informierung der Verarbeitungseinheiten untereinander, wenn diese für alle angeschlossenen Leitungen zur Verfügung stehen und zur Vermittlung jeweils frei zugeteilt werden können, oder aber, weil wegen der separaten gemeinsamen Speicher alle Verarbeitungseinheiten über die gesamte Speicher Zuteilung informiert sein müssen und auch gegenseitig bei der Speicherbenutzung konkurrieren. Diese zusätzlichen Datenübertragungen und das Erfordernis der Information über alle Speicherzuteilungen für sämtliche Verarbeitungseinheiten verhindern es, daß beliebig viele dieser Einheiten in einem System kombiniert werden können. Werden mehr und mehr Verarbeitungseinheiten in einer Vermittlungseinrichtung vereint, so tritt schließlich eine Sättigung auf, dh, es wird eine maximale Vermittlungs-Leistung erreicht, die trotz Hinzufügen weiterer Verarbeitungseinheiten nicht mehr erhöht werden kann. Dies verhindert, daß mit
ίο Multiprozessorsystemen, bei denen gemeinsame, von den Prozessoren getrennte Speicher vorhanden sind, oder bei denen eine beliebige Zuteilung der Prozessoren zu einzelnen Vermittlungsoperationen erfolgt, die in zukünftigen System erforderliche sehr hohe Datendurchflußkapazität erreicht werden kann.
Der Erfindung liegt die Aufgabe zugrunde, eine Vermittlungseinrichtung anzugeben, bei der mit einer Mehrzahl von Vermittlungsprozessoreinheiten trotz der Modularität ein sehr hoher Datenfluß erreicht werden kann. Es soll in dieser Einrichtung durch Hinzufügung von zusätzlichen Vermittlungsprozessoreinheiten eine erhöhte Vermittlungskapazität erreicht werden können, ohne daß eine Sättigung eintritt Eine weitere Eigenschaft dieser Vermittlungseinrichtung soll
die Möglichkeit der gegenseitigen Übernahme von Funktionen bei Ausfall einer der Vermittlungsprozessoreinheiten sein, ohne daß das der Erfindung zugrunde liegende Konzept aufgegeben werden muß.
Lösung der Aufgabe ist eine Einrichtung zur Vermittlung von Daten zwischen je zwei von einer Vielzahl von Anschlüssen, mit mehreren gleich aufgebauten Vermittlungsprozessormoduln, dadurch gekennzeichnet, daß jedes Vermittlungsprozessormodul Speicher- und Übertragungseinrichtungen aufweist zur Speicherung von an je einem Anschluß empfangenen Datenblöcken bis zu deren Wiederaussendung über je einen anderen Anschluß, ferner Tabellen für vorbestimmte Zuordnungen zwischen Prozessormoduln und Anschlüssen und für Leitweginformation, sowie Einrichtungen zur Warteschlangenpufferung von Angaben über alle Datenblöcke, die in beliebigen Vermittlungsprozessormoduln enthalten sind und über Anschlüsse wieder ausgesendet werden müssen, denen das betreffende Vermittlungsmodul bezüglich der Ausgabeüberwachung exklusiv zugeordnet ist, und daß Vorrichtungen vorgesehen sind zur Datenblockübermittlung zwischen allen Anschlüssen und jedem Vermittlungsprozessormodul. Dazu wird neben einigen Ausgestaltungen angegeben ein Verfahren zum Betrieb dieser Vermittlungseinrichtung, das dadurch gekennzeichnet ist, daß zur Übermittlung je eines Datenblocks
— der Datenblock in einem zugewiesenen Speicherabschnitt eines der Vermittlungsproüessormoduln zusammengestellt und zwischengespeicheri wird;
— eine Absendeanfordening an dasjenige Vermittlungsprozessormodul übergeben wird, welches dem Anschluß exklusiv zugeordnet ist. zu dem der Datenblock übermittelt werden soll;
(w — von dem letztgenannten Vermittlungsprozcssormodul eine Bereitschaftsanzeige an das erstgenannte Vermittlungsprozessormodul übergeben wird, wenn der betreffende Anschluß zur Übernahme des Datenblocks bereit ist;
<i> — der Datenblock aus dem zugewiesenen Speicherabschnitt des erstgenannten Vermittlungsprozessormoduls entnommen und zum betreffenden Anschluß übermittelt wird.
«■MM
Die vorgeschlagene Lösung erlaubt die Verwendung relativ einfacher Prozessoren für Vermittlungsfunktionen, sowie die Verwendung einer großen Anzahl paralleler Prozessormoduln zur Erhöhung der Leistung ohne Erreichen einer Sättigung. Die Funktionen des s Aufbaus durchgeschalteter oder virtueller Verbindungen sowie Sonderfunktionen (Umstrukturierung bei Modulausfall, etc.) können von der bloßen Vermittlungsfunktion getrennt und in einer speziellen Einheit ausgeführt werden, die dann für reine Datenvermitt- t0 lungsvorgänge nicht unterbrochen werden muß. Die Lösung erlaubt auch eine Integration von Durchschaltvermittlung und Speichervermittlung im gleichen Vermittlungsknoten sowie, bei Verwendung besonderer Leitungsanschlußeinheiten, eine direkte Durchschalt-Vermittlung von Daten zwischen diesen Einheiten ohne Benutzung der für die Speichervermittlung vorgesehenen Vermittlungsprozessormoduln.
Ein Ausführungsbetspiel der Erfindung wird im folgenden an Hand von Zeichnungen beschrieben. Es zeigt
F i g. 1 ein allgemeines Blockdiagramm der als Ausführungsbeispiel beschriebenen Vermittlungseinrichtung,
F i g. 2 einen Ausschnitt der Vermittlungseinrichtung nach F i g. 1 mit den Datenflüssen für Durchschaltvermittlung und für Speichervermittlung,
Fig.3a bis 3c verschiedene Möglichkeiten der Zusammenarbeit zwischen Prozessormoduln und Leitungsanschlußmoduln zur Speichervermittlung von Datenblöcken,
Fig.4 einige Einzelheiter, einer Leitungsanschlußschaltung der beschriebenen Vermittlungseinrichtung,
Fig. 5 Einzelheiten eines Prozessormoduls der beschriebenen Vermittlungseinrichtung,
Fig.6 ein Diagramm zur Veranschaulichung der relativen Leistungsreduktion bei Erhöhung der Anzahl kombinierter Prozessormoduln in einem System der beschriebenen Art.
zuständig für die Verwaltung und Zuteilung seiner Speichermittel.
Der große Fluß des speichervermittelten Verkehrs wird in viele kleinere Flüsse aufgeteilt. Viele gleiche Aufgaben können dann gleichzeitig durch viele gleiche Programme und Funktionsreihen ausgeführt werden. Die Aufgaben, welche für die Datenblockvermittlung (abgesehen vom Aufbau einer virtuellen Verbindung) ausgeführt werden müssen, sind kurz, einfach und unabhängig voneinander und erfordern deshalb keine komplexen Prozessoren. Es wird kein Betriebssystem benötigt, sondern nur einige Ausführungsroutinen.
Ein wichtiger Gesichtspunkt der vorgeschlagenen Lösung ist, daß die Autonomie jedes Prozessormoduls bewußt eingeschränkt wird. Zwar ist jedes Prozessormodul in der Lage, alle Funktionen zur Datenblockübermittlung auszuführen. Jedes Modul enthält aber die laufenden Betriebsdaten nur für diejenigen Anschlüsse, für die es jeweils tätig ist. Durch diese Beschränkung der Autonomie, die mit der vorbestimmten Zuordnung zwischen Prozessormoduln und Leitungsgruppen zusammenhängt, und durch die Funktionszweiteilung und paarweise Zusammenarbeit der Prozessormoduln wird die sonst zur Sättigung führende Verwaltungsarbeit erheblich eingeschränkt.
Beschreibung der Struktur
F i g. 1 zeigt den grundsätzlichen Aufbau eines Vermittlungsknotens, in dem die vorliegende Erfindung zur Anwendung kommt. Der Knoten kann sowohl ein Endknoten als auch ein Durchgangsknoten sein. Er enthält drei verschiedene Arten von modularen Funktionseinheiten, im folgenden kurz als »Moduln« bezeichnet:
— Leitungsanschlußmodul LAM
— Prozessor- und Speichermodul PSM (im folgenden kurz »Prozessormodul« genannt)
— Knotensteuermodul KSM
Allgemeines
Im hier zu beschreibenden Vermittlungsknoten werden die Funktionen des Verbindungsaufbaus und der allgemeinen Steuerung von einer besonderen Steuereinheit mit einem eigenen Prozessor durchgeführt, während die reinen Vermittlungsfunktionen von getrennten Einheiten durchgeführt werden.
Die den Übertragungsleitungen bzw. Übertragungskanälen zugeordneten Anschlüsse sind gruppenweise in Leitungsanschlußmoduln zusammengefaßt Die Vorgänge bei der Speichervermittlung der Datenblöcke in der Datenphase sind in zwei Unterfunktionen zerlegt, nämlich die Annahme, Zusammenstellung und Speicherung der Datenblöcke einerseits sowie die Überwachung ihrer Wiederabsendung andererseits. Hierfür sind besondere Prozessormoduln mit ausreichender Speicherkapazität vorgesehen, die jeweils paarweise je eine der beiden Unterfunktionen einer Datenblockübermittlung übernehmen. Durch eine vorbestimmte Zuweisung der Leitungsanschlußmoduln zu den Prozessormoduln wird erreicht, daß eine geringere Belastung durch Speicherung und Austausch von Verwaltungsdaten entsteht
Pufferspeicheranforderungen für die Übermittlung je eines Datenblocks werden direkt von den Leitungsanschlußmoduln an die Prozessormoduln ausgegeben ohne Benutzung einer zentralen Verteilungs- und Zuordnungseinheit Jedes Prozessormodul ist selbst
Alle Moduln sind durch eine Mehrfachverbindungsleitungsanordnung BUS (im folgenden als BUS-Leitung bezeichnet) miteinander verbunden. Auf dieser Leitungsanordnung erfolgt der gesamte interne Informationsaustausch in Form von adressierten Datenblöcken. Jedes Leitungsanschlußmodul LAM weist eine Vielzahl von Anschlüssen für Übertragungsleitungen LIl, L 12... L In auf. Diese Leitungen können Fernleitungen sein, die zu anderen Vermittlungsknoten führen, oder es können Direktleitungen für Teilnehmerstationen (Ortsleitungen) sein. Auf den verschiedenen Leitungen können unterschiedliche Übertragungsgeschwindigkeiten vorgesehen sein. Jedes Leitungsanschlußmodul enthält Pufferregister und einfache Steuereinrichtungen, um Daten und Steuerinformationen mit den angeschlossenen Leitungen sowie mit anderen Moduln (LAM, PSMund KSMJauszutauschen (siehe F i g. 4).
Selbstverständlich können mehrere der hier als »Leitungen« bezeichneten und gezeigten Kanäle auf
einer Übertragungsleitung im Multiplex zusammengefaßt werden, um bestehende Übertragungseinrichtungen optimal auszunützen. Einrichtungen für Multiplexer und Demultiplexer sind jedoch ausreichend bekannt und brauchen deshalb hier nicht weiter beschrieben werden.
Der Einfachheit halber sind deshalb hier alle über einen adressierbaren »Anschluß« mit einem Leitungsanschlußmodul verbundenen Kanäle als »Leitungen« (L 1-1, L1-2, usw.) bezeichnet, wobei es sich sowohl um
Orts- als auch um Fernleitungen handeln kann.
Es ist angenommen, daß auf jeder »Leitung« entweder durchgeschalteter oder speichervermittelter Verkehr übertragen werden kann. Wie gegebenenfalls eine Zusammenfassung der beiden Verkehrsarten im s Multiplexbetrieb für die Fernübertragung erreicht werden kann, wurde beschrieben in »Multiplexor performance for integrated line- and packet-switched traffic« von K. Kümmerle und in »Flexible multiplexing for networks supporting line-switched and ,ο packet-switched data traffic« von P. Zafiropulo, beide veröffentlicht in ICCC 74, Stockholm, S. 507 - 523.
Jedes Prozessormodul PSM enthält einen Speicher (S) sowie Verarbeitungseinrichtungen, die für die Übermittlung von Datenblöcken (Paketen) zwischen den an die LAM-Einheiten angeschlossenen Leitungen notwendig sind. Die PSM-Einheiten besorgen, in Zusammenarbeit mit den L/4.M-Einheiten, die Zusammenstellung, Pufferung und Wiederaussendung von Datenblöcken. Einige Einzelheiten eines Prozessormoduls werden an Hand von F i g. 5 beschrieben.
Ein Knotensteuerungsmodul KSM enthält einen Prozessor sowie Speichereinrichtungen und dient dazu, den Betrieb des Vermittlungsknotens zu steuern und zu überwachen. Es enthält die notwendigen Programme, um Verbindungen (virtuelle und durchgeschaltete) aufzubauen und zu beenden, und erfüllt allgemeine Hilfsfunktionen wie z. B. Abrechnung oder Umstrukturierung des Knotens bei Ausfall eines Moduls. Ebenso enthält es Programme, die beim Auftreten von Fehlern oder Ausnahmesituationen benutzt werden, wenn die PSM-Einheiten oder LAM-Einheiten nicht mehr selbst den Fehler oder die Ausnahmesituation beheben können. Das Knotensteuermodul ist nicht an der eigentlichen Vermittlung von Daten, d. h. der Weitergabe zwischen ankommender unri abgehender Leitung, beteiligt. Dazu dienen nur die LAM- und PSM-Einheiten.
Die Anzahl der Leitungsanschlußmoduln LAM ist abhängig von der Anzahl anzuschließender Leitungen. Die Anzahl der Prozessormoduln PSM richtet sich nach dem erwarteten Verkehrsaufkommen im Speichervermittlungsbetrieb. Sie wird also sowohl von der Anzahl zu bedienender Leitungen als auch von der Art der übertragenen Daten, der Übertragungsgeschwindigkeiten etc. abhängen. Für die Steuerung des Vermittlungsknotens würde im Prinzip ein Knotensteuermodul KSM ausreichen, wenn es groß genug ausgelegt ist Aber auch vom Typ KSM kann man zwei oder mehrere Einheiten vorsehen, einerseits zur Erhöhung der Sicherheit, andererseits zur Ermöglichung eines schrittweisen Aufbaus.
Der als Ausführungsbeispiel gewählte Vermittlungsknoten ist für integrierten Betrieb, d.h. sowohl für Durchschaltvermittlung als auch für Speichervermittlung, vorgesehen. Dies wird an Hand von Fig.2 veranscharlicht Zur Vereinfachung der Darstellung sind nur zwei PSM-Einheiten und zwei LAM-Einheiten gezeigt
Für beide Vermittlungsarten ist nur ein einheitliches Signalisierungsverfahren vorgesehen. Bei beiden Vermittlungsarten geht der eigentlichen Datenübertragung ein Verbindungsaufbau durch das ganze Netzwerk voraus. Anrufender, Netzwerk und Angerufener müssen anzeigen, daß sie bereit und fähig sind. Daten ti? anzunehmen und/oder Anfragen zu beantworten. Es wird jedoch nur für Durchschaltvermullung ein Übertragungsweg fest zugeteilt Für Speichervermittlung dagegen wird ein Übertragungsweg nur zugeteilt, wenn tatsächlich Daten übertragen werden, und er wird am Ende der Übertragung wieder freigegeben. Die Verbindung wird aber logisch aufrecht erhalten, so als ob der Weg tatsächlich zur Verfugung btiinde, und zwar so lange, bis einer der beteiligten Teilnehmer den Verbindungsabbau (die Auflösung der Verbindung) beantragt. Diese logische Verbindung wird als »virtuelle Verbindung« bezeichnet.
Zum Aufbau einer virtuellen Verbindung werden in den Endknoten (Quellen- und Zielknoten) durch die Knotensteuermoduln entsprechende Eintragungen in die Quellen- und Zielleitungstabellen vorgenommen. Diese Tabellen werden weiter hinten erläutert.
Für die Durchschaltevermittlung werden nur MM-Einheiten benutzt, sobald eine Verbindung hergestellt ist. In F i g. 2 besteht zwischen den Leitungen L-b und L-c eine Verbindung. Die Leitungsanschlußeinheit LAM-u sammelt die über Leitung L-b empfangenen Bits in einem Puffer. Nachdem 32 Bits (4 Bytes) empfangen wurden, wird von den Steuerschaltungen der Einheit LAM-u ein Interntransferblock ITB erstellt. Dieser enthält neben den Daten (32 Bits) auch die Adressen der Ausgabeeinheit LAM-v und der Ausgabeleitung L-c, und wird an die LAM-Einheit ν gesandt. Diese speichert die im ITB enthaltenen Daten im Ausgangsspeicher der Leitung L-c, von wo sie dann schließlich auf diese Leitungen gelangen. Einige Einzelheiten über die Arbeitsweise mit Interntransferblöcken ITB und deren Aufbau sind weiter unten beschrieben.
Für die Speichervermittlung werden sowohl LAM-Einheiten als auch PSM-Einheiten benutzt. Es sei angenommen, daß eine virtuelle Verbindung zwischen den Leitungen L-a und L-d besteht (Eintragungen in Tabellen vorgenommen). Während des vorangegangenen Verbindungsaufbaus wurde in der Einheit LAM-u durch die Knotensteucreinheit KSM eine Eintragung vorgenommen, die festlegt, daß das Prozessormodul PSMs die Speicherung und Bearbeitung aller durch LAM-u von Leitung L-a empfangenen Datenblöcke vornimmt Ein zweites Prozessormodul PSM-t ist permanent zugeteilt (durch Tabelleneinträge), die Überwachung der Absendung aller Datenblöcke aus der Einheit LAM-v durchzuführen.
Wenn das erste Zeichen eines Datenblocks auf Leitung L-a in LAM-u empfangen wird, sendet LAM-u eine Antorderung (mit einem Interntransferblock ITB), einen Speicherabschnitt für diese Leitung zur Verfugung zu stellen. Einheit PSMs teilt einen freien Speicherabschnitt zu. Alle weiteren nachfolgenden Zeichen werden direkt zur PSM-Einheit s übertragen. Sobald PSMs den gesamten Datenblock erhalten hat, erstellt es einen Kopfabschnitt mit Zieladresse für den Block (sofem der Datenblock aus einem Endgerät kommt, das an dem betreffenden Knoten angeschlossen ist), oder es entnimmt die Zieladresse dem Datenblock-Kopfabschnitt (wenn der Knoten für den Block ein Transitknoten ist), führt Fehlerprüfungen durch und gibt dann eine Absendeanforderung an PSM-Einheit t ab. PSM-t hat die notwendigen Zustandsinformationen über die an LAM-v angeschlossenen Leitungen. Sobald Leitung L-d (die Zielleitung) zur Übernahme und Absendung des Datenblocks bereit ist, sendet PSM-f eine entsprechende Aufforderung an PSM-s. Der Datenblock wird dann Zeichen für Zeichen (jeweils 4) von PSM-s an LAM-v (und von dort auf l-eitung L-d) übertragen, wobei das zweite Prozessorm.odul PSM-t nicht mehr beteiligt ist
709520/409
In Fig.3 sind drei verschiedene Situationen dargestellt, die bei der Speichervermittlung in einem Vermittlungsknoten entsprechend Fig. 1 entstehen können, wenn der Betrieb dem mit F i g. 2 erklärten Schema folgt. Die Zuordnungen zwischen Leitungsanschlußmoduln und Prozessormoduln sind durch schräge gestrichelte Linien angedeutet. Fig. 3a zeigt nochmals die gleiche Situation wie in Fig. 2, (jedoch ohne Durchschaltvermittlung). Ein Datenblock wird zwischen zwei Leitungen (Anschlüssen) übermittelt, die mit LAM2 bzw. LAM4 verbunden sind, und zwar in folgenden Schritten:
1. Anforderung eines Pufferabschnittes in PSM1 durch LAM2, Zuteilung eines freien Speicherabschnitts an die betreffende Eingangsleitung.
2. Eingabe eines Datenblocks zeichenweise in den Puffer.
3. Abgabe einer Absendeanforderung von PSM 1 an PSM3, welches dem LAM4 zugeordnet ist. Eingabe eines Zeigerwortes in einen Wartespeicher für die betreffende Ausgangsleitung.
4. Zustandsüberwachung in PSM3, bis die gewünschte Ausgangsleitung empfangsbereit ist und das Zeigerwort für den betreffenden Datenblock an der Spitze der Warteschiange steht.
5. Abgabe einer Absendeanforderung an PSM1.
6. Übertragung des gepufferten Datenblocks über die gemeinsame Verbindungsleitung direkt an LAM 4.
7. Überwachung der einwandfreien Absendung und des Eintreffens einer Empfangsriickmeldung vom nächsten Vermittlungsknoten durch PSM 3.
8. Freigabe des zugeteilten Speicherabschnitts in PSMX durch eine Meldung von PSM3 (andernfalls Aufforderung zur Wiederaussendung des noch gespeicherten Datenblocks, oder Fehlermeldung an das Knoiensteuermodul KSM zur Einleitung von Ausnahmeoperationen).
In Fig. 3b ist eine Situation gezeigt, bei der eine Anforderung von LAM6 an PSM4 (dieses Prozessormodul wurde durch das Knotensteuermodul KSM dem LAM6 als Empfangsmodul zugeordnet) zur Zuteilung eines Speicherabschnitts zunächst erfolglos bleibt, weil alle Pufferspeicherkapazität in PSM4 schon voll besetzt ist. Der Interntransferblock ITB (Einzelheiten weiter unten) wird aber automatisch an das nächste Nachbar-Prozessormodul PSM3 weitergegeben, und dort erfolgt die Zuteilung eines noch freien Speicherabschnitts. Eine Rückmeldung wird an LA M 6 gegeben, das die geänderte Empfangsadresse in einem Register speichert und dann alle Zeichen des Datenblocks direkt an PSM3 sendet Die weiteren Vorgänge sind wie beschrieben: Kooperation mit PSM 2 zur Überwachung der Absendung über LAM3, und direkte Übergabe des Datenblocks von PSM3 an LAM3.
Eine spezielle Situation ist schließlich noch in F i g. 3c gezeigt: Wenn die Eingabe- und die Ausgabeleitung zur gleichen Gruppe gehören, also an dasselbe Leitungsanschlußmodul (LAMA) angeschlossen sind, erfolgt im allgemeinen die Zusammenstellung und Pufferung des Datenblocks und die Überwachung seiner Absendung im gleichen Prozessormodul (PSM3), obwohl die beiden Funktionen getrennt sind.
Es wäre jedoch möglich, daß im Fall c zwei f>s verschiedene Prozessormoduln benutzt werden: Entweder wenn dem PSM4 durch das KSM ein erstes PSM zum Empfang und ein anderes zur Absendesteuerung zugeordnet worden wäre, oder wenn zwar das gleiche PSM für beide Funktionen zugeordnet wäre, aber der Pufferspeicher gefüllt und eine Annahme von Datenblöcken nicht mehr möglich ist.
Zusammenfassend kann gesagt werden:
— Nach »Aufbau« einer virtuellen Verbindung erfolgt die Speichervermittlung von Datenblöcken selbständig durch die Leitungsanschlußmoduln und die Prozessormoduln, wobei im allgemeinen zwei PSM zusammenarbeiten, um zwei getrennte Funktionen einer Datenblock-Übertragung durchzuführen.
— Die Prozessormoduln sind gleichartig aufgebaut und können einander ersetzen. Es besteht aber eine Vorzugszuordnung zwischen Leitungsanschlußmoduln und Prozessormoduln bezüglich der Eingabefunktion, sowie eine feste Zuordnung bezüglich der Absende-Überwachungsfunktion (letztere Zuordnung wird nur bei Ausfall eines PSM durch das KSM geändert). Die Zuordnungen sind durch Tabellen festgehalten (Einzelheiten weiter unten).
— Da immer gleichzeitig viele Datenblöcke überlappend empfangen und wiederausgesendet werden, arbeitet jedes PSM gleichzeitig mit mehreren anderen PSM zusammen. An jeder einzelnen Datenblockübertragung sind aber immer nur zwei PSM beteiligt.
Datenaustausch zwischen den Moduleinheiten/
Interntransferblöcke
Alle Daten und Steuerinformationen werden zwischen den Moduln über die ßt/5-Mehrfachleitung übertragen. Die Übertragung erfolgt in adressierten Blöcken gleicher Größe (fester Länge), den Interntransferbiöcken ITB. jedes Modul kann an andere Moduln adressierte Interntransferblöcke auf die ßi/S-Leitung geben. Jedes Modul nimmt die an es adressierten /TB-Blöcke automatisch von der BUS-Leitung ab. Geeignete Puffer oder Wartespeicher sind an den Schnittstellen für beide Richtungen (d. h. vom Modul zur 5i7S-Leitung und von der BUS-Leitung zum Modul) vorzusehen. Zur Implementierung der Siy5-Mehrfachleitung gibt es verschiedene Möglichkeiten. Zahlreiche Beispiele sind in dem Übersichtsaufsatz »A systematic approach to the design of digital bussing structures« von K. J. Thurber et al, AFlPS Conference Proceedings, Vol. 41, Teil H, gegeben. Deshalb werden hier keine weiteren Einzelheiten angegeben.
Es sind drei verschiedene Arten von Interntransferblöcken vorgesehen. Sie sind alle gleich groß und enthalten vier Bytes Steuerinformation und vier Bytes Daten (also total 64 Bits). Die Formate der drei Arten von Interntransferblöcken sind in Tabelle I zusammengestellt
Tabelle I
Interntransferblock-Formate (64 Bits je Block)
a) Grundformat (GF)
2 Bits Formatidentifikation (= 00)
6 Bits OP-Code
8 Bits Moduladresse
16 Bits Adreßfeld
32 Bits Daten
b) Datenformat (ÜF)
1 Bit
2 Bits
5 Bits
Formatidentifikation (= 1)
OP-Code
Bitanzahl (I.ängenangabe)
Formatidentifikation (= 01
OP-Code
Moduladresse
Adreßfeld
8 Bits
16 Bits
Moduladresse
Adreßfeld
Weitere Moduladresse
Zählerfeld
Verschiedenes
32 Bits Daten
Steuerformat (SF)
2 Bits
6 Bits
8 Bits
16 Bits
10 Bits
6 Bits
16 Bits
»OP-Code« gibt die beabsichtigte Operation an (Lesen, Schreiben, Speicheranforderung, Empfangsbestätigung, etc.)- Die »Moduladresse« gibt das Zielmodul an. Das »Adreßfeld« bezeichnet die Adresse innerhalb des Zielmoduls(z. B.Speicheradresse für Dateneingabe) beim Steuer- und Datenformat, bzw. die Quellenadresse im Falle des Grundformats. Die »Weitere Moduladresse« gibt das Quellenmodul beim Steuerformat an. Mit dem »Zählerfeld« wird erreicht, daß ein lnterniransferblock nicht mehr als eine vorgegebene Anzahl Male zu einem anderen Modul weitergereicht werden kann (einige Einzelheiten weiter unten).
Interntransferblöcke ITB können von allen drei Modularten ausgegeben werden. Daten-ITBs transportieren Daten zwischen je zwei L4M-Einheiten (Durchschaltvermittlung), sowie von L4M-Einheiten zu PSM-Einheiten und umgekehrt (Speichervermittlung). Steuer-!TBs transportieren Steuerinformation zwischen zwei für eine Datenblockübertragung zusammenarbeitenden Prozessormoduln, sowie von einem Leitungsanschlußmodul zu einem d;eser beiden Prozessormoduln oder umgekehrt Beispiele: Anforderung zur Speicherabschnittzuteilung, Bestätigung Speicherzuteilung, Ausgabeleitung bereit Übertragung vollständig durchgeführt usw. Knotensteuermoduln KSM senden und empfangen Interntransfer'; locke des Grundformats.
In jedem Modul sind Eingabewartespeicherschlangen vorgesehen zum Empfang der Daten und Steuerinformation aus dem Interntransferbiock. Es können separate Warteschlangenspeicher für die verschiedenen Transaktionen vorgesehen werden, so insbesondere für Speicherzuteilungsanforderungen, für Dateneingabe in bereits zugeteilte Speicherabschnitte, sowie für die Eingabe von Zeigerwörtern in Absendewarteschlangen. Jeder Warteschlangenspeicher hat dann eine interne Priorität und wird regelmäßig abgefragt. Wenn an den Knoten Leitungen mit besonders hoher Übertragungs geschwindigkeit angeschlossen sind, müssen eventuell zusätzliche Zwischenpuffer von ausreichender Kapazi tät für die Dateneingabe in bereits zugeteilte Speicherabschnitte vorgesehen werden.
Wenn ein PSMdie angeforderte Operation (in erster Linie Speicherzuteilung) nicht durchführen kann, gibt die Anforderung (d. h. den ganzen ITB- Block) an ein »Nachbar«-.RSM weiter. Unter Umständen muß dieses nächste PSM den Interntransferblock seinerseits an einen »Nachbarn« weitergeben, bis ein PSM mit genügend freier Kapazität zur Annahme der Anforderung gefunden ist Durch einen Zähler im ITB kann dieses Weiierreichen aber auf eine maximale Anzahl begrenzt werden. Diese Weitergabeprozedur entspricht dem Betrieb in einer Schleifenanordnung (Ringanordnung), sofern die »NachSar«-moduln eine Reihe bilden. Die Leitungsanschlußmoduln geben also die Anforde- ^ rungen im »Stern«-Modus an die Prozessormoduln, während bei Überiauf die Weitergabe zwischen den Prozessormoduln im »Ring«-Modus erfolgt. Jedes PSM enthält Angaben über seinen »Nachbarn«. Diese Angaben werden durch das Knotensteuermodul einge-ο geben bzw. geändert.
Einzelheiten über Moduln und ihre Arbeitsweise
Anhand von F i g. 4 und F i g. 5 und Tabelle II werden nun weitere Einzelheiten der Leitungsanschlußmoduln LAM sowie der Prozessor- und Speichermoduln PSM und ihrer Betriebsweise beschrieben.
Leitungsanschlußmodul
zo Fig.4 zeigt einige Einzelheiten eines Leitungsanschlußmoduls LAM. Jedes LAM enthält eine Vielzahl von Leitungspuffern 11, deren jeder eine Kapazität von vier Zeichen (Bytes) aufweist. Für jede Leitung ist außerdem ein zugeordnetes Adreßregister 13 vorgese-
;s hen, wobei diese Adreßregister in einem Speicherblock 15 zusammengefaßt sein können. Das Adreßregister enthält entweder die Adresse einer anderen LAM-Einheit sowie einer daran angeschlossenen Leitung, an welche empfangene Zeichen übermittelt werden sollen
-,ο (Durchschaltvermittlung), oder die Adresse einer PSW-Einheit an die empfangene Zeichen von Datenblöcken weitergereicht werden (Speichervermittlung). Die Adressen werden jeweils bei Aufbau einer virtuellen Verbindung von der Knotensteuereinheit KSM in die
?s betreffende LAM-Einheit eingegeben.
In einem besonderen Adreßregister 17 ist die Adresse des zugeordneten Prozessormoduls enthalten, das für dieses Leitungsanschlußmodul die Ausgabewarteschlangen enthält und die Datenblock-Weiterübertragungen dieser LAM-Einheit überwacht. Dieses Adreßregister wird auch vom Knotensteuermodul her geladen.
Ein Eingangspuffer 19 und ein Ausgangspuffer 21 stellen die Verbindung zwischen der ßL'S-Leitungsan schlußschaltung 23 einerseits und den Leitungspufferr 11 bzw. der Steuereinrichtung 25 andererseits her.
Jede LAM-Einheit enthält als Steuereinrichtung 2f einen Mikroprozessor, mit dem die folgenden Funkiio nen ausgeführt werden: Abfrage der Leitungspuffer Zusammenstellung von Interntransferblöcken mit Da ten aus den Leitungspuffern und mit zugehöriger Adressen; Analyse empfangener Interntransferblöckf und Weitergabe der darin enthaltenen Daten an di< Leitungspuffer (oder an Adreßregister, beim Verbin
ss dungsaufbau).
Wie schon oben erwähnt sind bei den LAM-Einheitei noch Multiplexer und Demultiplexer vorgesehen, wem Multiplexleitungen angeschlossen sind. Jedoch sini diese Multiplexeinrichtungen hier nicht besonder
do beschrieben, weil allgemein bekannt.
Prozessor- und Speichermoduln PSM
Ein wichtiger Anteil jedes Prozessormoduls sim Tabellen, in denen die Zuordnungen von Modul zueinander, bestehende virtuelle Verbindungen usv eingetragen sind. Die Tabellen können in separate Speicherschaltungen im PSM untergebracht werde oder aber im Hauptspeicher des PSM, der vor allem di
'f
PuBferbereiche (Speichel abschnitte) für die Datenblökke enthält
Jedes Prozessormodul enthält mindestens die vier folgenden Tabellen:
— PSAf-Zuordnungs-Tabelle (für Absendung):
Gibt für jede Leitung an, welches Prozessormodul ihr für die Ausgabesteuerung zugeordnet ist und ihre Absendewarteschlangen enthält
— Quellenleitungstabelle:
Enthält für jede aktive Quellenleitung (Ortsleitung, auf der Datenblöcke eintreffen) eine Identifikation der bestehenden virtuellen Verbindung sowie Angaben über den Zielknoten (Bestimmungsort).
— Zielleitungstabelle:
Enthält für jede aktive Zielleitung (Ortsleitung, an die Datenblöcke ausgegeben werden) die Identifikationsangabe der bestehenden virtuellen Verbindung.
— Leitwegtabelle:
Enthält die Zuordnung zwischen jedem Zielknoten (Bestimmungsort) und der Fernleitung, über welche die Daten an den betreffenden Zielknoten abzusenden sind.
Diese vier Tabellen haben in allen PSAf-Einheiten eines Knotens den gleichen Inhalt Ihr Inhalt wird durch das Knotensteuermodul KSM eingegeben bzw. geändert. Die erste Tabelle wird nur bei Ausfall eines Moduls oder bei Rekonfiguration des Vermittlungsknotens geändert. Die zweite und dritte Tabelle müssen beim Aufbau jeder neuen virtuellen Verbindung geändert werden. Die vierte Tabelle wird in Abhängigkeit von der Verkehrssituation im gesamten Netzwerk geändert, und zwar dann, wenn andere Leitwege zwischen Knotenpaaren festgelegt werden. Die Zeit, welche für alle Tabellenänderungen benötigt wird, ist aber vernachlässigbar im Vergleich zur gesamten Arbeitszeit der Prozessormoduln PSM.
Eine weitere Tabelle, die jedes Prozessormodul enthält, ist die
— Speicherzuordnungstabelle:
Sie enthält für jeden Abschnitt (d. h. jeden Seitenrahmen) des Datenblockspeichers eine Angabe, ob er zugeteilt, freigegeben oder leer ist, sowie gegebenenfalls die Identifikation der zugeordneten Eingabeleitung.
Der Inhalt dieser Tabelle wird vom Prozessormodul selbst eingegeben, und die verschiedenen Prozessormoduln haben deshalb alle einen anderen Inhalt in der Speicherzuordnungstabelle.
Die Formate der Tabelleneinträge sind in der Tabelle II dieser Beschreibung zusammengestellt:
Tabellen
Formate der PSAf-Tabelleneinträge
a) PSAi-Zuordnungstabelle (PT) (für Datenblock-Absendung)
2 Bytes Ausgabeleitung-Nr.
1 Byte Zugeordnetes PSM (für Ausga
bewarteschlange und Ausgabeüberwachung)
b) Quellenleitungstabelle (QT)
2 Bytes Verbindungs-Nr.
2 Bytes Quellenleitung-Nr.
2 Bytes Zielknoten-Nr.
3 Bytes Sonstige Information
c) Zielleitungstabelle (ZT)
2 Bytes Verbindungs-Nr.
2 Bytes Zielleitung-Nr.
1 Byte LAAf-Nr. der Zielleitung
4 Bytes Sonstige Information
d) Leitwegtabelle (LT)
2 Bytes Zieiknoten-Nr.
2 Bytes Fernleitung-Nr.
1 Byte LAiW-Nr. der Fernleitung
e) Speicherzuordnungstabelle (ST)
2 Bytes Speicherabschnitt-Nr.
2 Bytes Eingabeleitung-Nr.
4 Bytes Sonstige Information (ob zuge
teilt freigegeben, usw.)
Fig. 5 zeigt einige Detcils eines Prozessor- und Speichermoduls PSAf, die jetzt im Zusammenhang mit den Operationen beschrieben werden, die bei einer Datenblockübermittlung durch den Vermittlungsknoten auszuführen sind.
a) Übertragung zwischen LAAf und PSAf
Die Daten werden zeichenweise in einem Leitungspuffer (11, F i g. 4) des Leitungsanschlußmoduls empfangen. Wenn vier Zeichen (Bytes) beisammen sind, wird ein Interntransferblock zusammengestellt in den außer den vier Zeichen auch die PSAf-Adresse aus dem der Leitung zugeordneten Adreßregister eingetragen wird. Der /ΓΒ-Block wird dann über den Ausgabepuffer 21 auf die ßfS-Leitung 27 gegeben. Die adressierte PSAf-Einheit erhält von ihrer Anschlußleitung 29 (F i g. 5) den Interntransferblock von der BtA>-Leitung und überträgt ihn über einen EingaKgspuffer 31 in den Prozessor 31, wo er analysiert und verarbeitet wird. In analoger Weise verläuft eine Übertragung in umgekehrter Richtung, d. h. von einem PSMzu einem LAAf.
b) Speicherabschnitt-Zuteilung
Es sei angenommen, daß eine virtuelle Verbindung durch entsprechende Tabelleneintragungen hergestellt wurde. Wenn eine Leitung eine Datenblockübertragung anmeldet, sendet das zugehörige LAAf einen Interntransferblock mit einer Speicherzuteilungsanforderung und der Adresse der betreffenden Leitung an das im Adreßregister für die betreffende Leitung angegebene Prozessormodul. Der Block gelangt über die ßt/S-Leitung 27, die Anschlußschaltung 29 und den Eingangspuffer 31 an den Prozessor 33, welcher auch die Steuerung der ganzen Moduleinheit inne hat. Der Interntransferblock wird im Prozessor analysiert, und mittels der
ho Eintragungen in Speicherzuordnungstabellen 35 wird festgestellt, ob ein Speicherabschnitt verfügbar ist. Gegebenenfalls wird durch eine Eintragung eine Zuordnung zwischen der Leitung und dem Speicherabschnitt vorgenommen.
Der Prozessor 33 erzeugt dann einen Interntransferblock, mit dem die erfolgte Speicherzuteilung sowie die Anfangsadresse des Speicherabschnitts an die anfordernde LAAf-Einheit mitgeteilt wird. Der Block gelangt
Ober den Ausgangspuffer 37 und die Anschlußschaltung 29 auf die ßi/SLeitung 27 und damit zur anfordernden LAM-Einheit
Falls das PSM keine freie Speicherkapazität mehr hat, setzt es in den ursprünglichen Interntransferblock die Adresse eines Nachbar-RSAf ein, die in einem vorbestimmten Register 5t enthalten ist und vom Knotensteuermodul KSM geändert werden kann bei Systemrekonfiguration (z. B. bei Ausfall eines Moduls). Es gibt dann den Block über den Ausgangspuffer 37 wieder auf die ßi/S-Leitung (wie bereits weiter oben kurz erklärt). Im Nachbar-.PSM wird wieder der /TB-Block analysiert, eine Speicherzuteilung versucht usw. Schließlich wird eine PSM-Einheit den beantragten Speicherabschnitt zuteilen können und dies über einen /Tß-Block der anfordernden LA/Vf-Einheit mitteilen. Dort wird dann im Adreßregister der beteiligten Leitung die Adresse der annehmenden PSM-Einheit eingesetzt.
c) Datenblockpufferung
Nach der erfolgten Speicherzuteilung werden jeweils vier empfangene Zeichen (Bytes) des Datenblocks mit einem Interntransferblock zum annehmenden Prozessormodul übertragen. Aufgrund des Inhaltes der Speicherzuordnungstabelle 35 wird mit der Adressierschaltung 39 der für den Datenblock vorgesehene Speicherplatz im Speicher 41 adressiert, und die vier Bytes über die Eingabeschaltungen 43 in den Speicher eingegeben. Dies wiederholt sich, bis der gesamte Datenblock im Speicher 41 enthalten ist.
d) Absendesteuerung und -Überwachung
Die Vorgänge im annehmenden Prozessormodul sind jetzt etwas unterschiedlich, je nachdem, ob es sich um den Quellenknoten, einen Dutchgangsknoten, oder den Zielknoten für den Datenblock handelt Im Quellenknoten wird ein Kopfabschnitt erstellt mit der Zielknotenadresse und der Verbindungsnummer aus der Quellenleitungstabelle; im Durchgangsknoten wird lediglich die Zielknotenadresse aus dem empfangenen Kopfabschnitt entnommen. Im Quellen- oder Durchgangsknoten wird aus der Leitwegtabelle die Fernleitung für den angegebenen Zielknoten bestimmt; im Zielknoten wird die Ortsleitung, auf die der Datenblock abzugeben ist, aus der Zielleitungstabelle bestimmt.
Das annehmende Prozessormodul erzeugt nun ein Zeigerwort, in dem die den empfangenen Datenblock kennzeichnenden Angaben sowie die Speicheradresse enthalten sind, und schickt dieses Zeigerwort mit einem so Interntranst'erblock über die SIAS-Leitung 27 an ein zweites Prozessormodul, das demjenigen Leitungsanschlußmodul zugeordnet ist, über welches das Datenpaket weiter übertragen werden muß. Die Adresse dieses zweiten Prozessormoduls wird der PSM-Zuordnungstabelle aufgrund der Ausgabeleitungs-Nr. entnommen. Alle Tabellen sind im Speicherblock 45 (Verbindungstabellen) enthalten.
Es muß hier nochmals erwähnt werden, daß in einigen Fällen das erste und das zweite Prozessormodul, d. h. <>o das den Datenblock speichernde und das die Absendung steuernde, dentisch sind. In diesem Fall wird das Zeigerwort natürlich nicht über die ßL/S-Leitung, sondern nur innerhalb des PSM übertragen. Weiterhin muß nochmals erwähnt werden, daß die Zusammenar- '^ beit zwischen einem ersten und zweiten Prozessormodul jeweils nur für eine einzelne Datenblockübertragung eilt Da aber normalerweise sehr viele Datenblocküber-
tragungen durch einen Vermittlungsknoten gleichzeitig im Gange sind, ist auch jedes Prozessormodul gleichzeitig Partner in vielen verschiedenen Modulpaaren, und zwar in einigen Paaren als erstes (empfangendes), in anderen als zweites (die Absendung steuerndes) ProzessormoduL
Im zweiten Prozessormodul wird das Zeigerwort in einen Speicherblock 47 eingegeben, der Ausgabewarteschlangen für die Zeiger, getrennt nach Ausgangsleitungen, enthält Jede Leitung meldet ihre Zustandsänderungen, insbesondere die Verfügbarkeit für eine D&tenblockweiterübertragung, über ihr Leitungsanschlußmodul an das Prozessormodul, welches ihr für die Warteschlangenspeicherung und Ausgabeüberwachung zugeordnet ist Auch diese Meldungen erfolgen mittels Interntransferblöcken. Bis Freiwerden einer Leitung zur Datenblockübertragung wird im zugeordneten PSM durch den Prozessor 33 die entsprechende Warteschlange im Speicherbereich 47 abgefragt und das älteste Zeigerwort entnommen. Aus dem Zeiger wird die Adresse der PSM-Einheit und des Speicherplatzes entnommen, in denen der jetzt weiter zu übertragende Datenblock gespeichert ist Mittels eines Intemiransferblocks ITB wird jetzt eine Übertragungsaufforderung an das »erste« Prozessormodul geschickt
Dort wird der Datenblock zeichenweise (jeweils 4 Bytes oder Zeichen) dem Speicher 41 entnommen, und mittels Interntransferblöcken auf die ßi/S-Leitung 27 gegeben und direkt zum absendenden Leitungsanschlußmodul LAM übertragen. Im LAM wird jeder ITB in einen Eingangspuffer (19) gegeben, und dann die Datenbytes über den entsprechenden Leitungspuffer (11) auf die zum Bestimmungsort führende Leitung gegeben. Die MM-Adresse und die Leitungsadresse für jede solche Übertragung wird aufgrund der Zielknotenangabe im Kopfabschnitt des Datenblocks aus den Verbindungstabellen 45 entnommen und in den Interntransferblock eingesetzt Nach jeder Übertragung werden die nächsten vier Bytes vom Leitungsanschlußmodul beim »ersten« Prozessormodul angefordert. Die Adresse des Prozessormoduls war im Interntransferblock enthalten.
e) Speicherfreigabe
Wenn der Datenblock den nächsten Vermittlungsknoten oder die Zieleinheit fehlerfrei erreicht, erfolgt eine entsprechende Rückmeldung, die über das Leitungsanschlußmodul das für die Absendung zugeordnete Prozessormodul erreicht. Der Prozessor 33 in diesem PS\f löscht nun das Zeigerwort im Warteschlangenspeicher 47, so daß nunmehr der nächste Zeiger »an der Reihe« ist. Außerdem erzeugt der Prozessor einen Interntransferblock mit einer Freigabemitteilung, der an das »erste« Prozessormodul adressiert ist, in dem das bereits weiterübertragene Datenpaket noch gespeichert ist. Nach Empfang der Freigabemitteilung ändert der Prozessor 33 im ersten PSM die Zuordnungseintragung in der Speicherzuordnungstabelle 35. so daß der durch den Datenbiock besetzte Speicherabschnitt für eine andere Übertragung wieder freigegeben wird.
Falls sich bei der Datenblockübertragung ein Fehler ereignet, wird dies dem zweiten PSM gemeldet, das daraufhin mit einem entsprechenden an das erste PSb, adressierten Interntransferblock eine nochmalige Übertragung des Datenblocks bewirkt.
Die Speicherbereiche 19 (Speicherzuordnungstabel len), 29 (Verbindungstabellen) und 31 (Ausgabewarte schlangen) können separate Schaltungseinrichtunger
sein. Sie können aber auch unter besonderen Adressen im allgemeinen Speicher 41 jedes Prozessormoduls enthalten sein.
Wertebeispiele
Für einen Vermittlungsknoten der beschriebenen Art können folgende Werte angenommen werden:
— Verarbeitungsgeschwindigkeit jedes PSM-Prozessors:
— Speichergröße im PSM:
DatenblocWärige:
— Datenblockhäufigkeit pro
Endgerät:
— Gesamtzahl Endgeräte:
— Gesamtdurchlauf M bit/s
— Gesamtdurchlauf Datenblöcke/s
— Gesamtzahl Prozessormoduln PSM:
(bei Ausnutzung 60%)
5 · 105 Instruktionen/s min. 48 ■ 2"> Byte max. % · 210 Byte 1600 Bit
4 je Minute 1000 5000 0,13 0,65
20 000 2,6
405 1620
10
40
Ergebnisse
Durch die vorgeschlagene Aufteilung der Funktionen und mittels der beschriebenen Struktur einer Multipro- »essor-Vermittlungseinrichtung wird die Belastung mit Verwaltungsoperationen (Overhead) erheblich reduziert, welche sonst bei der Erhöhung der Anzahl der Verarbeitungseinheiten auftritt Bei den konventionellen, bisher bekannten Systemen mit einer Mehrzahl von Prozessormoduln tritt bereits bei relativ wenigen Exemplaren eine Sättigung auf, während im Idealfall die Leistungsfähigkeit mit der Anzahl Prozessormoduln linear zunehmen sollte. Mit der hier vorgeschlagenen neuen Lösung kann ein nahezu ideales Verhalten erreicht werden, d. h. bsi genügend großem Speicher (96 K ßyte) in jedem Modul tritt mit zunehmender Anzahl Prozessormoduln nur eine Verringerung der kumulierten Leistung von ca. 10% ein (siehe F i g. 6). Bei Verwendung eines kleineren Speichers von z. B. 64 K Byte tritt auch erst eine Sättigung bei ca. 25 bis 30 Prozessormoduln ein.
Auf diese Weise wird ein modularer Aufbau von Vermittlungsknoten bis zu einer sehr großen Durchgangskapazität von Z.B.2M Bits/s möglich.
Hierzu 4 Blatt Zeichnungen

Claims (12)

Patentansprüche:
1. Einrichtung zur Vermittlung von Daten zwischen je zwei von einer Vielzahl von Anschlüssen, mit mehreren gleich aufgebauten Vermittlungsprozessormoduln, dadurch gekennzeichnet, daß jedes Vermittlungsprozessormodul Speicher- und Übertragungseinrichtungen aufweist zur Speicherung vcn an je einem Anschluß empfange- ic nen Datenblöcken bis zu deren Wiederaussendung über je einen anderen Anschluß, ferner Tabellen für vorbestimmte Zuordnungen zwischen Prozessormoduln und Anschlüssen und für Leitweginformation, sowie Einrichtungen zur Warteschlangenpufferung von Angaben über alle Datenblöcke, die in beliebigen Vermittlungsprozessormoduln enthalten sind und über Anschlüsse wieder ausgesendet werden müssen, denen das betreffende Vermittlungsmodul bezüglich der Ausgabeüberwachung exklusiv zugeordnet ist und daß Vorrichtungen vorgesehen sind zur Datenblockübermlttlung zwischen allen Anschlüssen und jedem Vermittlungsprozessormodul.
2. Verfahren zum Betrieb der Vermittlungseinrichtung nach Patentanspruch 1, dadurch gekennzeichnet daß zur Übermittlung je eines Datenblocks
— der Datenblock in einem zugewiesenen Speicherabschnitt eines der Vermittlungsprozessormoduln zusammengestellt und zwischengespeichert wird;
— eine Absendeanforderung an dasjenige Vermittlungsprozessormodul übergeben wird, welches dem Anschluß exklusiv zugeordnet »st, zu dem der Datenblock übermittelt werden soll;
— von dem letztgenannten Vermittlungsprozessormodul eine Bereitschaftsanzeige an das erstgenannte Vermittlungsprozessormodul übergeben wird, wenn der betreffende Anschluß zur Übernahme des Datenblocks bereit ist;
— der Datenblock aus dem zugewiesenen Speicherabschnitt des erstgenannten Vermittlungsprozessormoduls entnommen und zum betreffenden Anschluß übermittelt wird.
3. Vermittlungseinrichtung nach Patentanspruch 1, dadurch gekennzeichnet,
— daß LeitungsanschluBmoduln vorgesehen sind, deren jedes eine Vielzahl von Anschlüssen für Übertragungskanäle aufweist und für jeden Anschluß mindestens ein Pufferregister sowie so einen Adreßregisterplatz enthält,
— und daß alle Vermittlungsprozessor- und LeitungsanschluBmoduln derart miteinander verbunden sind, daß einheitliche Transferblöcke zum Transport von Daten und Steuerinformationen zwischen jedem Leitungsanschlußmodul und jedem Vermittlungsprozessormodui ausgetauscht werden können.
4. Vermittlungseinrichtung nach Patentanspruch i, dadurch gekennzeichnet, daß jedes Vermittlungs- <><> prozessormodul Einrichtungen enthält zur Speicherung von Angaben über alle Verbindungen, die in der Vermiulungseinrichtung für die Übermittlung von Datenblöcken aufgebaut sind.
5. Vermittlungseinrichtung nach Patentanspruch 3. (^ dadurch gekennzeichnet, daß jedes Leitungsanschlußmodul ein Adreßregister enthält zur Aufnahmr der Adresse des Vermittlungsprozessormoduls, das den Absendewarteschlangenspeicher für An Schlüsse des betreffenden Leitungsanschlußmoduls aufweist
ö. Vermittlungseinrichtung nach Patentanspruch 1, dadurch gekennzeichnet, daß jedes Vermittlungsprozessormodul ein Adreßregister enthält zur Aufnahme der Adresse eines anderen Vermittlungsprozessormoduls, an das von Anschlüssen erhaltene Anfragen zur Speicherzustellung bei Nichtverfügbarkeit von Speicherplatz weitergegeben werden.
7. Vermittlungseinrichtung nach Patentanspruch 1, dadurch gekennzeichnet, daß außer den Vermittlungsprozessormoduln mindestens ein allgemeines Steuermodul vorhanden ist für allgemeine Steuerungsaufgaben, die nicht der reinen Datenvermittlung zwischen Anschlüssen dienen, welches Steuermodul mit allen übrigen Moduln der Vermittlungseinrichtung verbunden ist
8. Vermittlungseinrichtung nach Patentanspruch 3, dadurch gekennzeichnet daft Verbindungen zwischen allen LeitungsanschluBmoduln vorgesehen sind derart, daß Transferblöcke zum Transport von durchschaltvermittelten Daten direkt zwischen je zwei Leitungsanschlußmoduln ausgetauscht werden können.
9. Verfahren nach Patentanspruch 2, dadurch gekennzeichnet, daß im letztgenannten Vermittlungsprozessormodul ein Zeigerwort mit einer Adreßangabe für den zu übertragenden Datenblock in einen Warteschlangenspeicherbereich eingegeben wird, der dem Anschluß zugeordnet ist, über den der Datenblock ausgegeben werden soli, und daß aus diesem Warteschlangenspeicherbereich jedesmal bei Verfügbarkeit des betreffenden Anschlusses für eine Datenblockübertragung das älteste Zeigerwort entnommen wird zwecks Anforderung des Datenblocks von dem Vermittlungsprozessormodul, in dem dieses gespeichert ist.
10. Verfahren nach Patentanspruch 2 zum Betrieb einer Einrichtung nach Unteranspruch 1, dadurch gekennzeichnet, daß bei Auiftreten einer Anforderung zur Übermittlung eines Datenblocks an einem empfangenden Anschluß eine Speicherzuleitungsanfrage an das Vermittlungsprozessormodul gesandt wird, dessen Adresse im Adreßregisterplatz steht der dem empfangenden Anschluß zugeordnet ist, und daß nach erfolgter Zuteilung eines Speicherabschnitts eine entsprechende Rückmeldung an das Leitungsanschlußmodul gesandt wird, zu dem der empfangende Anschluß gehört.
11. Verfahren nach Patentanspruch 10, dadurch gekennzeichnet daß bei Nichtverfügbarkeit des angeforderten Speicherplatzes für eine Datenblock übertragung die Speicherzuteilungsanforderung an ein vorbestimmtes anderes Vermittlungsprozessormodul weitergegeben wird, und daß bei erfolgter Zuteilung eines Speicherabschnitts in dem anderen Vermittlungsprozessormodul die Adresse dieses Speicherabschnitts an die betreffende Leitungsanschlußeinheit gegeben wird, und daß diese Adresse in das dem empfangenden Anschluß zugeordnete Adreßregister eingetragen wird.
12. Verfahren nach Patentanspruch 2, dadurch gekennzeichnet, daß nach Erhalt einer Empfangsmeldung für einen von der Vermittlungseinrichtung abgesandten Datenblock das letztgenannte Vermittlungsprozessormodul eine entsprechende Meldung an das erstgenannte Vermittlungsprozessormodul
sendet, und daß daraufhin der betreffende Datenblock und alle ihn betreffenden Eintragungen in beiden Vermittlungsprozessormoduln gelöscht werden, daß jedoch bei Erhalt einer Meldung eines Übertragungsfehlers für einen von der Vermittlungseinrichtung abgesandten Datenblock das zuletzt genannte Vermittlungsprozessormodal an das zuerst genannte Vermitthingsprozessormodul eine Auffordert?^ sendet zur nochmaligen Übermittlung des noch gespeicherten Datei iblocks an den betreffenden Anschluß.
DE19762603262 1975-05-05 1976-01-29 Einrichtung zur vermittlung von daten Granted DE2603262B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH578175A CH584488A5 (de) 1975-05-05 1975-05-05

Publications (3)

Publication Number Publication Date
DE2603262A1 DE2603262A1 (de) 1976-11-11
DE2603262B2 true DE2603262B2 (de) 1977-05-18
DE2603262C3 DE2603262C3 (de) 1987-09-10

Family

ID=4299229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762603262 Granted DE2603262B2 (de) 1975-05-05 1976-01-29 Einrichtung zur vermittlung von daten

Country Status (8)

Country Link
US (1) US4032899A (de)
JP (1) JPS51146102A (de)
CA (1) CA1055162A (de)
CH (1) CH584488A5 (de)
DE (1) DE2603262B2 (de)
FR (1) FR2310594A1 (de)
GB (1) GB1532486A (de)
IT (1) IT1064194B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2751106A1 (de) * 1976-11-12 1978-05-18 Olivetti & Co Spa Automatisches mehrprozessor-schaltsystem fuer telegrafenleitungen
DE2724431A1 (de) * 1977-05-31 1978-12-14 Telefonbau & Normalzeit Gmbh Fernmeldevermittlungsanlage mit dezentraler steuerung und vermittlungsverfahren hierzu
DE3012527A1 (de) * 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordung zum uebertragen von datensignalen von einer vermittlungsanordnung zu teilnehmerstellen, insbesondere fuer eine fernschreibvermittlungsanlage
DE3110791A1 (de) * 1981-03-19 1982-09-30 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum verbinden von an einer datenvermittlungsanlage angeschlossenen telex-teilnehmerstellen mit ebenfalls an der datenvermittlungsanlage angeschlossenen teletex-teilnhemerstellen

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145733A (en) * 1974-03-29 1979-03-20 Massachusetts Institute Of Technology Data processing apparatus for highly parallel execution of stored programs
US4149240A (en) * 1974-03-29 1979-04-10 Massachusetts Institute Of Technology Data processing apparatus for highly parallel execution of data structure operations
US4130885A (en) * 1976-08-19 1978-12-19 Massachusetts Institute Of Technology Packet memory system for processing many independent memory transactions concurrently
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
DE2656086C2 (de) * 1976-12-10 1986-08-28 Siemens AG, 1000 Berlin und 8000 München Rechenanlage
US4169288A (en) * 1977-04-26 1979-09-25 International Telephone And Telegraph Corporation Redundant memory for point of sale system
US4218756A (en) * 1978-06-19 1980-08-19 Bell Telephone Laboratories, Incorporated Control circuit for modifying contents of packet switch random access memory
US5241666A (en) * 1979-06-04 1993-08-31 Unisys Corporation Variable rate improvement of disc cache subsystem
US4307447A (en) * 1979-06-19 1981-12-22 Gould Inc. Programmable controller
US4535420A (en) * 1979-09-26 1985-08-13 Sperry Corporation Circular-queue structure
WO1981001066A1 (en) * 1979-10-11 1981-04-16 Nanodata Computer Corp Data processing system
US4783739A (en) * 1979-11-05 1988-11-08 Geophysical Service Inc. Input/output command processor
US4400778A (en) * 1979-11-05 1983-08-23 Litton Resources Systems, Inc. Large-volume, high-speed data processor
US4491916A (en) * 1979-11-05 1985-01-01 Litton Resources Systems, Inc. Large volume, high speed data processor
US4481580A (en) * 1979-11-19 1984-11-06 Sperry Corporation Distributed data transfer control for parallel processor architectures
US4445176A (en) * 1979-12-28 1984-04-24 International Business Machines Corporation Block transfers of information in data processing networks
US4356546A (en) * 1980-02-05 1982-10-26 The Bendix Corporation Fault-tolerant multi-computer system
US4313036A (en) * 1980-02-19 1982-01-26 Rolm Corporation Distributed CBX system employing packet network
EP0042447B1 (de) * 1980-06-19 1984-06-13 International Business Machines Corporation Durchflusskontrollvorrichtung für Knotenstellen zum Schalten von Blöcken
US4488231A (en) * 1980-09-29 1984-12-11 Honeywell Information Systems Inc. Communication multiplexer having dual microprocessors
WO1982001777A1 (en) * 1980-11-10 1982-05-27 Wang Laboratories Data transmitting link
US4491907A (en) * 1980-12-15 1985-01-01 Texas Instruments Incorporated Plurality of processors sharing the memory, the arithmetic logic unit and control circuitry all on a single semiconductor chip
US4403286A (en) * 1981-03-06 1983-09-06 International Business Machines Corporation Balancing data-processing work loads
US4493021A (en) * 1981-04-03 1985-01-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Multicomputer communication system
DE3123446A1 (de) * 1981-06-12 1983-01-05 Siemens AG, 1000 Berlin und 8000 München Anordnung zur steuerung des buszugriffs einer vielzahl von einen bus benutzenden einrichtungen in einem mit zumindest zwei optischen mischern als passives bussystem aufgebauten netzwerk, insb. fuer mehrrechnersysteme
US4720783A (en) * 1981-08-24 1988-01-19 General Electric Company Peripheral bus with continuous real-time control
JPS5846428A (ja) * 1981-09-11 1983-03-17 Sharp Corp 文章編集装置の停電保護用処理方式
EP0088789B1 (de) * 1981-09-18 1987-08-05 CHRISTIAN ROVSING A/S af 1984 Multiprozessor-rechnersystem
DE3138746A1 (de) * 1981-09-29 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum uebertragen von datensignalen ueber eine datenvermittlungsanlage
DE3147183A1 (de) * 1981-09-29 1983-06-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum uebertragen von datensignalen ueber eine datenvermittlungsanlage
US4507732A (en) * 1981-10-05 1985-03-26 Burroughs Corporation I/O subsystem using slow devices
US4543627A (en) * 1981-12-14 1985-09-24 At&T Bell Laboratories Internal communication arrangement for a multiprocessor system
DE3212023A1 (de) * 1982-03-31 1983-10-06 Siemens Ag Aktivadressenbezogenes informationssystem zur verwaltung von mobilkommunikationsteilnehmern
HU184537B (en) * 1982-03-31 1984-09-28 Elektroakusztikai Gyar Fast fourier-analizator with multiprocessor
US4777595A (en) * 1982-05-07 1988-10-11 Digital Equipment Corporation Apparatus for transferring blocks of information from one node to a second node in a computer network
US4503497A (en) * 1982-05-27 1985-03-05 International Business Machines Corporation System for independent cache-to-cache transfer
US4539652A (en) * 1982-07-16 1985-09-03 At&T Bell Laboratories Networks for data communication
US4503499A (en) * 1982-09-14 1985-03-05 Eaton Corporation Controlled work flow system
US4549263A (en) * 1983-02-14 1985-10-22 Texas Instruments Incorporated Device interface controller for input/output controller
JPS59224942A (ja) * 1983-06-03 1984-12-17 Nippon Telegr & Teleph Corp <Ntt> デイジタル交換機
US4577272A (en) * 1983-06-27 1986-03-18 E-Systems, Inc. Fault tolerant and load sharing processing system
DE3331632A1 (de) * 1983-09-01 1985-03-21 Siemens AG, 1000 Berlin und 8000 München Digital-telekommunikationssystem mit sternstruktur seiner anschlussleitungen
DE3334766A1 (de) * 1983-09-26 1985-04-11 Siemens AG, 1000 Berlin und 8000 München Multiprozessor-zentralsteuereinheit eines vermittlungssystems insbesondere fernsprech-vermittlungssystems
US4766536A (en) * 1984-04-19 1988-08-23 Rational Computer bus apparatus with distributed arbitration
US4608685A (en) * 1984-04-30 1986-08-26 Northern Telecom Limited Packet and circuit switched communications network
EP0160300B1 (de) * 1984-05-04 1991-06-12 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung zum Herstellen von Verbindungen und Übertragen von Nachrichtensignalen zwischen Teilnehmerstellen bzw. Leitungsanschlussgruppen in einer eine Ringleitungsanordnung aufweisenden Fernmeldevermittlungsanlage, insbesondere einer Datenvermittlungsanlage
FR2570524B1 (fr) * 1984-09-19 1987-01-02 Matra Communication Terminal de tele-informatique a extensions externes
US4792941A (en) * 1985-02-25 1988-12-20 Itt Corporation Data subsystem traffic control apparatus and method
US4974149A (en) * 1985-08-02 1990-11-27 Wang Laboratories, Inc. Data distribution apparatus and method having a data description including information for specifying a time that a data distribution is to occur
AU591503B2 (en) * 1985-08-02 1989-12-07 Wang Laboratories, Inc. Data distribution apparatus and method
US4706080A (en) * 1985-08-26 1987-11-10 Bell Communications Research, Inc. Interconnection of broadcast networks
JPS6258744A (ja) * 1985-09-09 1987-03-14 Fujitsu Ltd ポ−リング方式
EP0243563B1 (de) * 1986-04-30 1990-09-12 International Business Machines Corporation Nichtkodierte Information und Begleitdaten-Vermittlungsvorrichtung
US4815074A (en) * 1986-08-01 1989-03-21 General Datacomm, Inc. High speed bit interleaved time division multiplexer for multinode communication systems
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
US5105424A (en) * 1988-06-02 1992-04-14 California Institute Of Technology Inter-computer message routing system with each computer having separate routinng automata for each dimension of the network
US5003465A (en) * 1988-06-27 1991-03-26 International Business Machines Corp. Method and apparatus for increasing system throughput via an input/output bus and enhancing address capability of a computer system during DMA read/write operations between a common memory and an input/output device
FR2638260B1 (fr) * 1988-10-26 1994-04-29 Onera (Off Nat Aerospatiale) Dispositifs de commutation et reseaux de communication de donnees pour systemes multiprocesseurs
JPH02130647A (ja) * 1988-11-11 1990-05-18 Toshiba Corp 索引木構造の更新方式
US5329470A (en) * 1988-12-02 1994-07-12 Quickturn Systems, Inc. Reconfigurable hardware emulation system
US5109353A (en) * 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
US5142678A (en) * 1988-12-21 1992-08-25 International Business Machines Corporation Method for a requesting user to use a marker to associate a document with an end user action
US6038641A (en) * 1988-12-30 2000-03-14 Packard Bell Nec Two stage cache memory system and method
US5179709A (en) * 1989-01-13 1993-01-12 International Business Machines Corporation Look ahead bus transfer request
US5353243A (en) * 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5369593A (en) * 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5404501A (en) * 1989-08-31 1995-04-04 Motorola, Inc. Fault-tolerant method of communicating between processes in a multi processor system by keeping track of the current node location of messages
US5239649A (en) * 1989-10-30 1993-08-24 International Business Machines Corporation Channel path load balancing, through selection of storage volumes to be processed, for long running applications
DE69118752T2 (de) * 1990-06-14 1996-09-19 Mitsubishi Electric Corp Verfahren und System zur Verwaltung von Adressen in einem Netzwerk
US5144293A (en) * 1990-12-18 1992-09-01 International Business Machines Corporation Serial link communication system with cascaded switches
JPH07122864B2 (ja) * 1991-07-22 1995-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム、データ処理システムに使用するインターフエース回路及びデータ・プロセツサ間の通信方法
US5420984A (en) * 1992-06-30 1995-05-30 Genroco, Inc. Apparatus and method for rapid switching between control of first and second DMA circuitry to effect rapid switching beween DMA communications
US5337414A (en) * 1992-09-22 1994-08-09 Unisys Corporation Mass data storage and retrieval system
JP3360856B2 (ja) * 1992-12-18 2003-01-07 富士通株式会社 プロセッサ
FR2710997B1 (fr) * 1993-10-07 1995-12-08 France Etat Armement Calculateur fonctionnel multprocesseur pour le traitement d'images en temps réel.
EP0657824A1 (de) * 1993-11-05 1995-06-14 Advanced Micro Devices, Inc. Anordnung für Ethernet-Paketempfang
US5897667A (en) * 1993-11-16 1999-04-27 Intel Corporation Method and apparatus for transferring data received from a first bus in a non-burst manner to a second bus in a burst manner
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
SG47015A1 (en) * 1994-02-24 1998-03-20 Intel Corp Apparatus and method for prefetching data to load buffers in a bridge between two buses in a computer
JP3290302B2 (ja) * 1994-06-30 2002-06-10 富士通株式会社 データの交換処理方法及び装置
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US6141705A (en) * 1998-06-12 2000-10-31 Microsoft Corporation System for querying a peripheral device to determine its processing capabilities and then offloading specific processing tasks from a host to the peripheral device when needed
US6904519B2 (en) * 1998-06-12 2005-06-07 Microsoft Corporation Method and computer program product for offloading processing tasks from software to hardware
US6668317B1 (en) * 1999-08-31 2003-12-23 Intel Corporation Microengine for parallel processor architecture
US6983350B1 (en) 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
US6427196B1 (en) * 1999-08-31 2002-07-30 Intel Corporation SRAM controller for parallel processor architecture including address and command queue and arbiter
US6532509B1 (en) 1999-12-22 2003-03-11 Intel Corporation Arbitrating command requests in a parallel multi-threaded processing system
US6694380B1 (en) 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
US6307789B1 (en) * 1999-12-28 2001-10-23 Intel Corporation Scratchpad memory
US6625654B1 (en) 1999-12-28 2003-09-23 Intel Corporation Thread signaling in multi-threaded network processor
US7620702B1 (en) 1999-12-28 2009-11-17 Intel Corporation Providing real-time control data for a network processor
US6661794B1 (en) 1999-12-29 2003-12-09 Intel Corporation Method and apparatus for gigabit packet assignment for multithreaded packet processing
US6976095B1 (en) 1999-12-30 2005-12-13 Intel Corporation Port blocking technique for maintaining receive packet ordering for a multiple ethernet port switch
US6952824B1 (en) 1999-12-30 2005-10-04 Intel Corporation Multi-threaded sequenced receive for fast network port stream of packets
US6584522B1 (en) * 1999-12-30 2003-06-24 Intel Corporation Communication between processors
US7480706B1 (en) 1999-12-30 2009-01-20 Intel Corporation Multi-threaded round-robin receive for fast network port
US6631462B1 (en) * 2000-01-05 2003-10-07 Intel Corporation Memory shared between processing threads
US6839748B1 (en) * 2000-04-21 2005-01-04 Sun Microsystems, Inc. Synchronous task scheduler for corba gateway
US7126952B2 (en) * 2001-09-28 2006-10-24 Intel Corporation Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method
US20030091031A1 (en) * 2001-11-14 2003-05-15 International Business Machines Corporation Variable pricing structure for transmitting packets across a communications link
EP1333689A1 (de) * 2002-02-04 2003-08-06 Siemens Aktiengesellschaft Routingverfahren und -system mit bedingtem Logging
US7134040B2 (en) * 2002-04-17 2006-11-07 International Business Machines Corporation Method, system, and program for selecting a path to a device to use when sending data requests to the device
US7471688B2 (en) 2002-06-18 2008-12-30 Intel Corporation Scheduling system for transmission of cells to ATM virtual circuits and DSL ports
US7420929B1 (en) 2002-07-02 2008-09-02 Juniper Networks, Inc. Adaptive network flow analysis
US20040004972A1 (en) * 2002-07-03 2004-01-08 Sridhar Lakshmanamurthy Method and apparatus for improving data transfer scheduling of a network processor
US7254114B1 (en) 2002-08-26 2007-08-07 Juniper Networks, Inc. Network router having integrated flow accounting and packet interception
US7251215B1 (en) 2002-08-26 2007-07-31 Juniper Networks, Inc. Adaptive network router
US7313100B1 (en) 2002-08-26 2007-12-25 Juniper Networks, Inc. Network device having accounting service card
US7185103B1 (en) * 2002-09-10 2007-02-27 Juniper Networks, Inc. Rate-controlled transmission of traffic flow information
US7352769B2 (en) 2002-09-12 2008-04-01 Intel Corporation Multiple calendar schedule reservation structure and method
US7433307B2 (en) 2002-11-05 2008-10-07 Intel Corporation Flow control in a network environment
US7370082B2 (en) * 2003-05-09 2008-05-06 Microsoft Corporation Remote invalidation of pre-shared RDMA key
US7443836B2 (en) 2003-06-16 2008-10-28 Intel Corporation Processing a data packet
US9032095B1 (en) 2004-01-06 2015-05-12 Juniper Networks, Inc. Routing device having multiple logical routers
US7546635B1 (en) 2004-08-11 2009-06-09 Juniper Networks, Inc. Stateful firewall protection for control plane traffic within a network device
US7809827B1 (en) 2006-05-12 2010-10-05 Juniper Networks, Inc. Network device having service card for lawful intercept and monitoring of packet flows
US7633944B1 (en) 2006-05-12 2009-12-15 Juniper Networks, Inc. Managing timeouts for dynamic flow capture and monitoring of packet flows
US8339959B1 (en) 2008-05-20 2012-12-25 Juniper Networks, Inc. Streamlined packet forwarding using dynamic filters for routing and security in a shared forwarding plane
US8955107B2 (en) * 2008-09-12 2015-02-10 Juniper Networks, Inc. Hierarchical application of security services within a computer network
US8369345B1 (en) 2009-11-13 2013-02-05 Juniper Networks, Inc. Multi-router system having shared network interfaces
US8307030B1 (en) 2010-04-20 2012-11-06 Juniper Networks, Inc. Large-scale timer management
US9929972B2 (en) * 2011-12-16 2018-03-27 Qualcomm Incorporated System and method of sending data via a plurality of data lines on a bus
US9251535B1 (en) 2012-01-05 2016-02-02 Juniper Networks, Inc. Offload of data transfer statistics from a mobile access gateway
US9246828B1 (en) 2014-06-18 2016-01-26 Juniper Networks, Inc. Traffic-aware sampling rate adjustment within a network device
US20170104683A1 (en) * 2015-10-08 2017-04-13 Samsung Sds America, Inc. Dynamically segmenting traffic for a/b testing in a distributed computing environment

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL297037A (de) * 1962-08-23
US3274561A (en) * 1962-11-30 1966-09-20 Burroughs Corp Data processor input/output control system
US3419849A (en) * 1962-11-30 1968-12-31 Burroughs Corp Modular computer system
GB1243464A (en) * 1969-01-17 1971-08-18 Plessey Telecomm Res Ltd Stored-programme controlled data-processing systems
US3629854A (en) * 1969-07-22 1971-12-21 Burroughs Corp Modular multiprocessor system with recirculating priority
US3693161A (en) * 1970-07-09 1972-09-19 Burroughs Corp Apparatus for interrogating the availability of a communication path to a peripheral device
CH547590A (de) * 1973-03-21 1974-03-29 Ibm Fernmelde-vermittlungsanlage.
DE2333255C2 (de) * 1973-06-29 1975-05-15 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung für den Datenaustausch zwischen zentralen und peripheren Einrichtungen
US3964056A (en) * 1974-04-08 1976-06-15 International Standard Electric Corporation System for transferring data between central units and controlled units

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2751106A1 (de) * 1976-11-12 1978-05-18 Olivetti & Co Spa Automatisches mehrprozessor-schaltsystem fuer telegrafenleitungen
DE2724431A1 (de) * 1977-05-31 1978-12-14 Telefonbau & Normalzeit Gmbh Fernmeldevermittlungsanlage mit dezentraler steuerung und vermittlungsverfahren hierzu
DE3012527A1 (de) * 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordung zum uebertragen von datensignalen von einer vermittlungsanordnung zu teilnehmerstellen, insbesondere fuer eine fernschreibvermittlungsanlage
DE3110791A1 (de) * 1981-03-19 1982-09-30 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum verbinden von an einer datenvermittlungsanlage angeschlossenen telex-teilnehmerstellen mit ebenfalls an der datenvermittlungsanlage angeschlossenen teletex-teilnhemerstellen

Also Published As

Publication number Publication date
US4032899A (en) 1977-06-28
IT1064194B (it) 1985-02-18
CH584488A5 (de) 1977-01-31
FR2310594B1 (de) 1980-06-13
CA1055162A (en) 1979-05-22
JPS51146102A (en) 1976-12-15
JPS5617864B2 (de) 1981-04-24
FR2310594A1 (fr) 1976-12-03
GB1532486A (en) 1978-11-15
DE2603262C3 (de) 1987-09-10
DE2603262A1 (de) 1976-11-11

Similar Documents

Publication Publication Date Title
DE2603262B2 (de) Einrichtung zur vermittlung von daten
DE3752370T2 (de) Vermittlungssystem
DE60033099T2 (de) Hochkapazitäts WDM-TDM Paketvermittlungseinrichtung
DE19531749A1 (de) Verkehrsgestaltungseinrichtung und Paket-Kommunikationsgerät
DE60119866T2 (de) Vermittlungseinrichtung und verfahren mit getrennten Ausgangspuffern
DE2503111C3 (de) Verfahren und Schaltungsanordnung zur zeitmultiplexen Übertragung von Nutzinformationen aus voneinander unabhängigen Quellen
DE60214341T2 (de) Vermittlungsanordnung und -verfahren mit getrennten ausgangspuffern
DE4020775A1 (de) Koppelnetz und koppelnetzmodul fuer ein atm-system
DE2406195C3 (de) Modulare programmgesteuerte Vermittlungsanlage
EP0833542B1 (de) Lokales Netzwerk mit Sende- und Empfangsvorrichtung
DE19757965A1 (de) Verteiltes Puffersystem für ATM-Schalter
EP0329005B1 (de) Verfahren zum Einrichten von über Koppelvielfache einer mehrstufigen Koppelanordnung verlaufenden virtuellen Verbindungen
EP0512141A1 (de) Verfahren zur Vermittlung von ATM-Nachrichtenzellenströmen hoher Bitrate über eine Vermittlungseinrichtung niedrigerer Bitrate
DE19627842C2 (de) Schaltvorrichtung
CH653783A5 (de) Steuereinrichtung, insbesondere fuer fernsprechvermittlungsanlagen.
EP0428089B1 (de) Teilnehmeranschlussknoten eines digitalen Nachrichtenübertragungssystems
DE3212023A1 (de) Aktivadressenbezogenes informationssystem zur verwaltung von mobilkommunikationsteilnehmern
DE69633596T2 (de) Methode und System für die integrale Vermittlung von leitungsvermitteltem und paketvermitteltem Verkehr
DE60127028T2 (de) Verfahren zur wechselseitigen Übertragung von Steuerungsparametern durch ein Kommunikationsnetz
WO1994005122A1 (de) Koordinierungssystem zur koordinierung von verbindungsanforderungen
EP0322075B1 (de) Koppelfeld und Koppelfeldsteuerung für ein Vermittlungssystem
EP0443672B1 (de) Asynchrones Zeitvielfachübermittlungssystem
DE69930569T2 (de) Bearbeitungsgerät zum Diversity-Handover sowie Netzsteuerungssystem, welches dieses Gerät verwendet
DE3023205C2 (de)
DE60115998T2 (de) Verbesserungen in oder zu Vermittlungsvorrichtungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee