DE2547628B1

DE2547628B1 - Pufferspeicher-vorsatz fuer die verbindung eines datensenders mit einem datenempfaenger

Info

Publication number: DE2547628B1
Application number: DE19752547628
Authority: DE
Inventors: Rolf Roshop
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1975-10-24
Filing date: 1975-10-24
Publication date: 1977-02-03
Also published as: DE2547628C2

Description

Die Datenübergabesteuerung 3 bewirkt die Übertragung der Daten vom Pufferspeicher t zum Datenempfänger 51 und bildet ferner alle Steuerfunktionen nach den Vorschriften des Datenempfängers 51. Ferner wird durch die Datenübergabesteuerung 3 der Datentransfer des Datenempfängers 51 mit dem des Pufferspeichers 1 synchronisiert; durch den Datenempfänger 51 auftretende Fehler werden von der Datenübergabesteuerung 3 verwaltet. Tritt ein Fehler in einem Datenblock auf, so wird dieser Block selbsttätig zurückgesetzt und dann noch einmal übergeben. Dieser Vorgang kann sich wiederholen, und in der Datenübergabesteuerung 3 wird die Anzahl der Wiederholungsvorgänge gespei- chart, nach einer festgelegten Anzahl von Wiederholungen wird ein Signal ausgegeben.
Das Taktwerk 4 gibt an den Pufferspeicher 1, die Speichersteuerung 2 und die Datenübergabesteuerung 3 Grundtakte mit einer bestimmten Frequenz, über die die Datenrate des Vorsatzes Sbeeinflußt werden kann.
In den Fig. 2a, 2b ist die genauere Ausbildung und Zusammenschaltung der Baugruppen 1 bis 3 dargestellt Pufferspeicher 1 (F i g. 2b) Der Pufferspeicher 1 umfaßt einen Hauptspeicher 6 mit vorgeschaltetem Multiplexer 11 und nachgeschaltetem Schieberegister 12, einen Adressenzähler 5 mit Unteradressenzähler 8 und Endadressenspeicher 7 nebst Adressenvergleicher 10 und ein Speichersteuerwerk 9.
Der Hauptspeicher 6 hat die Aufgabe, beispielsweise 256 8-Bit-Zeichen zu speichern. Jede beliebige kleinere Blocklänge ist jedoch möglich. Der Hauptspeicher 6 kann bis zu einer beliebigen Blocklänge geladen werden und wird auch nur bis zu dieser Länge ohne Zerstörung der Information wieder entladen. Hierfür ist eine Endadressenverwaltung vorgesehen, die beim Einschreiben der Information in den Hauptspeicher 6 den Adressenstand festhält. Die Endadressenmeldung wird durch den als Vorwärts-Rückwärts-Zähler ausgebildeten Adressenzähler 5, der den Endadressenspeicher 7 ansteuert, abgefragt. Der Adressenzähler 5 wird von einer weiter unten beschriebenen Speicherzyklussteuerung 21 der Pufferspeichersteuerung 2 (F i g. 2a) geführt und gibt den aktuellen Stand der Adresse des Hauptspeichers 6 wieder. Wird eine Datenübertragung abgeschlossen, d. h., es sollen keine neuen Daten mehr übergeben und es soll ein Block übertragen werden, so wird der Endadressenstand in den Endadressenspeicher 7 übernommen. Da der Hauptspeicher 6 Bit-seriell arbeitet (2mal 1024 Bit-Einkanalspeicher) und 8 Bit-Zeichen übertragen werden, wird jedes Zeichen mit jeweils 4 hintereinanderfolgenden Zyklen eingeschrieben. Dem Adressenzähler 5 ist deshalb der Unteradressenzähler 8 zugeordnet, welcher für die richtige Einspeicherung in die Zellen des Hauptspeichers 6 Sorge trägt Der Unteradressenzähler 8 fächert die parallelen 8 Bit-Zeichen in 2 x 4 Bit-serielle Zeichen auf.
Zum Auffächern der Daten ist ferner der Multiplexer 11 vorgesehen, welcher in der Datenleitung c liegt. Der Multiplexer 11 wird von den Unteradressen des Zählers 8 angesteuert. Auf der Datenleitung c stehen die Zeichen in 8 Bit parallel an und werden vom Multiplexer 11 dem Hauptspeicher 6 Bit für Bit übergeben.
Beim Auslesen müssen wieder 8 Bit in Paralleldarstellung an den Datenempfänger 51 übergeben werden, wofür das Schieberegister 12 vorgesehen ist Dieses schiebt die im Hauptspeicher 6 seriell stehenden 2 x 4 Bit zu 8 Bit parallel zusammen und gibt das parallele Zeichen auf der Leitung a' die in Wirklichkeit aus 8 Leitungen besteht, an den Datenempfänger 51 aus.
Der Adressenzähler 5 wird außerdem vom Speichersteuerwerk 9 angesteuert, welches auch die Takte für den Unteradressenzähler 8 bildet. Das Speichersteuerwerk 9 wird wiederum von dem die Grundtakte erzeugenden Taktwerk 4 (F i g. 2a) bedient Das Speicherwerk 9 erzeugt bestimmte Zuordnungstakte h, die die Elemente 5 bis 8 und 9 bis 12 ansteuern.
Für den Adressenzähler 5 werden 3 Zustände erkannt: der Zustand der unteren Grenze mit zwei Zeichen, der Zustand der Sollgrenze mit 160 Zeichen für den Blockabschluß und der Zustand der maximalen, nicht zu überschreitenden Grenze mit 256 Zeichen.
Diese drei Zustände werden der Pufferspeichersteuerung 2 (Fig. g.2a) über die Leitung 5b gemeldet.
Der Adressenvergleicher 10 ist nur dann wirksam, wenn der Hauptspeicher 6 ausgelesen wird. Das Auslesen erfolgt nur bis zu der beim Einschreiben gespeicherten Endadresse. Beim Erreichen des aktuellen Zählerstandes mit dieser Endadresse erfolgt durch den Adressenvergleicher 10 eine Adressenabgleichsmeldung auf der Leitung 10j für die Datenübergabesteuerung 3. Die Meldung des Adressenvergleichers 10 besagt, daß bei einem Auslesen aus dem Hauptspeicher 6 der beim Einschreiben erreichte Adressenstand erreicht ist und daß ein weiteres Ausgeben verboten ist, um nicht in einen Bereich zu gelangen, der von einem der vorhergehenden Blöcke beschrieben worden ist.
Der Adressenvergleicher 10 gibt also der Datenübertragungssteuerung 3 bekannt, daß der Block abgeschlossen werden muß. Dies wird von der Datenübertragungssteuerung 3 über Leitung 30f dem Datenempfänger 51 gemeldet, der den Block abschließt. Ist der Blocktransfer voll beendet, so teilt der Datenempfänger 51 dies über Leitung 51f der Datenübertragungssteuerung 3 mit, so daß nunmehr eine Umschaltung auf eine neue Schreibfunktion in den Hauptspeicher 6 erfolgen kann.
Da im 7-Spur-Modus der lSO-7-Bit-Code verwendet wird, welcher im Lochstreifen-Modus mit gerader Querparität arbeitet und die Querparität-Spur (8. Spur) mit durchgeschleift wird, wird diese Parität vom Datenempfänger 51 geprüft. Im vorliegenden Fall wird die Parität, bevor sie in den Hauptspeicher 6 gelangt, von der Pufferspeichersteuerung 2 (F i g. 2a) geprüft.
Damit ist vom Vorsatz her ein einwandfreier Datentransfer zum Empfänger 51 gewährleistet.
Pufferspeichersteuerung 2 (F i g. 2a) Die Pufferspeichersteuerung 2 stellt die Verbindung vom Datensender 50 zum Pufferspeicher 1 her und steuert außerdem den Datentransfer zum Datenempfänger 51. Die Daten des Senders 50 gelangen mit beliebiger Rate in einen in der Pufferspeichersteuerung 2 vorgesehenen Zwischenspeicher 13, der mit dem Multiplexer 11 des Hauptspeichers 6 verbunden ist. Die Daten (jeweils 8 Bit-Zeichen) werden im Zwischenspeicher 13 mit Auftreten eines Übergabetaktes 50d des Datensenders 50 gespeichert. Dieser Takt 50d beeinflußt über eine Synchronisierstufe 20 eine Zyklusspeichersteuerung 21, die eine Datenübertragung in den Hauptspeicher 6 bewirkt.
An den Ausgang des Zwischenspeichers 13 ist eine Paritätskontrolle 14, eine Dekodierung »Rücksetzen BS« 16 und eine Dekodierung »Zeilensprung LF« 17 geschaltet. »Rücksetzen« bedeutet zeichenweises Rücksetzen und »Zeilensprung« bedeutet Blockabschluß nach Erkennung der Sollgrenze von 160 Zeichen. In diesem Falle wird die Dekodierung 17 aktiviert Mit der Paritätskontrolle 14 wird die Parität der Schreibdaten überprüft und eine fehlerhafte Parität in einen Fehlerspeicher 15 übernommen, wenn der Zyklus anläuft und steht damit zur Abfrage zur Verfügung. Das Paritätsfehlersignal 15d dient als Rückmeldung für den Datensender 50, der darauf mit einem Rücksetzzeichbn (BS-Kodierung der Leitung a) reagieren muß, wodurch der Paritätsfehler im Speicher 15 gelöscht wird und ferner ein Zyklus zum Rücksetzen dieses fehlerhaften Zeichens angereizt wird. Der Speicher 15 wird also immer dann gelöscht, wenn mindestens ein Rücksetzzeichen von der Dekodierung 16 erkannt worden ist als Antwort für das korrekte Verhalten beim Fehlerfall.
Die Einleitung des Datentransfers zum Datenempfänger 51 bei gesetztem Fehlerspeicher 15 ist nicht möglich.
Der Datensender 50 muß auf die Fehlermeldung nicht sofort nach ihrer Entstehung reagieren. So kann beispielsweise satzweise die Fehlermeldung abgefragt werden und bei Fehlererkennung dann satzwelse zurückgesetzt werden, indem soviel BS-Zeichen gesendet werden, wie der Satz Datenzeichen enthalten hatte.
Wenn das Zeilensprung-Zeichen gesendet worden ist, so wird es durch die Dekodierung 17 erkannt. Es wird jedoch nur dann verwertet, wenn die Sollgrenze von 160 Zeichen überschritten ist. Die Dekodierung 17 ist an eine Verknüpfung 40 geführt, die über eine weitere Verknüpfung 41 einen Umschaltspeicher 23 ansteuert Durch das Rücksetzsignal der Dekodierung 16 wird die Richtung des Datentransfers gesteuert. Ist kein Rücksetzsignal vorhanden, so werden alle Daten in Vorwärtsrichtung, also mit aufwärtssteigender Adressierung in den Pufferspeicher 1 übergeben. Ist ein Rücksetzzeichen vorhanden, wird der Rücksetzzyklus dazu verwendet, den Adressenzähler 5 (Vorwärts/Rückwärtszähler) des Pufferspeichers 1 über eine Speicheransteuerung 21 in Abwärts-Zählrichtung zu setzen.
Damit ist signalisiert, daß man das Zeichen ungültig machen möchte. Das Rücksetzzeichen führt also zum Ungültigmachen des vorangegangenen Zeichens, da dieses als fehlerhaft erkannt worden ist.
Es muß bekannt gegeben werden, ob der Pufferspeicher 1 lesen oder schreiben soll und auch die Richtung.
Es muß ferner der Speichertakt für die Endadresse bekannt gegeben werden. Die Rücksetzdekodierung 16 und der Umschaltspeicher 23 beeinflussen die Speicheransteuerung 21, welche Speicherzyklusansteuertakte für das Speichersteuerwerk 9 auf der Leitung 21b liefert.
Die Dekodierung 16 entscheidet über Transferrichtung für den Modus »Schreiben«, also Vorwärts- oder Rückwärts-Adressierung. Wann überhaupt ein Transfer eingeleitet werden soll, wird über die Synchronisierstufe 20 für die Erzeugung von Synchronisier- und Zyklustakten bewirkt, die ebenfalls die Speicheransteuerung 21 beeinflußt. Die Synchronisierstufe 20 wird über einen von dem Umschaltspeicher 23 beeinflußten Schalter 19 entweder von den Übergabetakten des Senders (Leitung 50a) oder von den Anforderungstakten (Leitung 51m)des Empfängers 51 angesteuert.
Beim Einschalten des aus Datensender 50, Vorsatz S und Datenempfänger 51 bestehenden Systems wird dieses in der Stellung »Daten empfangen« (= Modus »Schreiben«) stehen. Die zu übergebenden Daten des Senders 50 laufen vollkommen asynchron zum vom Taktwerk 4 und Speichersteuerwerk 9 festgelegten Taktablauf des Vorsatzes S ein und müssen mit dem Taktablauf des Vorsatzes synchronisiert werden. Dies wird durch die Synchronisierstufe 20 bewirkt, die vom Taktwerk 4 angesteuert wird, das seinerseits ein Taktraster erzeugt. Ein auf der Leitung 50 stehender Übergabetakt des Senders 50 wird durch die Synchronisierstufe 20 gespeichert und über eine ODER-Stufe 22 wird darauf eine Belegtmeldung dem Datensender 50 über Leitung 22d bekanntgegeben. Der Übergabetakt 50d gibt der Pufferspeichersteuerung 2 bekannt, daß Datenzeichen über die acht Datenleitungen a übertragen werden können und die Belegtmeldung 22d der Pufferspeichersteuerung besagt, daß der Datenkanal a, c zum Einschreiben verfügbar ist. Solange die Belegtmeldung ansteht, erzeugt die Synchronisierstufe 20 Takte, die die Speicheransteuerung 21 ansteuern, welche wieder den Adressenzähler 5 und das Speichersteuerwerk 9 des Pufferspeichers 1 über Leitung 21b ansteuert.
Die Speicheransteuerung 21 teilt also dem Pufferspeicher 1 über Leitung 21b mit, daß ein Einschreib- oder Auslesezyklus erfolgen soll. Die für den jeweiligen Zyklus erforderlichen Takte erzeugt das Speichersteuerwerk 9 des Pufferspeichers 1, das vom Grundtaktwerk 4 beeinflußt wird.
Die Belegtmeldung der ODER-Stufe 22 wird auch ausgegeben, wenn der Hauptspeicher 6 geleert wird (= Modus »Lesen«), d. h. wenn dieser auf den Datenempfänger 51 arbeitet. Die Belegtmeldung ist für den Sender 50 also ein Zeichen dafür, daß kein weiterer Datentransfer erfolgen darf. Die Belegtmeldung wird außer durch den Schreibzyklus auch noch durch den Umschaltspeicher 23 abgesichert, in dessen einem Schaltzustand ein Datentransfer vom Sender 50 zum Pufferspeicher 1 und in dessen anderem Schaltzustand ein Datentransfer vom Pufferspeicher 1 zum Datenempfänger 51 erfolgt Das Umschalten dieses Umschaltspeichers 23 erfolgt nach bestimmten Kriterien, die weiter unten beschrieben werden.
Die ODER-Stufe 22 ist also eine Verknüpfung der Belegtmeldung von der Synchronisierstufe 20 und der Belegtmeldung durch den Umschaltspeicher 23. Die Belegtmeldung durch die Synchronisierstufe 20 ist relativ kurz, durch den Umschaltspeicher 23 länger (Übertragung von Daten).
Der Speicheransteuerung 21 wird vom Umschaltspeicher 23 mitgeteilt, ob Daten vom Sender 50 übernommen oder an den Empfänger 51 gegeben werden sollen.
Der Umschaltspeicher 2,3 steht im Normalfall in der Stellung »Senden«, d. h. Übernehmen in den Speicher 1.
Die Synchronisierstufe 20 wird über den Schalter 19 vom Umschaltspeicher 23 umgeschaltet. In der Ausgangsstellung steht die Stufe 20 auf Empfang der Ubergabetakte vom Sender 50. Soll ein Datentransfer zum Datenempfänger 51 erfolgen, so steht die Stufe 20 auf Empfang der Anforderungstakte 51m des Empfängers 51.
Die Leitung 50t Modus 7/8-Kanal schaltet die Paritätskontrolle 14 und die Dekodierungen 16, 17 ab, wenn 8-Kanal-Modus vorliegt, bei welchem alle Datenleitungen gleich bewertet werden. Der Modus wird vom Datensender 50 vorgegeben. Die drei Einrichtungen wirken also nur im 7-Kanal-Modus und beeinflussen den Ablauf wie vorstehend beschrieben.
Der Modus wird dem Datenempfänger 51 über die Leitung Sotmitgeteilt.
Der Speicher 18 prüft die Sollgrenze, entsprechend 160 Zeichen des Pufferspeichers 1. Die Sollgrenze wird im Speicher 18 zwischengespeichert und wird bei Bedarf in Verbindung mit dem Blockabschlußzeichen LF der Dekodierung 17 zum Blockabschluß herangezogen. Die 160-Zeichen-Sollgrenze gelangt in den Speicher 18, von dem sie über die Verknüpfungen 40, 46, 41 dem Umschaltspeicher 23 zugeführt wird.
Der Umschaltspeicher 23 schaltet bei folgenden Kriterien um: a) Nach Erreichen der unteren Zeichengrenze (= 2 Zeichen) ist ein externer Blockabschluß möglich über Leitung sole. Dieser Befehl sagt dann aus, daß beim aktuellen Zählstand des Adressenzählers 5 beim Stand = 2 ein Abschluß möglich ist.
b) Nach Erreichen der Soll-Zeichengrenze (= 160 Zeichen) durch das nachfolgend erkannte LF-Zeichen, das ebenso wie das Signal des Speichers 18 auf die UND-Stufe 40 gelangt. Der Befehl ist über die Leitung 50fsperrbar, eine blockweise Trennung zusammengehöriger Sätze ist also vermeidbar.
c) Nach Erreichen der oberen Zeichengrenze (= 256 Zeichen) erfolgt zwangsweise ein Blockabschluß, da andernfalls der Pufferspeicher t überlastet wäre.
Die drei Umschaltkriterien werden über die ODER-Stufe 46 zusammengefaßt.
Diese drei Umschaltkriterien führen jedoch erst dann zum Erfolg, wenn außerdem nachstehende Bedingungen erfüllt sind: Eine Umschaltung ist erst möglich, nachdem ein Speicherzyklus abgelaufen ist; es darf kein Paritätsfeh-1er erkannt sein; es muß ferner eine Aufzeichnungs-Bereitschft vom Datenempfänger 51 vorhanden sein, die vom Empfänger 51 über die Leitung 51b ausgegeben wird; es muß ein Übernahmezyklus vorliegen und schließlich muß die untere Bereichsgrenze (Zeichenzahl größer als 2) erreicht sein. Alle diese Bedingungen sind der Verknüpfung 42 zugeführt, welche die UND-Stufe 41 freigibt, die den Umschaltspeicher 23 ansteuert.
Die Daten werden vom Sender 50 in den Hauptspeicher 6 übernommen und warten auf ihren Abruf. Dieser Abruf erfolgt, wenn der Umschaltspeicher 23 umgeschaltet und damit der Pufferspeicher 1 vom Datensender 50 getrennt (Schalter 19 nimmt durch Speicher 23 nichtgezeichnete Stellung ein und Datensender 50 erhält Belegtmeldung 224 und mit dem Datenempfänger 51 verbunden ist. Der Datenempfänger 51 kann nun in seinem eigenen Taktrhythmus Daten vom Pufferspeicher 1 abfragen, und zwar bis zum Erreichen der gültigen Pufferspeichergrenze für diesen Block. Hierfür ist die Datenübergabesteuerung 3 vorgesehen.
Datenübergabesteuerung 3 (F i g. 2b) Der zur Pufferspeichersteuerung 2 gehörende Umschaltspeicher 23 möge nach Erfüllung der Blockende-Bedingungen umgeschaltet haben (auf Datenausgabe).
Die Umschaltung bewirkt, daß der Datenempfänger 51 bedient werden kann. Vom Umschaltspeicher 23 wird über die Leitung 23g eine Impulsstufe 25 angesteuert.
Der von dieser Stufe 25 erzeugte Impuls dient als Auslösetakt für die Datenübergabe. Der Impuls gelangt über die Leitung 25f an den Datenempfänger 51, welcher dadurch angereizt wird (= Einleitung Blocktransfer). Der Datenempfänger 51 antwortet darauf mit der Rückmeldung an den Vorsatz »Befehlsausführung« über die Leitung 51! Der Auslösetakt der Impulsstufe 25 auf der Leitung 25f hat eine solche Dauer, daß das Rückmeldesignal über die Leitung 51f innerhalb der Dauer dieses Auslösetaktes erfolgt Beide Signale gelangen auf eine ODER-Stufe 26 und überlappen sich; sie werden einer weiteren Impulsstufe 27 zugeführt, die erst dann anspricht, wenn die über die Leitung 51f gemeldete Befehlsausführung des Datenempfängers 51 wieder aufgehoben wird. Die Impulsstufe 27 signalisiert das Ende der Übernahme eines Blockes durch den Datenempfänger 51. Ein Block ist also vom Datenempfänger 51 korrekt übernommen worden. Die Impulsstufe 27 setzt in diesem Falle einen nachgeschalteten Stoppspeicher 28, welcher die Übernahmezyklus-Aufbereitung stoppt, d. h., die Übergabe an den Datenempfänger 51. Der in Form einer Zählkette ausgebildete Stoppspeicher 28 spricht nur für eine bestimmte Zeit an.
Hat er angesprochen, so wird die Übernahme an den Datenempfänger auf Richtigkeit geprüft. Solange der Stoppspeicher 28 aktiviert ist, wird eine Überprüfung und eine Entscheidung über das weitere Vorgehen aufgrund der abgefragten Rückmeldungen vom Daten- empfänger vorgenommen. Der Stoppspeicher 28 reizt also einen Prüfungszyklus an, welcher die Abfrage der Fehlermeldung des Datenempfängers 51 beinhaltet.
Diese Fehlermeldung gelangt über die Leitung 51d in einen Fehlerspeicher 31. Die Fehlermeldung beinhaltet Zeitfehler, Paritätsfehler und Bandaufzeichnungsfehler vom Datenempfänger. Da diese Fehler teilweise flüchtig sein können, ist der Speicher 31 vorgesehen. Ein Zeitfehler liegt vor, wenn der Datenempfänger 51 in einer bestimmten Zeit keine Information über den Datenkanal erhält.
Bei Vorliegen des Stoppzyklusses und Vorliegen eines Fehlers wird dann vom Stoppspeicher 28 und Fehlerspeicher 31 eine UND-Stufe 32 angesteuert, die einen Speicher 34 beeinflußt, durch welchen die Transferrichtung für den Datenempfänger 51 festgelegt wird. Das entsprechende Signal wird über die Leitung 34k ausgegeben.
Beim Stoppzyklus ist der Bandlauf vom Datenempfänger 51 unterbrochen worden. Der Stoppzyklus wird durch den Stoppspeicher 28 bestimmt und der Speicher 34 schaltet bei Vorliegen eines Fehlers und gibt über die Leitung 34k bekannt, daß die folgende Operation in der anderen Richtung erfolgen soll.
Das Signal des Speichers 34 steuert ferner einen Wiederholungszähler 33 an, dessen Zählstand sich um 1 erhöht, wenn ein Fehler und die Rückwärtsfunktion erkannt worden ist. Damit ist angezeigt, daß eine Umschaltung in der Bandlaufrichtung des Datenempfängers 51 erfolgt ist. Die UND-Stufe 45 steuert die Impulsstufe 25 an; dadurch wird von dieser ein neuer Auslösetakt auf der Leitung 25f erzeugt, der an den Datenempfänger 51 gelangt, der zu einem Schritt in umgekehrter Richtung angereizt wird und darauf über die Leitung 51die Rückmeldung der Befehlsausführung an die Übergabesteuerung 3 gibt, worauf die Impulsstufe 27 bei Befehlsausführung wieder den Stoppspeicher 28 ansteuert, dessen Signal über die UND-Stufe 32 und den Speicher 34 an den Wiederholungszähler 33 gelangt. Der Fehlerspeicher 31 wird nach einem Rückwärtslauf des Datenempfängers 51 gelöscht. Dies erfolgt über den Speicher 34 während des Stoppzyklusses. Die UND-Stufe 45 gibt darauf an die Impulsstufe 25 wieder ein Signal, so daß auf der Leitung 25f ein Auslösetakt für den Datenempfänger 51 auftritt, wobei dieser wieder in Vorwärtsrichtung arbeitet. Dies ist vom Speicher 34 an den Datenempfänger 51 ausgegeben worden, die Umschaltung erfolgte im Stoppzyklus. Es werden wieder vom Pufferspeicher 1 entsprechende Daten an den Datenempfänger 51 übertragen, die geprüft werden und dies kann sich so lange wiederholen, bis der Wiederholungszähler 33 die Impulsstufe 25 nach einem erfolgten Rückwärtslauf des Datenempfängers 51 sperrt Es wird dann über eine ODER-Stufe 44 dem Datensender 50 bekanntgegeben, daß ein laufender Fehler im Datenempfänger 51 vorliegt und keine Daten vom Pufferspeicher 1 an den Datenempfänger 51 übergeben werden können. Uber die ODER-Stufe 44 wird außerdem eine Meldung gebildet, wenn keine Aufzeichnungsbereitschaft vom Datenempfänger 51 (Leitung 51 b) vorliegt.
Die Stufen 25 bis 27, der Stoppspeicher 28, der Fehlerspeicher 31, die UND-Stufe 32, der Wiederholungszähler 33, der Transfer richtungsspeicher 34 und die UND-Stufe 43 bilden also einen Schaltkreis, der zur Prüfung von etwaigen im Datenempfänger 51 auftretenden Fehlern vorgesehen ist; er bestimmt ferner das weitere Vorgehen im Falle des Vorliegens eines Fehlers vom Datenempfänger 51.
Sollen Daten auf den Empfänger 51 übertragen werden (Datenausgabe), so steuert der Umschaltspeicher 23 der Pufferspeichersteuerung 2 über Leitung 23g ferner eine UND-Stufe 30 an, welche ein Signal auf der Leitung 30fausgibt, das den Übergabebereich bestimmt.
Ferner muß ein für den Adressenabgleich vorgesehener und vom Adressenvergleicher 10 über Leitung 10i angesteuerter Abgleichspeicher 29 nicht angesprochen haben, wobei dessen Ausgangssignal ebenfalls die UND-Stufe 30 ansteuert. Schließlich muß eine Vorwärts-Bandlaufrichtung für den Datenempfänger 51 vorliegen, wobei dieses Signal des Transferrichtungsspeichers 34 ebenfalls die UND-Stufe 30 ansteuert.
Sind diese drei Kriterien erfüllt, so wird dem Datenempfänger 51 über die Leitung 30feder UND-Stufe 30 bekanntgegeben, daß Daten übertragen werden können.
Die Entleerung des Hauptspeichers 6 wird dem Datenempfänger 51 als Ende des Datenblockbereiches über die Leitung 30f gemeldet; die Befehlsausführung auf Leitung 51f wird dann vom Datenempfänger 51 zurückgenommen, so daß die Impulsstufe 27 über die ODER-Stufe 26 beeinflußt wird; der Impuls der Stufe 27 setzt den Stoppspeicher 28 für eine bestimmte Zeit.
Verschwindet das Datenblockzeichen der UND-Stufe 30, so wird dann beispielsweise vom Datenempfänger 51 das Prüfzeichen und die Postambet generiert und auf das Band aufgezeichnet (Kassettenaufzeichnung nach ECMA 34).
Unterbrochen wird durch den Adressenabgleichspeicher 29, dessen Ausgangssignal besagt, daß der Übergabebereich erfüllt ist und daß abgeschlossen werden soll.
An Steuerinformationen für den Datenempfänger 51 sind also lediglich erforderlich die Angabe der Bandlaufrichtung (Transferrichtung der Daten), ferner die Angabe des Blockbereiches, damit der Datenempfänger 51 die Blockabschlußmeldung generieren kann und schließlich der Auslösetakt für die Transferfunktion.
Aufgrund der Meldung »Bandlaufrichtung« 34k und »Datenblock vorhanden« 30fwird der Datenempfänger 51 mit dem Auftreten des Auslösetaktes 25f beginnen die vorgegebene Funktion einzuleiten. Erst mit dem Auftreten des Auslösetaktes 25f der Impulsstufe 25 treten auch die Steuerbefehle der UND-Stufe 30 und des Transferrichtungsspeichers 34 auf. Über die Leitung Sifwird die Befehlsausführung des Datenempfängers 51 quittiert. Nach Abschluß der Befehlsausführung erfolgt die vorstehend beschriebene Prüfung auf Fehlerfreiheit.
Diese Prüfung entscheidet über die Freigabe des weiteren Datentransfers vom Datensender 50 zum Pufferspeicher 1 oder über die Wiederholung des Datentransfers vom Pufferspeicher 1 zum Datenempfänger 51 bei Fehleranzeige nach einem Rücksetzvorgang.
Das Speichersteuerwerk 9 des Pufferspeichers 1 gibt ebenfalls ein Signal 9f an den Empfänger 51, das den Datenbegleittakt zu den Schreibdaten darstellt. Dieser Datenbegieittakt kann auf Einhaltung seiner Zeitgrenzen vom Empfänger 51 überwacht werden, und die Abfrage dieser Meldung (Zeitfehler) erfolgt ebenfalls durch die Übergabesteuerung 3 über die Leitung 51d, die sie als Fehlermeldung bewertet und wodurch der Fehlerspeicher 31 angesteuert wird.
Ist der Datentransfer vom Pufferspeicher 1 zum Datenempfänger 51 ohne Fehler abgeschlossen worden, so wird innerhalb des Stoppzyklusses (Speicher 28) über die UND-Stufe 43 der Umschaltspeicher 23 wieder auf den Datentransfer Datensender - Pufferspeicher umgeschaltet (Dateneingabe).
Der Datenempfänger 51 gibt neben der auf die Übergabesteuerung 3 wirkenden Befehlsausführung 51f auch noch bekannt, daß er bereit ist, ein neues Zeichen zu übernehmen. Dies erfolgt durch Abgabe eines Signals des Empfängers 51 an die Pufferspeichersteuerung 2 über die Leitung 51m, welche an den Schalter 19 führt.
Der Pufferspeichersteuerung 2 ist damit gemeldet, daß eine nächste Operation beginnen kann. Der Datenbegleittakt ist die Antwort des Vorsatzes auf die Zeichenanforderung des Datenempfängers 51.
Nachstehend wird der zeitliche Ablauf des Datentransfers vom Datensender 50 zum Pufferspeicher Sund von diesem zum Datenempfänger 51 in Verbindung mit den Fig. 2a, 2b und Fig. 3 näher erläutert.
Der Umschaltspeicher 23 möge zum Zeitpunkt to (Anfang des Datentransfers) auf »Übernahme« (Schaltzustand entsprechend 0) der Zeichen vom Datensender 50 stehen. Der Vorsatz 5 ist damit für Datenzeichenübernahme bereit, der Datenempfänger 51 vom Vorsatz 5 abgeschaltet (Befehlsausführung Sif entsprechend 0; Zeichenanforderung 51m entsprechend 0).
Der Datensender 50 übergibt mittels seines Übergabetaktes 50dazu den Zeiten ti bis t6 über die Leitungen a Zeichen an den Vorsatz S. Die Übergabe wird durch zu den gleichen Zeiten auftretende Belegtmeldungen 22d der Pufferspeichersteuerung 2 quittiert.
Nach Erreichen des externen Sollabschlusses (beispielsweise 160 Zeichen und LF-Signal des Dekodierers 17) schaltet der von diesen Zeichen beeinflußte Umschaltspeicher 23 zum Zeitpunkt t7 um (Schaltzustand entsprechend L); der vom Speicher 23 beeinflußte Schalter 19 der Pufferspeichersteuerung 2 ist von Leitung 50d auf Leitung Sim geschaltet und damit der Datensender 50 vom Vorsatz 5 getrennt. Über die Leitung 23g gibt der Umschaltspeicher 23 an die Impulsstufe 25 der Übergabesteuerung 3 ein Signal entsprechend L, die einen kurzzeitigen Impuls erzeugt, der über Leitung 25fauf den Empfänger 51 einwirkt, der damit zur Übernahme der im Hauptspeicher 6 stehenden Datenzeichen angereizt wird; der Empfänger 51 quittiert sein Starten mit der Rückmeldung (Befehlsausführung Sif entsprechend L), die so lange aufrecht erhalten bleibt, bis ein kompletter Block vom Datenempfänger 51 übernommen ist. Dem Empfänger 51 ist über die Übergabesteuerung 3 eine bestimmte Transferrichtung (Bandlaufrichtung 34 entsprechend 0) vorgegeben, und er gibt innerhalb des Zeitintervalls t7, t8 Zeichenanforderungen 51m aus, die über den Schalter 19 an die Synchronisierstufe 20 der Pufferspeichersteuerung 2 gelangen, die wiederum die Speicheransteuerung 21 beeinflußt, die ihrerseits über Leitung 21b Signale an das Speichersteuerwerk 9 und den Adressenzähler 5 des Pufferspeichers 1 gibt.
Über die UND-Stufe 30 der Datenübergabesteuerung 3 wird dem Empfänger 51 zum Zeitpunkt t7 über die Leitung 30f der Anfang der Blockgrenze bekanntgegeben und mit deren Ende zum Zeitpunkt t8, eingeleitet durch den Adressenabgleichspeicher 29, nimmt der Empfänger 51 zum Zeitpunkt tlo seinen Blockabschluß vor (Befehlsausführung 51f entsprechend 0) und es wird kurz nach tlO zum Zeitpunkt t, über die Impulsstufe 27 und den Stoppspeicher 28 der Datenübergabesteuerung 3 ein bis zum Zeitpunkt t13 dauernder Stoppzyklus eingeleitet, innerhalb dessen eine Überprüfung auf Fehlerfreiheit dar vom Datenempfänger 51 aus dem Pufferspeicher 1 übernommenen Datenzeichen erfolgt.
Eine Fehlermeldung 51d(Signal entsprechend L)des Empfängers 51 kann bereits kurz nach Abschluß des Datenblocks 30f(Signal entsprechend 0) zum Zeitpunkt t9 bereit stehen. Mit dem Vorliegen eines Fehlers wird der Fehlerspeicher 31 der Übergabesteuerung 3 gesetzt, der die UND-Stufe 32 ansteuert, die ihrerseits den die Bandlaufrichtung des Empfängers 51 beeinflussenden Transferrichtungsspeicher 34 ansteuert, der über Leitung 34k auf den Empfänger 51 einwirkt (Bandlaufrichtung 34 entsprechend L), so daß dessen bisherige Transferrichtung umgekehrt wird.
Am Ende des Stoppzyklusses zum Zeitpunkt t,3 wird ein neuer Auslösetakt 25f erzeugt, der vom Empfänger 51 durch die Befehlsausführung 51f entsprechend L quittiert wird und da die Transferrichtung umgekehrt ist (Bandlaufrichtung entsprechend L), wird der eingeschriebene Block zurückgesetzt. Nach erfolgter Zurücksetzung des Blockes gibt der Empfänger 51 zum Zeitpunkt t,4 die Befehlsausführung Slfentsprechend 0 aus, die über die ODER-Stufe 26 an die Impulsstufe 27 der Übergabesteuerung 3 gelangt, die den Stoppspeicher 28 ansteuert, der die UND-Stufe 32 für den Transferrichtungsspeicher 34 ansteuert. Der Stoppspeicher 28 wechselt durch seine Ansteuerung zum Zeitpunkt t,s seinen Schaltzustand (Stoppzyklus 28 entsprechend L) und es ist damit wieder ein neuer Stoppzyklus eingeleitet, in welchem zum Zeitpunkt t16 die Transferrichtung des Empfängers 51 wieder in ihre ursprüngliche Richtung geändert wird (Bandlaufrichtung 34 entsprechend 0). Kurz vor Ende des von t15 bis t,7 dauernden Stoppzyklusses tritt zum Zeitpunkt tal6' ein neuer Auslösetakt 25f auf, der über eine vom Stoppspeicher 28 und Transferrichtungsspeicher 34 angesteuerte UND-Stufe 45 gebildet ist, welche die Impulsstufe 25 ansteuert Es erfolgt eine Quittierung des Empfängers 51 (Befehlsausführung Slfentsprechend L; Datenblock 30f entsprechend L) und ein Transfer des zurückgesetzten Datenblockes in Vorwärtsrichtung.
Nach der Erkennung der Blockbereichsgrenze zum Zeitpunkt t18 (Datenblock 30f entsprechend 0) gibt der Empfänger 51 zum Zeitpunkt tls die Meldung Befehlsausführung Sif entsprechend 0 aus, an den sich zum Zeitpunkt tio wieder ein Stoppzyklus anschließt.
Da angenommen ist, daß nunmehr Fehlerfreiheit des Blocks vorliegt, ist auch keine Fehlermeldung 51d entsprechend L aufgetreten, und die noch im Fehlerspeicher 31 stehende Meldung wird gelöscht (Fehlerspeicher31 entsprechend 0).
Vom Fehlerspeicher 31 und Stoppspeicher 28 wird die UND-Stufe 43 mit einem negierten Eingang angesteuert, die bei Fehlerfreiheit und Stoppzyklus ein Signal über die Leitung 43gan den Umschaltspeicher 23 gibt, der damit zum Zeitpunkt t21 seinen Schaltzustand wechselt (Umschaltspeicher 23 entsprechend 0). Es kann nunmehr ein neuer Datenblocktransfer vom Datensender 50 zum Pufferspeicher 1 eingeleitet werden.
Vom Datenempfänger 51 werden also stets dann Daten über die Leitung 51 m angefordert, wenn über die Leitung 34k dem Empfänger 51 ein Vorwärtstransfer der Daten angezeigt ist (Bandlaufrichtung 34 entsprechend 0). Der Vorsatz Sreagiert darauf durch Übergabe der angeforderten Daten mit den Datenbegleittakten 9t aus dem Speichersteuerwerk 9 nach Zusammenstellung der Information im Schieberegister 12 des Pufferspeichers 1.
Der Datenblock 30f kann beispielsweise max. 256 Zeichen umfassen. Da die Zeichenanforderung 51m des Empfängers 51 auf den Adressenzähler 5 einschließlich nachgeschaltetem Adressenabgleicher 10 wirkt, gibt dieser nach 256 Zeichenanforderungen Sim ein Signal über die Leitung 10i aus, welches anzeigt, daß das letzte Zeichen eines aus 256 Zeichen bestehenden Blocks aufgetreten ist Das Signal gelangt auf den Adressenabgleichspeicher 29, der die UND-Stufe 30 ansteuert, deren Ausgangssignal über Leitung 30!dem, Empfänger 51 mitteilt, daß die Datenblockgrenze erreicht ist Der Empfänger 51 führt danach die vorstehend beschriebene Abschlußbehandlung durch.

Claims

Patentansprüche: 1. Pufferspeichervorsatz für die Verbindung eines Datensenders mit einem Datenempfänger, wobei der Vorsatz aus einer mit dem Datensender verbundenen Pufferspeichersteuerung, einem mit dieser und dem Datenempfänger verbundenen Pufferspeicher und einer mit Datensender, Datenempfänger, Pufferspeicher und Pufferspeichersteuerung verbundenen Datenübergabesteuerung besteht, dadurch gekennzeichnet, daß der Pufferspeicher (1) einen Hauptspeicher (6) mit diesem zugeordneter Endadressenverwaltung (5, 8) und einer Datenblockbereichsmeldung (7, 10) umfaßt, daß die Pufferspeichersteuerung (2) ein Schaltkreis mit zwei Schaltzuständen ist, in dessen einem Schaltzustand der Datensender (50) an den Pufferspeicher (1) und in dessen anderem Schaltzustand der Pufferspeicher (1) an den Datenempfänger (51) geschaltet ist, daß die Pufferspeichersteuerung (2) beim dem einen Schaltzustand zugeordneten Datentransfer Datensender (50) - Pufferspeicher (1) die Obergabetakte (504 des Datensenders (50) mit den internen Takten des Vorsatzes synchi onisiert, an die Endadressenverwaltung (5, 8) des Pufferspeichers (1) ein Einschreibzyklus (21b)gemel det wird, vom Pufferspeicher (1) eine Meldung einer bestimmten Anzahl von aufgenommenen Zeichen (2, 160,256) erhält und bei einer bestimmten Zeichenanzahl in den anderen. dem Datentransfer Pufferspeicher (1) - Datenempfänger (51) zugeordneten Schaltzustand versetzt wird, dann einen Auslesezyklus (21b) an die Endadressenverwaltung (5, 8) des Pufferspeichers (1) und eine Datenausgabe (23g) an die Datenübergabesteuerung (3) meldet, die einen Blocktransfer vom Pufferspeicher (1) zum Datenempfänger (51) einleitet (25f) und auf Befehl der Datenblockbereichsmeldung (7, 10) des Pufferspeichers (1) eine Blockabschlußmeldung (30dz an den Datenempfänger (51) gibt und bei Vorhandensein eines Fehlers (51 d) einen Datenempfänger-Rücksetzvorgang (31,34k)einleitet.
2. Vorsatz nach Anspruch 1, dadurch gekennzeichnet, daß die Endadressenmeldung des Pufferspeichers (1) von einem als Vorwärts-Rückwärtszähler ausgebildeten Adressenzähler (5) abgefragt wird, dessen Ergebnis ein Adressenspeicher (7) aufnimmt, dem ein Adressenvergleicher (10) nachgeschaltet ist, der bei Erreichen der Endadresse den Vergleich (10i) an die Datenübergabesteuerung (3) ausgibt und dessen Zählstände 2, 160, 256 an die Pufferspeichersteuerung(2,5b)gegeben werden.
3. Vorsatz nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Pufferspeichersteuerung (2) einen Umschaltspeicher (23) aufweist, der in seinem einen Schaltzustand den Datentransfer Datensender (50) - Pufferspeicher (1) und in seinem anderen Schaltzustand den Datentransfer Pufferspeicher (1) ~Datenempfänger (51) einleitet, daß diese Meldungen einer Speicheransteuerung (21) zugeführt sind, die dem Pufferspeicher (1) einen Einschreib- oder Auslesezyklus (21b) meldet und daß eine Synchronisierstufe (20) vorgesehen ist, die bei einem durch den Umschaltspeicher (23) vorgegebenen Transfer Datensender (50)~Pufferspeicher (1) die Übergabetakte (50d)des Datensenders (50) mit den Takten des Vorsatzes synchronisiert und eine Belegtmeldung (22d) erzeugt und bei einem durch den Umschaltspeicher (23) vorgegebenen Transfer Pufferspeicher (1) - Datenempfänger (51) Zeichenanforderungstakte (51 m)des Datenempfängers (51) aufnimmt.
4. Vorsatz nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß der Umschaltspeicher (23) seinen Schaltzustand ändert nach Erkennung einer unteren Zeichengrenze (2 Zeichen) und Erkennung einer Blockgrenze und keinem Paritätsfehler (15), einem Auslesezyklus, einer Aufzeichnungsbereitschaft (51bund keiner Datenausgabe (23g,41,42).
5. Vorsatz nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß in der Pufferspeichersteuerung (2) die Soll-Zeichengrenze (160 Zeichen) in einen Speicher (18) eingeschrieben ist und mit einem dekodierten Blockabschlußsignal (17, LF) den Umschaltspeicher (23) beeinflußt.
6. Vorsatz nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Datenübergabesteuerung (3) eine erste, vom Umschaltspeicher (23) der Pufferspeichersteuerung (2) beeinflußte Impuisstufe (25) hat, die an den Datenempfänger (51) einen Auslösetakt (2so) gibt, der von dem Datenempfänger (51) quittiert (5117 wird, daß ein ebenfalls vom Umschaltspeicher (23) beeinflußtes Verknüpfungsglied (30) vorgesehen ist, welches von der Adressenabgleichmeldung (101) angesteuert und die Entleerung des Hauptspeichers (6) des Pufferspeichers (1) als Ende des Datenblockbereiches (30f) dem Datenempfänger (51) mitteilt und dadurch eine zweite Impulsstufe (27) angeregt wird, die einen Stoppspeicher (28) für den Aufzeichnungsträger des Datenempfängers (51) ansteuert, in dessen Setzzustand eine Fehlerprüfung (31, 43, 45) erfolgt und die Fehlerfreiheit (43) dem Umschaltspeicher (23) der Pufferspeichersteuerung (2) gemeldet, der auf einen Transfer Datensender - Pufferspeicher umschaltet.
7. Vorsatz nach Anspruch 6, dadurch gekennzeichnet, daß eine Fehlermeldung (51d) des Datenempfängers (51) in einen Fehlerspeicher (31) geschrieben und einen Transferrichtungsspeicher (34) derart beeinflußt, daß die Bandlaufrichtung (34k) des Datenempfängers (51) umgekehrt wird und daraus (45) ein neuer Auslösetakt (2so) abgeleitet und ein Rücksetzvorgang um den fehlerhaften Block eingeleitet wird, bei dessen Beendigung (51f) der Impuls der zweiten Impulsstufe (27) den Stoppspeichef (28,) ansteuert, der Transferspeicher (34) die ursprüngliche Transferrichtung einnimmt, dadurch (45) die erste Impuisstufe (25) einen Auslösetakt (2so) an den nunmehr in Vorwärtsrichtung arbeitenden Datenempfänger (51) gibt.
8. Vorsatz nach Anspruch 6 und 7, dadurch gekennzeichnet, daß die Fehlermeldung (51 d) einen Zähler (33) beeinflußt, der nach einer bestimmten Zahl von Wiederholzyklen bei immer noch vorhandenem Fehler an den Datensender (50) eine Fehlermeldung (33d) gibt 9. Vorsatz nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Pufferspeichersteuerung (2) einen Zwischenspeicher (13) für die Zeichen des Datensenders (50) aufweist, an dessen Ausgang ein Dekodierer (16) für das Rücksetzen, ein Dekodierer (17) für den Blockabschluß und eine Paritätskontrolle (14) geschaltet sind, und der Dekodierer (16) für das Rücksetzen die Speicheransteuerung (21) beeinflußt, der Dekodierer (17) für den Blockabschluß den Umschaltspeicher f,23), und der Paritätskontrolle (14) ein Fehlerspeicher (t5) - nachgeschaltet ist, der ebenfalls den Umschaltspeicher (23) beeinflußt.

Die Erfindung bezieht sich auf einen Pufferspeicher-Vorsatz für die Verbindung eines Datensenders mit einem Datenempfänger, wobei der Vorsatz aus einer mit dem Datensender verbundenen Pufferspeichersteuerung, einem mit dieser und dem Datenempfänger verbundenen Pufferspeicher und einer mit Datensender, Datenempfänger, Pufferspeicher und Pufferspeichersteuerung verbundenen Datenübergabesteuerung besteht.

Es ist bereits ein Pufferspeichervorsatz für die Verbindung eines Datensenders mit einem Datenempfänger bekannt, bei dem der Vorsatz aus einer mit dem Datensender verbundenen Pufferspeichersteuerung, einem mit dieser und dem Datenempfänger verbundenen Pufferspeicher und einer mit dem Datensender, Datenempfänger, Pufferspeicher und Pufferspeichersteuerung verbundenen Datenübergabesteuerung besteht (DT-OS 21 33 661). Es ist auch ein Fernschreib-Magnetkernspeicher bekannt, dem Serie-Parallel-Umsetzer und Eingaberegister vorgeschaltet und Ausgaberegister und Parallel-Serie-Umsetzer nachgeschaltet sind; Eingabe und Ausgabe erfolgen auf Anforderungen, die von Anforderungsregistern aufgenommen werden, wobei ein Kanalmarkierer zyklisch die Anforderungsregister abfragt (Siemens-Druckschrift 2-2250-083 6661.5).

Auf dem Gebiet der Datenverarbeitung ist es in vielen Fällen erwünscht, technisch einfache und damit unintelligente Datensender verwenden zu können, die asynchron arbeiten, zeichenweise stoppbar sind, lediglich Daten mit festgelegter Geschwindigkeit ausgeben und keine Fehlerprüfmöglichkeit haben. Auch an den mit einem derartigen Datensender zusammenarbeitenden Datenempfänger sollen nur geringe Anforderungen gestellt werden, beispielsweise, daß dieser ein Signal für die Aufnahmebereitschaft von Daten, ein Datenanforderungssignal und ein Fehlermeldesignal ausgeben kann.

Der Erfindung liegt die Aufgabe zugrunde, einen Pufferspeicher-Vorsatz als Verbindungsglied zwischen einem beliebigen, zeichenweise stoppbaren Datensender und einem Datenempfänger zu schaffen, der folgende Forderungen erfüllt: Anpassung der unterschiedlichen Übertragungsgeschwindigkeiten von Datensender und Datenempfänger, Steuerung des Aufbaus einer Blockstruktur, Korrektur von Ubertragungsfehlern zwischen Datensender und Vorsatz oder zwischen Vorsatz und Datenempfänger, innerhalb bestimmter Grenzen die Möglichkeit der Zusammenstellung beliebiger Blocklängen, Vermeidung der Aufteilung eines Satzes (= zusammengehörende Informationselemente) auf zwei Blöcke, bei Auftreten eines Übertragungsfehlers selbsttätiger mehrmaliger Versuch, diesen zu beseitigen und beim Mißlingen Meldung an den Datensender.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Pufferspeicher einen Hauptspeicher mit diesem zugeordneter Endadressenverwaltung und einer Datenblockbereichsmeldung umfaßt, die Pufferspeichersteuerung ein Schaltkreis mit zwei Schaltzuständen ist, in deren einem Schaltzustand der Datensender an den Pufferspeicher und in deren anderem Schaltzustand der Pufferspeicher an den Datenempfänger geschaltet ist, daß die Pufferspeichersteuerung beim dem einen Schaltzustand zugeordneten Datentransfer Datensender - Pufferspeicher die Übergabetakte des Datensenders mit den internen Takten des Vorsatzes synchronisiert, an die Endadressenverwaltung des Pufferspeichers ein Einschreibzyklus gemeldet wird, vom Pufferspeicher eine Meldung einer bestimmten Anzahl von aufgenommenen Zeichen erhält und bei einer bestimmten Zeichenanzahl (z. B. 160 Zeichen) in den anderen, dem Datentransfer Pufferspeicher - Datenempfänger zugeordneten Schaltzustand schaltet, dann einen Auslesezyklus an die Endadressenverwaltung des Pufferspeichers und eine Datenausgabe an die Datenübergabesteuerung meldet, die einen Blocktransfer vom Pufferspeicher zum Datenempfänger einleitet und auf Befehl der Datenblockbereichsmeldung des Pufferspeichers eine Blockabschlußmeldung an den Datenempfänger gibt und bei Vorhandensein eines Fehlers einen Datenempfänger-Rücksetzvorgang einleitet.

Zweckmäßige Weiterbildungen des Erfindungsgegenstandes sind den Unteransprüchen zu entnehmen.

Die Erfindung wird nachstehend anhand eines in der Zeichnung schematisch dargestellten Ausführungsbeispieles näher erläutert. Es zeigt F i g. 1 die prinzipielle Ausbildung des Pufferspeicher-Vorsatzes, F i g. 2 eine genauere Ausbildung des Pufferspeichers, der Pufferspeichersteuerung und der Datenübergabesteuerung, F i g. 3 ein Signaldiagramm mit dem Verlauf der Signale bei Datensender, Datenempfänger und an bestimmten Punkten des Vorsatzes.

Der Pufferspeicher-Vorsatz S nach F i g. 1 besteht aus einem Pufferspeicher 1, einer Pufferspeichersteuerung 2, einer Datenübergabesteuerung 3 und einem Taktwerk 4. Der Vorsatz S ist über Leitungen a, d mit einem Datensender 50 und über Leitungen a' f mit einem Datenempfänger 51 verbunden. Aus Gründen der Übersichtlichkeit ist nur jeweils eine Leitung angedeutet. In Wirklichkeit sind jeweils mehrere Leitungen vorgesehen, wie weiter unten näher erläutert ist. Der Datenempfänger ist beispielsweise ein Kassetten-Datensch reibgerät.

Der Pufferspeicher 1 ist beispielsweise für 256 Zeichen ausgelegt, und zwar jeweils 8 Bit parallel.

Die Pufferspeichersteuerung 2 bewirkt den Datentransfer vom Datensender 50 zum Pufferspeicher 1.

Dieser Datentransfer erfolgt über Leitungen a, c, a' Ferner bewirkt die Pufferspeichersteuerung 2 die Verwaltung der Blockgrenzen, die Ansteuerung des Pufferspeichers 1, die Abfrage des erreichten Endstandes; sie überprüft auch die einwandfreie Datenübernahme auf Parität, auf Sonderzeichenerkennung und gibt eine Meldung aus, wenn Fehler bei der Übertragung erkannt worden sind.