DE2546204A1

DE2546204A1 - Verfahren zur uebertragung von pcm- woertern

Info

Publication number: DE2546204A1
Application number: DE19752546204
Authority: DE
Inventors: Johan Olof Dr Ing Aanaes; Anders Emil Staff Braugenhardt; Nils Anders Dr Ing Hedin; Gustaf Hjalmar Verner Odhelius
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1974-10-17
Filing date: 1975-10-15
Publication date: 1976-04-22
Also published as: FR2331228B1; SE379473B; FR2331228A1; NL7512153A; AU8581475A; NL184659C; AU498736B2; ES441845A1; NL184659B; JPS5165508A; IT1043448B; GB1514189A; DE2546204B2; JPS5818839B2; BE834606A; CA1068804A; DE2546204C3

Description

Telefonaktiebolaget L M Ericsson, Stockholm / Schweden

Verfahren zur Übertragung von PCM-Wörtern

Die Erfindung betrifft ein Verfahren zur Übertragung von PCM-Wörtern mit Hilfe von Speicheranordnungen, die jede mit einem
PCM-Link zusammenwirken und in einer PCM-Umspeicherung enthalten sind, die die PCM-Wörter von einkommenden Kanälen in Eingangslinks zu Ausgangskanälen in Ausgangslinks über eine Sammelleitung, die als gemeinsame Zeitmultiplexverbindung vorgesehen ist, umschalten, wobei die PCM-Wörter auf den Links in Linkzeitschlitzen und auf der Sammelleitung in Sammelleitungszeitschlitzen übertragen werden und die Speicheranordnungen auf der einen Seite die PCM-Wörter vor und nach dem Umschalten und auf der anderen Seite die ümschaltinformation bezüglich der Kanäle, die mit den Eingangs- und Ausgangslinks jeweils zusammenwirken, speichern. Die Erfindung bezieht sich ferner auf eine Vermittlungs- oder
Umspeicherungseinheit zur Ausführung des Verfahrens.

Ein Zeitmultiplex-PCM-System wird erhalten, wenn auf einem von η Links g analoge Informationssignale übertragen werden, wobei jedes Informationssignal einem Link-Zeitschlitz mit der Länge
T1 innerhalb einer Austastrahmenperiode F zugeordnet ist. In standardisierten Systemen gilt F = 125yus und q = 32 Informationskanälen, d.h. T1ä4/us. Während jedes Zeitschlitzes wird die
Amplitude des entsprechenden Analogsignals in kodierter Form

60981 7/0424

durch ein PCM-Wort angezeigt, beispielsweise durch 8 Impulse in Reihe, die jeder mit Hilfe einer negativen oder positiven Polarität einen Binärzustand anzeigen. Auf diese Weise ergibt sich, daß die Impulse in Reihe mit 0,5 ^us-Intervallen, d.h. mit einer Impulsfrequenz von 2 MHz übertragen werden. In einem Synchronsystem existiert vollständige Koexistenz für die Austastrahmen und Zeitschlitze und jeweiligen Impulse von allen Links.

Eine Digitalzeitmultiplexumspeicherung oder -vermittlung hat die Aufgabe, ein in einen Kanal za einkommendes Signal während des Link-Zeitschlitzes t1a auf ein Link La zu schalten, so daß das Signal auf ein Link Lb in einem Kanal zb während des Link-Zeitschlitzes t1b ausläuft. Typisch ist daher, daß die Raumschaltung (Änderung von Link La zu Link Lb) eine Zeitschaltung (von Zeitschlitz t1a zu Zeitschlitz t1b) wird.

Es ist beispielsweise aus der schwedischen Patentschrift 351.541 bekannt, wie die Zeitschaltung mit Hilfe von Speicheranordnungen ausgeführt werden kann. In dieser Verbindung werden Wortspeicher dazu verwendet, die PCM-Wörter während der Zeit zwischen den Zeitschlitzen t1a und t1b zu speichern. Jeder der einem Link zugeordneten Wortspeicher muß hinreichend groß sein, um alle PCM-Wörter in einem Austastrahmen speichern zu können, und umfaßt folglich für standardisierte Systeme 32 Gruppen von 8 Speicherelementen. Da in ein und demselben Speicher die Einschreiboperationen niemals (einschließlich des Schaltfalles t1a = t1b) mit den Leseoperationen kollidieren dürfen, sind entsprechend des obigen standardisierten Systems Zugriffszeiten von 0,25 yus erforderlich entsprechend einer Impulsgrundfrequenz fa = 4 MHz, wobei die Operationen beispielsweise so gesteuert werden, daß das Schreiben und Lesen während der ersten und zweiten Hälften der jeweiligen Zeitschlitze erfolgt. Die Adressierungs-Operationen der Wortspeicher zum Lesen und Schreiben werden durch eine zyklische Abtastanordnung und durch einen Decoder, der mit

609817/042A

Kanalindices za, zb gespeichert wird, die von einem Indexspeicher zyklisch ausgelesen werden, in der im folgenden noch zu beschreibenden Weise gesteuert.

Während die Zeitschaltung in dieser Weise vollständig ohne teure Tormultiplexschaltanordnungen durchgeführt werden kann, umfaßt eine Raumstufe einer PCM-Umspeicherung bzw. PCM-Vermittlung Tormatritzen, die mit Hilfe von Steuersignalen von einer Steuereinheit aktiviert werden, wobei die Synchronisation der Umspeicherung oft große Probleme aufwirft. In der schwedischen Patentschrift 351.541 ist eine Umspeicherung beschrieben, die eine zwischen zwei Zeitstufen angeordnete Raumstufe (Zeit-Raum-Zeitprinzip) umfaßt. Bei den zwei in den beiden Zeitstufen ausgeführten Zeitumschaltungen kann die Raumumschaltung vollständig unabhängig von den Eingangs- und Ausgangszeitschlitzen t1a und t1b gemacht werden. Auch das wird im weiteren noch beschrieben.

In "Colloque International de Commutation Electronique, Paris 1966" ist in dem Artikel "Switching, synchronizing and signalling in PCM exchanges" von W. Neu und A. Kündig beschrieben, wie die Raumschaltung vermieden wird, wenn die Zeitschaltung so mit einer Multiplexformationsanderung kombiniert ist, daß alle r = η . g Kanäle des Systems mit genau einer gemeinsamen Zeitmultiplexverbindung, im weiteren als Sammelleitung bezeichnet, verbunden sind, so daß dort jede Information einem Sammelleitungszeitschlitz mit der Länge T2 = t1/n zugeordnet ist. Selbst wenn man annimmt, daß die Signale mit Hilfe paralleler Impulse auf die Sammelleitung übertragen werden, die dann gemäß einem Standardbeispiel aus 8 Parallelleitungen besteht, erhält man nach dem obigen eine Impulsgrundfrequenz fb = 1000 χ 4/8 = 500 MHz für beispielsweise η = 1000 Links. Da keiner der heute bekannten Speicher mit 2 ns-Zugriffszeiten arbeitet, sind solche Systeme mit alleiniger Zeitschaltung bisher durch verhältnismäßig kleine PCM-Umspeicherungen begrenzt worden.

6 0 9 8 1 7/0424

Es ist Ziel der Erfindung, ein Verfahren der eingangs beschriebenen Art zu schaffen, bei dem die Vorteile eines Systems ohne Raumschaltung erreicht werden, bei dem aber die Anforderung an die Zugriffszeiten in Wort- und Indexspeichern vermindert wird. Es soll erreicht werden, daß die Zugriffszeiten unabhängig von der Linkzahl des PCM-Übertragungssystems werden.

Diese Aufgabe wird durch ein Verfahren gelöst, wie es in Anspruch 1 beschrieben ist.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 Verschiedene Zeit-Zeitschaltprinzipien unter Verwen^un dung einer Sammelleitung und

Fig. 3 in einem Zeitdiagramm die Verhältnisse zwischen Impulsfolgen, die durch einen gemäß Fig. 2 angeordneten Taktgenerator erzeugt werden.

Zum besseren Verständnis der Erfindung wird das Schaltprinzip anhand von Figur 1 gezeigt. Gemäß Figur 1 wird eine Sammelleitung IHW verwendet, die den Leseausgang eines VerbindungswortSpeichers Wa mit dem Schreibeingang eines Ausgangswortspeichers Wb verbindet. Durch Pufferspeicherung der PCM-Wörter in den Speichern Wa und Wb mit Hilfe eines Verbindungsindexspeichers Ia und eines Ausgangsindexspeichers Ib wird für jedes übertragene PCM-Wort eine Eingangs- und eine Ausgangszeitschaltung erreicht. Wie in einem Zeit-Raum-Zeitsystem kann dank der beiden Zeitschaltungen ein mit Hilfe einer Zeitindexziffer χ wahlweise festgelegter Sammelleitungszeitschlitz für die übertragung auf der Sammelleitung IHW gewählt werden, wie es im weiteren in Einzelheiten in Verbindung mit der Beschreibung der Figuren 1 und 2 und der verwendeten Symbole erklärt wird.

609817/0424

Die Schreibeingänge in dem Verbindungswortspeicher Wa werden mit den Links La1 bis Lan verbunden. Auf jedem Link werden die PCM-Wörter 1 bis 32 innerhalb einer Austast- oder Rahmenperiode übertragen, wobei die Wörter jeweils in eine zugeteilte Speicherelementengruppe eingeschrieben sind. In Figur 1 zeigen die Symbole 1.01 ... 1.32 puffergespeicherte PCM-Wörter, die über das Link La1 übertragen worden sind. Das Zuteilen der entsprechenden Speicherelementengruppe wird durch langsam arbeitende Niedergeschwindigkeits-Abtastanordnungen LRS ausgeführt, wobei die Abtastsymbole anzeigen, daß die zyklische Abtastung durch Austastzeitimpulse fF gestartet und durch Zeitimpulse f1 in Synchronisation mit den Link-Zeitschlitzen schrittweise weitergeführt wird. In Figur 1 wurde nicht beachtet, ob das Schaltsystem Serien- oder Parallelübertragung von PCM-Wörtern verwendet. Eine serielle Adressierung der Elemente der Speicherelementengruppen erfordert beispielsweise eine weitere Abtasteinrichtung, die durch Zeitimpulse in Synchronisation mit den Link-Zeitschlitzen gestartet und durch serielle Impulse weitergeschaltet wird, während bei einer Parallelübertragung die Elemente einer Gruppe simultan für beispielsweise das Einschreiben der übertragenen PCM-Wörter auf parallele Leitungen adressiert werden.

Gemäß Figur 1 werden die Indexspeicher Ia und Ib jeder mit Hilfe einer schnell arbeitenden Hochgeschwindigkeits-Abtastanordnung HRS ausgelesen, und es wird angenommen, daß jeder Indexspeicher 32 χ η -Speicherelementengruppen aufweist. Die zyklische Schnellabtastung wird durch Äustastrahmentaktxmpulse fF gestartet und durch Taktimpulse f2 synchron zu den Sammelleitungszeitschlitzen weitergeschaltet, so daß jede Elementengruppe des Indexspeichers, die Kanalindices za, zb speichern, während des Sammelleitungszeitschlitzes mit der Länge T2 gelesen wird. Die Leseausgänge der Indexspeicher werden mit den Verbindungs- und Ausgangsindexdecodern IDECa und IDECb verbunden, die die Kanalindices dekodieren und eine Elementengruppe aktivieren, welche durch einen entspre-

609817/0424

chenden Kanalindex in dem Verbindungswortspeieher Wa zum Lesen und in dem Ausgangswortspeicher Wb zum Schreiben indiziert ist. Vorzugsweise wird die Parallelübertragung für die Kanalindices mit verschiedenen Binärzeichen, wie es in Figur 1 gezeigt ist, verwendet. Solche Anordnungen wie beispielsweise Verzögerungsleitungen zum Kompensieren möglicher Zeitverschiebungen sind nicht gezeigt, da angenommen wird, daß die Übertragung und Dekodierung der Indices die erforderliche Austastsynchronisation in den Schreibe- und Leseadressen der Wortspeicher nicht beeinflußt. In dem Sammelleitungszeitschlitz mit der Zeitindexnummer χ entsprechend Figur 1 wird der Kanalindex 160 zu dem Verbindungsindexdecoder IDECa übertragen, und der Kanalindex 1 wird zu dem Ausgangsindexdecoder IDECb übertragen. Der Index 160 aktiviert in dem Verbindungswortspeicher Wa zum Lesen der Elementengruppe, die das PCM-Wort 5.32 enthält, welches nachfolgend in dem Sammelleitungszeitschlitz mit der Zeitindexnummer χ in Reihe oder parallel auf der Sammelleitung IHW übertragen wird. Der Index 1 aktiviert in dem Ausgangswortspeicher Wb zum Schreiben der Elementengruppe, dessen PCM-Wort, in diesem Fall 5.32, auf das Lesen des Wortspeichers Wb hin in dem ersten Link-Zeitschlitz auf dem ausgehenden Link Lb1 übertragen wird.

Auf diese Weise wird mit Hilfe von zwei Kanalindices bzw. Registern ein Informationssignal, welches in einem beliebigen Link-Zeitschlitz auf einem beliebigen Eingangslink empfangen wird, zu einem beliebigen Link-Zeitschlitz auf einem beliebigen Ausgangslink umgeschaltet, wobei es offensichtlich keine Rolle spielt, welcher Zeitindex χ für die Übertragung auf der Sammelleitung gewählt wird. Eine Schaltung ohne Verstopfung erfordert,.wie oben angenommen wurde, daß für jedes Informationssignal wenigstens ein Sammelleitungszeitschlitz vorhanden ist. Ein Störunge- bzw. fehlerloses Schalten erfordert, wie es in der Einleitung erwähnt aber in Figur 1 zur Klarheit nicht gezeigt ist, daß die Schreibund Leseoperationen in ein und derselben Speicherelementengruppe

609817/0424

niemals kollidieren. Eine Sicherheit gegen eine solche Kollision wird beispielsweise dadurch vergrößert, daß ein Rechner jeden Zeitindex χ wählt/ so daß der fragliche Sammelleitungszeitschlitz nicht in die Link-Zeitschlitze t1a und t1b für die Einlese- und Auslesekanäle fällt, die zu schalten sind. Bei einer solchen Ausnahmeregelung ist die oben genannte Aufteilung der Sammelleitungszeitschlitze in Schreibe- und Lesehälften nicht erforderlich. Die Regel bewirkt aber ein Schaltungsbesetztsein, wenn auf der Sammelleitung eine Multiplexformation mit nur r = η . g -Kanälen vorgesehen ist. Mehr geht in die sonst bekannten verstopfungsvermindernden Maßnahmen nicht ein. Zusammenfassend kann gesagt werden, daß festgestellt wird, daß die Nachfrage nach Zugriffszeiten in den Speicheranordnungen nicht wesentlich vermindert werden können infolge der wiederholten Zeitschaltung gemäß Figur 1 und daß die bis jetzt beschriebenen Schaltprinzipien ohne Raumstufen nur für relativ kleine Umspeicherungen geeignet sind.

Figur 2 zeigt ein Schaltsystem gemäß der Erfindung für größere ümspeicherungen, bei dem alle Speichereinrichtungen in einem Niedriggeschwindigkextsteil LRP enthalten sind. Nur die Speicheranordnungen sind gezeigt, die mit einem der Eingangsverbindungslinks La und mit einem der Ausgangslinks Lb verbunden sind, um die jeweiligen PCM-Wörter ai und von einem Hochgeschwindigkeitsteil HRP zu übertragen, der neben der Sammelleitung IHW Eingangsund Ausgangsschleusenanordnungen Sa und Sb umfaßt.

Zwei dezentralisierte Zeitschaltungen werden ausgeführt, jede bezüglich ihres Links, und es kann schon vorher gesagt werden, daß wenigstens eine Ausnahmeregel für die Auswahl von einem Sammelleitungszeitschlitz gültig ist, so daß das Risiko der Verstopfung bzw. des Besetztseins besteht. Das Verstopfungsrisiko kann wie immer beseitigt werden durch Verwenden einer Multiplexformation mit s > η . q -Kanälen auf der Sammelleitung, wodurch sicherlich eine größere Nachfrage auf dem Hochgeschwindigkeitsteil

609817/0424

gegeben wird, wodurch aber die Zugriffszeitnachfrage auf dem Niedergeschwindigkeitsteil nicht beeinflußt wird, was aus der folgenden Beschreibung offensichtlich wird. Daher begrenzen nur die Zugriffszeiten des Hochgeschwindigkeitsteils die Schaltkapa-.zität des Umspeicherns, und es wird vorausgesetzt, daß die schnelle Multiplexformation gewählt wird, so daß der Hochgeschwindigkeitsteil zuverlässig arbeitet.

Daß die Zugriffszeiten des Niedergeschwindigkeitsteils nicht beeinflußt werden durch die Größe der Umspeieherung, d.h. der Linkzahl n, wird durch die Dezentralisationsassoziation jedes Links mit seiner Speicher- und Schleusenanordnung und durch Steuern jeder Zeitschaltung mit Hilfe einer Phasenzahl y und mit Hilfe von zwei Indexzahlen, welche eine Kanalindexnummer ζ und eine Zeitindexnummer ζ umfassen, erreicht. Die Speicheranordnungen umfassen Wort- und Indexspeicher Wa, Wb, Ia, Ib zum Speichern der PCM-Wörter und der Indexzahlen. Mit Hilfe der Parallelübertragung werden die Kanalindexzahlen ζ in einen Indexdecoder IDECa, IDECb, der mit dem jeweiligen Wortspeicher assoziiert ist, eingelesen, und die Zeitindexzahlen χ werden einem Zeitzähler TCa, TCb, der mit den jeweiligen Links assoziiert ist, eingelesen. Elementengruppen der Wortspeicher werden adressiert mit Hilfe der Indexdecoder und mit Hilfe der Niedergeschwindigkeits-Abtastanordnungen LRS, vollständig in Übereinstimmung mit der im Zusammenhang mit Figur 1 beschriebenen Weise. Im Gegensatz dazu werden die Indexspeicher gemäß Figur 2 mit Hilfe von Phasengeschwindigkeits-Abtastanordnungen PHRS gelesen und Phase für Phase weitergeschaltet, und die Sammelleitung IHW ist über die Pufferspeicher Ra, Rb, die jeder mit seinem Link assoziiert sind, mit den Wortspeichern Wa, Wb verbunden. Wie im folgenden anhand eines Schaltbeispieles erklärt wird, wird mit Hilfe der Zeitzähler die Zeit gesteuert, während der die PCM-Wörter vor und nach dem Übertragen auf der Leitung in die Pufferregister gespeichert werden, die als die Zeitzähler in den Schleusenanordnungen Sa, Sb des Hochgeschwindigkeitsteils enthalten sind. Eine Zeitindexziffer χ be-

60981 7/0424

stimmt hierdurch, welcher Zeitschlitz innerhalb der fraglichen Phase für die Übertragung auf der Sammelleitung verwendet wird. Es ist eine grundsätzliche Sache, daß die Dezentralisation der Umspeicherung das Wort nicht umfassen muß, und die Indexspeicher werden mittels jeder eigenen entsprechenden Abtastanordnung gesteuert, daneben können eine Anzahl von Speichern derselben Art durch eine gemeinsame Abtastanordnung gesteuert werden. Es kann die Variante gewählt werden, die die beste Synchronisationsbedingung liefert.

Zwischen den Link-Zeitschlitzen mit der Länge T1, den Sammelleitungs-Zeitschlitzen mit der Länge T2, den Phasen mit der Länge PH, die für das Weiterschalten der Abtastanordnungen PHRS der Indexspeicher verwendet werden, und der Länge F der Austastrahmenperioden existieren die folgenden Beziehungen, die durch einen Synchronisationstaktgenerator TG erreicht werden und die anhand des Zeitdiagramms in Figur 3 erläutert werden: T1 = F/q und T2 = F/s mit q und s als der Zahl der Kanäle auf jedem der Links und von der Sammelleitung. Wenn eine Phase eine Zeitlänge PH = F/m hat, dann muß wegen der Wiederholungsregel m eine ganze Zahl sein, und es muß gelten m > q, sonst ist keine Zeit für beispielsweise die PCM-Wörter, die in einem Verbindungswortspeicher bzw. inneren Speicher gespeichert werden, vorhanden, um diese vollständig innerhalb eines Austastrahmens zu lesen. Eine Dimensionierung mit m = s würde zu einem Schaltprinzip führen, welches dem in Figur gezeigten entspricht. Eine Dimensionierung innerhalb der Grenzen q < m ^ s muß jedoch die Gleichung s = m . k mit k als einer ganzen Zahl erfüllen, d.h. daß eine Phase k-Sammelleitungszeitschlitze umfaßt. Für die Gleichung m = c . q ist es jedoch nicht erforderlich, daß c eine ganze Zahl ist. Wenn die Größe der Umspeicherung wie oben erwähnt durch die Zahl η für die Quantität der eingehenden und ausgehenden Links angezeigt wird, dann tragen sowohl die Auswahl s > η . q als auch die Auswahl m >■ q zur Reduzierung der Gefahr von Verstopfung bei, die der Regel aufgezwungen wird, welche durch die Weiterschaltgeschwindigkeit der Indexab-

609817/0424

tastanordnungen eingeführt wird, daß die Elementengruppen der Wortspeicher durch die Dekodierung des Kanalindex nur einmal während einer Phase adressiert werden. Eine Berechnung der Wahrscheinlichkeit zeigt, daß mit c = 2 schon bei r = η . g -Sammelleitungskanälen ein praktisch nicht mehr bestehendes Risiko für eine Verstopfung erreicht wird. Die ganze Zahl m wird passend so gewählt, daß zuverlässige Zugriffe in den Speieheranordnungen erreicht werden.

In Figur 2 ist nicht gezeigt, wie ein Computer oder eine andere Anordnung die obengenannten Zeitindexzahlen und Phasen, die zum Erreichen einer Verbindung zwischen einem Eingangs- und einem Ausgangs-PCM-Kanal in Frage kommen, auswählt und wie die Indexspeicher zum Schreiben ohne Störungen von Kanal- und Zeitindexzahlen adressiert werden, weil das für die Erfindung nicht von wesentlicher Bedeutung ist. Es ist jedoch zu erwähnen, daß eine Schreibe-Lesekollision in den Indexspeichern am einfachsten durch Steuerung der Operationen mit einer gegenseitigen Zeitversetzung von ungefähr einer halben Austastrahmenperiode vermieden wird. Eine Schreibe-Lesekollision in den Wortspeichern wird beispielsweise vermieden, wenn der Computer die Phasenzuteilung so steuert, daß die Phasen ausgeschlossen werden, die in jeweilige Link-Zeitschlitze t1a und t1b fallen. Solch eine Regel für die Phasenzuteilung ergibt jedoch ein Verstopfungsrisiko. Eine andere anhand von Figur 3 erläuterte Art besteht darin, daß in den Wortspeichern grundsätzlich Schreiben nur in der einen und Lesen nur in der zweiten Phasenhälfte erlaubt ist.

Als ein Schaltbeispiel ist in den Figuren 2 und 3 angenommen, daß mit Austastperioden F = 125/us, q = 2⁵ = 32 Linkkanälen, m = 2⁶ = Phasen pro Austastperiode und mit s = 2 = 8192 Sammelleitungskanälen die Schreibe-Lesekollision in den Wortspeichern Wa, Wb vermieden wird durch Schreibe- und Lesebefehlsimpulse, die an Ausgängen 0 1 und 0 2 des Taktgenerators TG erhalten werden. Darüber

60981 7/0424

hinaus wird angenommen, daß auf dem Eingangslink La der Kanal, der durch die Kanalindexzahl za = 6 bestimmt wird, auf einen Kanal geschaltet wird, welcher durch einen beliebigen Index zb auf dem Ausgangslink Lb bestimmt wird, und daß der Computer für diese Verbindung die Phasen ausgewählt hat, die durch die Phasenzahlen y = 11 und y = 12 bestimmt sind, und den Sammelleitungszeitschlitz mit der Länge T2, der durch die Zeitindexzahl χ = 125 innerhalb der Phase mit der Phasenzahl y = 11 bestimmt wird.

Der Taktgenerator TG wird durch einen nichtgezeigten Oszillator mit 8000 . 8192 = 65536000 Hz angesteuert. Mit dieser Grundfrequenz und aufgrund von Frequenzteilungen und an sich bekannten Zeitversetzungen werden an den Ausgängen des Taktgenerators gemäß Figur 3 die folgenden Impulsfolgen erhalten: Am Ausgang 0 werden Taktimpulse erhalten, die mit der Grundfrequenz synchron sind zur Steuerung der Zeitzähler TCa, TCb des Hochgeschwindigkeitsteils. Am Ausgang 0 F werden Austastimpulse durch Teilen mit

13

1:2 der Grundfrequenz erhalten. Man erkennt so, daß der Link-Zeit schlitz, der durch den Kanalindex ζ = 6 festgelegt ist, die Grundfrequenzimpulse, die mit den Ziffern 1281 bis 1536 bezeichnet sind, von denen gemäß Figur 3 die Impulse 1283 und 1343 zum Erzeugen von Schreibebefehlsimpulsen für den Verbindungswortspeicher und die Lesebefehlsimpulse für den Ausgangswortspeicher mit Hilfe von Zeitversetzung an dem Ausgang 0 1 verwendet werden, umfaßt. Darüberhinaus resultiert daraus, daß die Phasen, die durch die Phasenzahlen y = 11 und y = 12 bestimmt sind, die Impulse 1281 bis 1408 und die Impulse 1409 bis 1536 umfassen, von denen die Impulse 1347 bis 1407 und die Impulse 1475 bis 1535 dazu verwendet werden, mit Hilfe der Zeitversetzung an dem Ausgang 0 die Lesebefehlsimpulse für die Indexspeicher Ia, Ib zu erzeugen, und von denen die Impulse 1406 und 1534 an dem Ausgang 0 3 als Phasensignale des Hochgeschwindigkeitsteiles verwendet werden.

609817/0424

In dem angenommenen Schaltbeispiel wird das Einschreiben in die Verbindungsspeicherelementengruppe, die durch den Kanalindex za = 6 definiert ist, spätestens bei dem Impuls 1343 beendet. Innerhalb der Phase mit der Phasennummer y = 11 bei dem Impuls 1347 werden die Leseoperationen der Indexspeicher Ia und Ib gestartet, was dazu führt, daß die durch za = 6 bestimmte Speicherelementengruppe durch den Decoder IDECa dadurch zum Lesen dem Zugriff zugänglich gemacht wird, daß in dem Phasensignalimpuls 1406 das entsprechende PCM-Wort über ein Worttor WGa zu dem Verbindungspufferregister Ra und die Zeitindexzahl χ = 125 über Indextore IGa, IGb zu den Eingangs- und Ausgangszeitzählern TCa, TCb übertragen wird. Gemäß Figur 2 bilden die Zeitzähler rückwärts zählende Zähler, die als Startwerte die Zeitindexzahlen 1 <xj<127 erhalten. Das Herabzählen wird durch die von den Steuertoren CG erhaltenen Impulse gesteuert, wobei die Impulse mit Ausnahme für die Phasensignalimpulse aus den Grundfreguenzimpulsen bestehen. Gleichzeitig mit einer Nullstellung infolge des Herabzählens senden die Zähler Einschaltimpulse an die Schleusenglieder SGa, SGb, die zu dem jeweiligen Link gehören und mit der Sammelleitung IHW verbunden sind. Folglich wird mit Hilfe der Zeitzähler eine Zeitverschiebung ausgeführt. Gemäß des Schaltbeispieles ist der Phasensignalimpuls 1406 um 125 Grundfrequenzimpulse verschoben, so daß die Schleusentore während des Impulses 1531 aktiviert werden. Der Informationseingang des Eingangsschleusentores SGa ist mit dem Ausgang des Verbindungspufferregisters Ra verbunden, und der Ausgang des Ausgangsschleusentores SGb ist mit dem Eingang des Ausgangspufferregisters RB verbunden, so daß das entsprechende PCM-Wort in dem Sammelleitungszeitschlitz, der durch den Impuls 1531 definiert ist, von dem Verbindungspufferregister bzw. Eingangspufferregister zu dem Ausgangspufferregister übertragen wird. In der Zwischenzeit hat in dem Ausgangsindexspeicher Ib innerhalb der durch die Phasenzahl y = 12 festgelegten Phase bei dem Impuls 1475 die Leseoperation begonnen, wodurch die Speicherelementengruppe, die durch den Kanalindex zb bestimmt wird und in dem

60 98 17/0 42k

Ausgangswortspeicher Wb angeordnet ist, zum Schreiben mit Hilfe des Indexdecoders IDECb aktiviert wird. Für die Ausgangsschaltung wird das entsprechende PCM-Wort während des Phasensignalimpulses 1534 von dem Pufferregister F±> über ein Worttor WGb zu dem Wortspeicher Wb übertragen, in dem das PCM-Wort gespeichert und von dem dieses mit Hilfe einer Niedergeschwindigkeits-Abtastanordnung LRS während des Link-Zeitschlitzes, der dem Kanalindex zb zugeordnet ist, ausgelesen wird.

In dem beschriebenen Beispiel wird die minimale Schaltzeit des Systems mit zb = 7 erreicht. In einem anderen Schaltbeispiel mit za = zb = 6 in Verbindung mit den Phasenzahlen y = 10 und y = 11 wird die maximale Schaltzeit des Systems erreicht, wobei die den zwei Zeitschaltungen zugehörige maximale Zeit Austastrahmenperioden in Übereinstimmung mit bekannten Zeit-Raum-Zeit-Systemen. bildet.

Die Erfindung wurde oben mit Hilfe einer Anwendung auf das Umspeichern mit η-Eingangs- und Ausgangslinks mit q-Informationskanälen beschrieben. Es ist jedoch offensichtlich, daß die Erfindung auch auf eine Umspeieherung anwendbar ist, welche na-Eingangslinks mit qa-Kanälen und nb-Ausgangslinks mit qb-Kanälen umfaßt. Neben der Raum- und Zeitschaltung wird hierdurch eine Änderung der Multiplexformation erreicht, d.h. von qa- to qb-Link-Zeitschlitzen innerhalb einer Aus'tastperiode. In dem allgemeinsten Fall, d.h. na Φ nb und qa Φ qb, wird eine Umspeicherung prinzipiell für nb . qb > na . qa berechnet, und unter Bezugnahme darauf innerhalb eines Rahmens ist es möglich, alle in einem Eingangswortspeicher gespeicherten qa-PCM-Wörter zu lesen und in einem Ausgangswortspeicher alle qb-PCM-Wörter zu schreiben, die auf die Kanäle des jeweils zugehörigen Links geschaltet sind, jedes Wort während einer zugeordneten Phase, wobei eine Phase eine Zeitlänge haben muß, die maximal die kleinste der Linkzeitschlitze ist, die durch die qa- und qb- Kanäle bestimmt sind.

60981 7/0424

Claims

Patentansprüche

(Iy Verfahren zur Übertragung von PCM-Wörtern mit Hilfe von Speicheranordnungen, die jede mit einem PCM-Link zusammenwirken und in einer PCM-Umspeicherung enthalten sind, die die PCM-Wörter von einkommenden Kanälen in Eingangslinks zu Ausgangskanälen in Ausgangslinks über eine Sammelleitung, die als gemeinsame Zeitmultiplexverbindung vorgesehen ist, umschalten, wobei die PCM-Wörter auf den Links in Linkzeitschlitzen und auf der Sammelleitung in Sammelleitungszeitschlitzen übertragen werden und die Speicheranordnungen auf der einen Seite die PCM-Wörter vor und nach dem Umschalten und auf der anderen Seite die Umschaltinformation bezüglich der Kanäle, die mit den Eingangs- und Ausgangslinks jeweils zusammenwirken, speichern, dadurch gekennzeichnet, daß

die Wiederholungsperioden der PCM-Wörter wenigstens in so viele Phasen geteilt werden, wie Linkzeitschlitze innerhalb der Wiederholungsperioden vorgesehen sind, wobei eine Phase eine Anzahl von Sammelleitungszeitschlitzen in Abhängigkeit von der Zahl der Links umfaßt,

daß die Speicheranordnungen in der Weise gesteuert werden, daß die Zugriffe derselben Art und in derselben Speicheranordnung z.B. zum Lesen der Umschaltinformation maximal einmal pro Phase ausgeführt werden, daß die in den Phasen zugegriffene Umschaltinformation, infolge der einer der Kanäle in einer der Eingangslinks zu einem der Kanäle in einem der Ausgangslinks geschaltet ist, eine Zeitindexzahl, die dem entsprechenden Eingangs- und Ausgangslink zugeordnet ist um zu bestimmen, welcher der Sammelleitungszeitschlitze innerhalb der fraglichen Pha.se für die Verbindung verwendet wird, und für jedes Link eine Kanalindexzahl, die den jeweiligen Kanal festlegt, umfaßt, und daß die PCM-Wörter nach einem zyklischen Einschreiben in die mit dem Eingangslink assoziierte Speicheranordnung, wobei das Einschreiben durch eine reguläre Abtastung gesteuert wird,

60981 7/0424

in eine beliebige Folge gelesen wird, die durch die Kanalindexnummern bestimmt ist, und durch Verwendung der Zeitindexnummer auf die Sammelleitung geschleust wird, von wo aus die PCM-Wörter zur Verwendung der Zeitindexnummer zu der mit dem Ausgangslink assoziierten Speicheranordnung geschleust werden, um dort unter Verwendung der Kanalindexnummer eingeschrieben zu werden vor einem zyklischen Auslesen zu dem Ausgangslink, wobei das Lesen durch eine reguläre Austastung gesteuert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Kanäle gleich den Eingangs- und Ausgangslinks ist.
3. PCM-Speichereinrichtung zum Ausführen des Verfahrens nach Anspruch 1, gekennzeichnet durch

a) einen Taktgenerator (TG), der Vielfache von einer Impulsfrefreguenz erzeugt, durch die Wiederholungsperioden zur übertragung von PCM-Wörtern bestimmt werden, wobei durch eine erste Frequenz Vielfachphasen in den Wiederholungsperioden bestimmt werden, durch eine zweite und eine dritte Frequenz Vielfachlinkzeitschlitze bestimmt werden, die zur übertragung der PCM-Wörter in Eingangskanäle auf Eingangs-PCM-Links (La) und in Ausgangskanäle auf Ausgangslinks (Lb) jeweils übertragen werden, und durch eine vierte Frequenz Vielfachsammelleitungszeitschlitze bestimmt werden, die zur Übertragung der PCM-Wörter in Kanäle auf eine als gemeinsame Zeitmultiplexvielfachleitung angeordnete Sammelleitung (IHW) verwendet werden, wobei das vierte Frequenzvielfach wiederum ein Vielfaches des ersten Frequenzvielfachen ist, welches wenigstens gleich dem größten von den zweiten und dritten Frequenzvielfachen ist,

b) mit jedem Eingangs- und Ausgangslink (La und Lb) verbundene Verbindungs- und Ausgangswortspeicher (Wa und Wb) zum Schreiben und Lesen der einkommenden und ausgehenden PCM-Wörter in einem Festzyklusbetrieb, der durch die zweiten und <ütten Frequenzvielfachen gesteuert wird,

609817/0424

c) wenigstens eine Abtasteinrichtung (PHRS), die vorwärtsgestuft und auf Null gesetzt wird durch eine Festzyklusoperation, welche durch die Phasenfrequenz und die Wiederholungsfrequenz gesteuert wird,

d) jedem Link zugeordnete Indexspeicher (Ia, Ib), die durch die Abtasteinrichtung (PHRS) abgetastet werden und einerseits Zeitindexzahlen speichern, um zu bestimmen, welcher Sammelleitungszeitschlitz innerhalb einer Phase auf der Sammelleitung (IHW) zur Verbindung von Kanälen miteinander verwendet wird, und andererseits zur Speicherung eines Kanalindex zum Zigriff des Verbindungswortspeichers (Wa) zum Lesen und des Ausgangswortspeichers (Wb) zum Schreiben, und

e) jedem Link zugeordnete Eingangsschleusen- und Ausgangsschleuseneinrichtungen (Sa und Sb) zum Schleusen der PCM-Wörter von dem Eingangswortspeicher über die Sammelleitung zu dem Ausgangswortspeicher unter Verwendung der Zeitindexzahlen.
4. PCM-Speichereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die durch den Taktgenerator erzeugten zweiten und dritten Frequenzvielfachen übereinstimmen.

60981 7/0424