JPS5818839B2 - Ｐｃｍ ゴノデンソウホウホウ オヨビ ソレオジツシスルタメノ デイジタルコウカンキ - Google Patents

Description

【発明の詳細な説明】 この発明は、共通の時分割多量接続として配列されたバ
スを介し、入リンクの入チャンネルから出リンクの出チ
ャンネルにＰＣＭ語を切換えるＰＣＭ語交換機に設けら
れ且つ各々１つのＰＣＭリンクと関連されているメモリ
装置を使用しＰＣＭ語を伝送する方法で、しかも上記Ｐ
ＣＭ語が、リンクタイムスロット中上記リンクで転送さ
れそしてバスタイムスロット中上記バスで転送され、さ
らに上記メモリ装置は切換前および後にＰＣＭ語を記憶
すると共に、上記人リンクおよび出リンクにおいて協働
するチャンネルに関する切換情報を記憶している型式の
ＰＣＭ語伝送方法ならびにこの方法を実施するためのＰ
ＣＭ交換機に関する。

ｎ個のリンクでｑ個のアナログ情報信号を転送する場合
に、各情報信号にフレーム期間もしくは周期Ｆ内で長さ
Ｔ１のリンクタイムスロットを割当ることにより、時分
割多重ＰＣＭ方式が得られる。

標準方式においては、Ｆ＝１２５μ秒で、情報チャンネ
ル数ｑは３２である。

即ち、ＴＩ”：４μ秒である。

各タイムスロット中、アナログ信号の振幅は、ＰＣＭ語
により符号化された形態で表わされる。

このＰＣＭ語は、例えば直列の８パルスから構成され、
各パルスの負または正極性で２進法状態が表示される。

これ等直列パルスは、０．５μ秒間隔、即ちパルス周波
数２ＭＨｚで転送することができる。

同期方式においては、全べてのリングにおいてフレーム
、タイムスロットおよびパルスに一致条件が存在しなけ
ればならない。

ディジクル式時分割多重交換機の役割は、リンクタイム
スロットｔｌａ中リンクＬａを介しチャンネルＺａで到
来する信号をリンクタイムスロットｔｌｂ中にリンクＬ
ｂのチャンネルｚｂで発信させるように切換える即ちス
イッチングすることにある。

したがって、典型的には、空間切換（リンクＬａからリ
ンクＬｂへの切換）に続いて時間切換もしくはスイッチ
ング（タイムスロットｔｌａからタイムスロットｔＩｂ
へのスイッチング）が行なわれる。

例えば、スエーデン国特許第３５１５４１号明細書には
、メモリ装置を用いて時間スイッチングを実施する方法
が開示されている。

これと関連して、タイムスロットｔｌａとｔｌｂとの間
の時間中ＰＣＭ語を記憶するために、語メモリが使用さ
れている。

各リンクに関連して設けられる各語メモリは、ｌフレー
ム内の全べてのＰＣＭ語を記憶するのに充分に大きな容
量でなければならず、したがって標準化された方式にお
いては、各々８個のメモリ要素から成る３２の群を備え
ている。

この標準方式によれば同一のメモリにおいて、書込動作
は、読取動作と衝合もしくは衝突しないようにされての
るので、パルス基本周波数ｆａ ＝ ４ＭＨｚに対応す
る０、２５μ秒のアクセス時間が要求され、そして例え
ば書込および読取は、各々、タイムスロットの第１およ
び第２の半期間中に行なわれるように制御がなされる。

読取および書込のための語メモリのアドレス指定動作は
、後述するようにインデックス・メモリから循環的に読
取られるチャンネル・インデックスＺ ａｙ Ｚ ｂを
供給されるデコーダおよび循環走査装置により制御され
る。

このような仕方での時間スイッチングは、高価な多重ゲ
ート、スイッチング装置を用いずに達成することができ
るが、ＰＣＭ交換機の空間スイッチング（切換）段は、
制御装置から得られる制御信号により付勢されるゲート
・マトリクスを有しており、交換機の同期の面でしばし
ば大きな問題が生じている。

先に引用したスエーデン国特許第３５１５４１号明細書
に開示されている交換機は、２つの時間段間に配設され
た１つの空間段を備えている（時−空間一時切換方式）
。

上記２つの時間段で逐行される２つの時間スイッチング
により、空間切換は、着信タイムスロツＦ ｔｌａおよ
び発信タイムスロットｔｌｂと完全に独立して行なうこ
とができる。

このことについても後述する。さらにまた、例えば［Ｃ
ｏ１１ｏｑｕｅ Ｉｎｔｅｒｎａｔｉｏｎａｌｄｅ Ｃ
ｏｍｍｕｔａｔｉｏｎ Ｅｌｅｃｔｒｏｎｉｐｕｅ 、
Ｐａｒｉｓ ｌ ９６りに掲載のＷ−Ｎｅｕ ＃よび
Ａ 、Ｋｉ ｉｎｄｉｇの論文「Ｓｗｉ ｔｃｈｉｎｇ
、 ｓｙｎｃｈｒｏｎｉｚｉｎｇ ａｎｄ ｓｉｇｎ
ａｌ ｌ ｉｎｇｉｎ ＰＣＭ ｅｃｈａｎｇｅ Ｊに
は、時間スイッチングを多重化形式の変更と組合せて、
全べてのｒ’＝ｎ’ｑ個のチャンネルをバスと称する１
つの共通時分割多重接続と関連させ、各情報に対し、長
さＴ２−ｔ ｌ ／ ｎのバスタイムスロットを割当る
ことにより上記の空間スイッチング段を省略することが
開始されている。

この場合、信号はバスで並列パルスにより転送される″
ものとし、そして該バスが標準例において８個の並列線
路から構成されるものとした場合、基本パルス周波数ｆ
ｂヨ１０００・４ ／ ８ ＝ ５００ ＭＨｚでｎ＝
１’０００個のリンクが得られるに過ぎない。

したがって、現存まで知られているメモリは２ｎ秒のア
クセス時間で動作するのが限度であるから、このような
時間スイッチングだけによる方式は、従来比較的小型の
ＰＣＭ交換機に限られていた。

よって、この発明の目的は、空間スイッチングの無い方
式の利点を保留しつつ、語およびインデックス・メモリ
のアクセス時間に課せられる要件を軽減し、しかもアク
セス時間をＰＣＭ交換方式のリンク数に無関係にするこ
とである。

以下、図面を参照して具体的に説明する。

第１図には、本発明の理解を容易にするために、着信語
メモリＷａの読取出力を発信語メモＩＪ Ｗｂの書込入
力に接続しているバスＩＨＷが用いられているスイッチ
ング方式が原理的に示されている。

着信インデックス・メモリＩａおよび発信インデックス
・メモ１．ｌＩｂを用いて、各転送ＰＣＭ語に対して上
記のメモＩＪ ＷａおよびｗｂにＰＣＭ語をバッファ記
憶することにより、着信時間および発信時間切換即ちス
イッチングが達成される。

時−空間一時切換方式の場合のように、上記２つの時間
切換に由って、時間インデックス番号Ｘにより；適宜定
められるバスタイムスロットを、バスＩＨｗでの転送の
ために選択することができる。

次に、このことについて第１図および第２図ならびに用
いられている記号を基に詳細に説明する。

上記の着信語メモＩＪ Ｗａの書込入力はリンクＬａｌ
ないしＬａｎに接続されている。

各リンクにおいて、１０Ｍ語１ないし３２は、各語が割
当られたメモリ要素群に書込まれるようになっているフ
レーム期間内に転送される。

第１図において、記号１．Ｏｌ・・・・・・１．３２は
、リンクＬａｌを介して転送された、バッファ記憶され
たＰＣＭ語を表わす。

各メモリ要素群の割当は緩慢に動作する低速走査装置Ｌ
Ｒ８によって実施される。

走査記号は、循環走査がフレーム・タイミング・パルス
ｆＦにより開始され、そしてリンクタイムスロットを同
期してタイミング・パルスｆ１により歩進されることを
表示する。

第１図の装置においては、スイッチング装置がＰＣＭ語
の直列転送を利用するか或いは並列転送を利用するかに
関して、考慮が払われていない。

例えばメモリ要素群の要素の直列アドレシング（アドレ
ス指定）にはリンクタイムスロットと同期してタイミン
グ・パルスにより開始されそして直列パルスで通道され
る別の走査装置が要求される。

他方、並列転送では、例えば並列線路で転送されるＰ’
ＣＭ語を書込むために、１群のメモリ要素が同時にアド
レス指定されることになる。

第１図の方式においては、インデックス・メモ１ＪＩａ
およびＩｂは各々、迅速に動作する高速走査装置ＨＲ８
により読取られ、そして各インデックス・メモリは３２
×ｎ個のメモリ要素群から構成されている。

循環迅速走査は、フレーム・タイミング・パルスｆｔで
開始されそしてバスタイムスロットと同期してタイミン
グ・パルスｆ２で通道される。

その結果、チャンネル・インデックス ＩＺａおよびｚ
ｂを記憶しているインデックス・メモリの各要素群は、
長さＴ２のバスタイムスロット中に読出される。

インデックス・メモリの読取出力は着信インデックス・
デコーダＩＤＥＣａおよび発信インデックス・デコーダ
ＩＤＥＣｂに接続さ」れている。

これ等デコーダは、チャンネル・インデックスを解読し
て、読出した場合には着信語メモ１ＪＷａの各チャンネ
ル・インデックスで表わされそして書込みの場合には発
信語メモＩＪ Ｗｂ内のチャンネル・インデックスで表
わされる要素群をシ付勢する。

第１図に示されているように、幾つかの２進符号から成
るチャンネル・インデックスに対しては並列転送を用い
るのが好ましい。

例えば、起り得る時間変位を補償するための遅延線のよ
うな装置は図示されていない。

この場合インデック、′スの転送および解読は、語メモ
リの書込および読取アドレシングにおいて、所要のフレ
ーム周期に影響を及ぼさないものと仮定している。

第１図を参照するに、インデックス番号Ｘを有するバス
タイムスロットにおいて、チャンネル・インデック。

ス１６０は着信インデックス・デコーダＩＤＥＣａに転
送され、そしてチャンネル・インデックス１は発信イン
デックス・デコーダＩＤＥＣｂに転送される。

インデックス１６０は着信語メモリＷａを付勢してＰＣ
Ｍ語５．３２を記憶している要素群から読取を行ない、
そしてＰＣＭ語５．３２は、次いで時間インデックス番
号Ｘのバスタイムスロット中にバスＩＨＷに直列または
並列に転送される。

インデックス１は、この場合、５．３２であるＰＣＭ語
を要素群に書込むために発信語メモリｗｂを付勢する。

このＰＣＭ語は、語メモＩＪ Ｗｂの読取に際して第１
のリンクタイムスロット中に出リンクＬｂｌに転送され
る。

このようにして、２つのチャンネル・インデックスによ
り、任意の入リンクで任意のリンクタイムスロット中に
受信された情報信号は任意のリンクタイムスロット中に
、任意の出リンクに切換えられる。

この場合、バスへの転送にどの時間インデックスＸが選
ばれるかは問題にならない。

上に仮定したように、スムースなメイッチグもしくは切
換には、各情報信号に対して、少なくとも１つのバスタ
イムスロットが在ることが要求される。

また、誤りのないスイッチングには、頭初に述べたよう
に、同一のメモリ要素群における書込動作および読取動
作が決つして衝突しないことが要求される。

なお、このことについては、図を明瞭にする意図から第
１図での図示は省略しである。

この要件は、例えば計算機を用いて、問題となるバスタ
イムスロットが、切換られる着信チャンネルおよび発信
チャンネルのためのリンクタイムスロットｔｌａおよび
ｔｌｂ内に生ずるように、インデックスＸを選択するこ
とにより満たされる。

このような例外的な方法によって、上述したようなバス
タイムスロットの書込スロットおよび読取スロットへの
分割は必要とされなくなる。

しかしながら、この方法では、バスが、ｒ−ｎ−ｑチャ
ンネルだけを有するに過ぎない多重化構成である場合に
、スイッチングに渋滞もしくはジャミングが生ずる可能
性がある。

要するに、これ以上公知の渋滞減少手段について立入っ
て説明しなくても、第１図に示す反復的時間スイッチン
グ方式では、メモリ装置のアクセス時間に対する要件は
実質的に軽減されることはな≦、そして以上に述べた空
間段を有しないスイッチング方式は比較的小さな交換機
にしか適していないことが判る。

第２図は、本発明による大型交換機用のスイッチング方
式を示す。

このシステムにおいては、全べてのメモリ装置は低速部
ＬＲＰに設けられる。

なお、第２図には、各ＰＣＭ語を高速部ＨＲＰに対して
転送するために着信リンクＬａの１つおよび発信リンク
Ｌｂの１つと協働するメモリ装置だけが示されている。

高速部ＨＲＰはバスＩＨＷの外に、入ゲート装置Ｓａお
よび出ゲート装置ｓｂ；を備えている。

各々のリンクに関して２つの非集中時間スイッチングが
実施される。

バスタイムスロットの選択に対しては少なくとも１つの
例外側が有効となり、渋滞の危険が現れる可能性がある
ことを前身って述べておく。

しかしながら、この渋滞の危険は、バス８個（Ｓ＞ｎ−
ｑ）のチャンネルを有する多重構成にすることにより阻
止される。

この場合、後節で明らかにされるように、上記の高速部
ＨＲＰには成る程度大きな要件が課せられるが、低速部
に課せられるアクセス時間に関する要件は影響を受けな
い。

したがって、高速部のアクセス時間だけが交換機のスイ
ッチング容量を制限することになり、したがって高速部
の動作が信頼できるように迅速な多重化形成が選ばれる
。

低速部のアクセス時間が交換機の大きさ、即ちリンク数
ｎの大きさによって影響を受けないようにすることは、
メモリおよびゲート装置を有する各リンクに関連の非集
中化方式を用い、且つ位相番号ｙならびに、チャンネル
・インデックス番号２および時間インデックス番号Ｘか
ら成る２つのインデックス番号により各時間スイッチン
グを制御することにより達成される。

メモリ装置は、ＰＣＭ語およびこれ等インデックス番号
を記憶するための語およびインデックス・メモＩＪ Ｗ
ａ 、Ｗｂ 。

Ｉａ、Ｉｂを有している。

並列伝送により、チャンネル・インデックス番号Ｚは、
それぞれの語メモリと関連するインデックス・デコーダ
に読込まれ、そして時間インデックス番号Ｘは、それこ
れのリンクに関連する時間カウンタＴＣａ 、 ＴＣｂ
に読込まれる。

語メモリの要素群は、第１図に関して述べた仕方で、イ
ンデックス・デコーダおよび低速走査装置ＬＲ８により
アドレス指定される。

反対に、インデックス・メモリは、第２図に示す方式に
基すいて、位相ベースで通道される位相速度走査装置Ｐ
ＨＲ８により読取られる。

バスＩＨＷは、バッファ・レジスタＲａ、Ｒｂを介して
語メモリＷａ 。

ｗｂに接続されている。

後述のスイッチング例で説明するように、上記の時間カ
ウンタによって、ＰＣＭ語がバスの転送前および転送後
にバッファ・レジスタに記憶される時間が制御される。

このバッファ・レジスタは、時間カウンタと同様に、高
速部のゲート装置Ｓａ、Ｓｂに含まれている。

時間インデックス番号Ｘはこの場合、問題の位相中どの
タイムスロットがバスへの転送に用いられるかを決定す
る。

一般に非集中化交換方式においては、語およびインデッ
クス・メモリがそれぞれ自分自身の走査装置によって制
御されることは必要とされず、同じ型の多数のメモリを
共通ρ走査装置で制御することができる。

最良の周期条件が得られるように変数が選ばれる。

長さＴ１のリンクタイムスロット、長さＴ２のバスタイ
ムスロット、インデックス・メモリの走査装置ＲＰＨＲ
８の通道に用いられる長さＰＨの位相およびフレーム期
間の長さＦの間には、第３図の時間ダイヤグラムで示す
ように、Ｔ１＝Ｆ／ｑおよびＴ２＝Ｆ／ｓ（ｑは各リン
クのチャンネル数、Ｓはバスのチャンネル数）の関係が
あり、この関係は、周期タイミング発生器ＴＧによって
達成される。

１つの位相が反復則に基すいてＰＨ−Ｆ ／ ｍの時間
長を有するものと仮定すると、ｍは整数でしかもｍ≧ｑ
でなければならない。

さもなければ、例えば着信語メモリに記憶されているＰ
ＣＭ語を１フレーム中に完全に読出すための時間が無い
からである。

ｍ”＝ｓとすると、第１図に示すものに対応するスイッ
チング方式となる。

範囲ｑ≦ｍ≦Ｓ内における選択は、式ｓ−ｍ−ｋが満足
されるようになされなければならない。

ここでｋは整数であり、１つの位相かに個のバスタイム
スロットを含むことを表わす。

しかしながら、式ｍ−ｃ”ｑに対しては、Ｃが整数であ
る必要はない。

上述のように、交換機の大きさを、入および出リンクの
数ｍで表わすとすると、ｓ＞ｎ−ｑなる選択ならびにｍ
＞ｑなる選択で、渋滞（ジャミング）の危険は減少され
る。

この渋滞の危険は、インデックス走査装置の透通速度に
由り、語メモリの要素群が１位相中のみチャンネル・イ
ンデックスを解読することによりアドレス指定されると
いう事実により生ずるものである。

確率計算から概にｃ ＝ ２で、ｒ＝ｎ’ｑ個のバス・
チャンネル数で、実際上、渋滞の可能性はなくなること
が判った。

整数ｍは、メモリ装置に信頼できるアクセスが達成され
るように選ばれる。

第２図には、着信、および発信チャンネル間に接続を達
成するために、計算機その他の手段で、上述の問題とな
る時間インデックス番号および位相がどのようにして選
択されるか、ならびにチャンネルおよび時間インデック
ス番号に攪乱を生ずるこ六なく、インデックス・メモリ
が書込のためにどのようにしてアドレス指定されるかに
ついては、図示がなされていない。

と言うのは、これ等の事隔は、本発明の本質に関係がな
いからである。

しかしながら、インデックス・メモリにおける書込−読
取の衝突は単に、動作を約１フレーム期間の相互時間変
位で制御することにより避けられる点に注意されるべき
である。

語メモリにおける書込−読取衝突は、例えば、各リンク
タイムスロットｔｌａおよびｔｌｂ内に入る位相が除外
されるように、位相割当を計算機で制御することによっ
て避けられる。

しかしながらこのような位相割当方法では渋滞の危険性
が生ずる。

第３図に示すような別の方法においては、一般に、位相
の第１の半分の期間中のみ語メモリに書込みが許されそ
して第２の半分の期間中にのみ読取が許されるようにな
っている。

第２図および第３図のスイッチング方式の１例として、
フレーム期間Ｆ＝１２５μ秒、リンク・チャンネルｑ＝
２５−３２、フレーム期間当りの位相数ｍ＝２６＝６４
、バス・チャンネル数５−２１３＝８１９２で、タイミ
ング発生器ｔＧの出力φ１およびφ２に得られる書込お
よび読取指令パルスによって読取−書込衝突が避けられ
る。

さらにまた、着信リンクＬａにおいて、チャンネル・イ
ンデックス番号Ｚａ＝ ６により決定されるチャンネル
が、発信リンクＬｂの任意のインデックスｚｂにより定
められるチャンネルに切換えられるものと仮定すると、
この接続のために、計算機は、位相番号ｙ＝ｚおよびｙ
−１２で決定される位相を選択し、そして、位相番号ｙ
＝ｚの位相内で時間インデックス番号Ｘ＝ １２５によ
り決定される長さＴ２のバスタイムスロンドを決定する
。

タイミング発生器ＴＧは、８０００Ｘ８１９２＝６５５
３６０００Ｈｚの発振器（図示せず）によって駆動され
る。

この基本周波数およびそれ自体公知の分周器および移相
装置を用いて、タイミング発生器の出力には、第３図に
示すように、次のようなパルス列が得られる。

即ち、出力φには、高速部の時間カウンタＴＣａ 、’
ＴＣｂを制御するために基本周波数と同期してタイミン
グ・パルスが得られる。

出力φＦには、基本周波数のｌ：２１３での分周比でフ
レーム・パルスが得られる。

このようにして、チャンネル・インデックスＺ＝６によ
り定められるリンクタイムスロットは、数字１２８１な
いし１５３６により示される基本周波数パルスを含む。

これ等パルスのうちパルス１２８３および１３４３は、
第３図に示すように、時間変位もしくは移相によって、
出力φ１に着信語メモリのための書込指令パルスおよび
発信語メモリのための読取指令パルスを発生するのに利
用される。

さらにまた、上記の位相番号ｙ＝ｔｔおよびｙ＝１２に
よって決定される位相は、パルス１２８１ないし１４０
８およびパルス１４０９ないし１５３６を含み、そのう
ちパルス１３４７ないし１４０７およびパルス１４１５
ないし１５３５は、時間変位によって、出力φ２に、イ
ンデックス・メモリＩａ、Ｉｂのための読取指令を発生
するのに用いられ、そして出力φ３のパルス１４０６お
よび１５３４は高速部の位相信号として利用される。

したがって、上述のスイッチング例えば、チャンネル・
インデックスＺａ＝６によって定められる着信メモリ要
素への書込みは、遅くともパルス１３４３で完了する。

パルス１３４７における位相番号ｙ＝ｚのこの位相中、
インデックス・メモ’ＪＩａおよびＩｂの読取動作が開
始され、この結果Ｚ ａ ＝ ６により定められるメモ
リ要素群が読取のためにデコーダＩＤＥＣａによってア
クセスされ、そして位相信号パルス１４０６中に、ＰＣ
Ｍ語は、ゲートＷＧａを介して着信バッファ・レジスタ
Ｒａに転送され、時間インデックス番号Ｘ＝ １２５は
インデックス・ゲート■Ｇａ、■Ｇｂを介して着信およ
び発信カウンタＴＣａ 、 ＴＣｂに転送される。

第２図に示すように、時間カウンタは、初期値として時
間インデックス番号ｌ≦×≦１２７を受は逆方向に計数
するカウンタから構成される。

この逆方向計数は、制御ゲートＣｂから受けるパルスで
制御される。

このノ’？）レスは上記の位相信号パレスを・除けば基
本周波数パルスから構成されると言える。

カウンタの逆方向計数で零が設定されたならば、それと
一致して各リンクに関連して設けられバスＩＨＷに接続
されているゲート’ ＳＧａ 、 ＳＧｂへ可能化パル
スが送られる。

このようにして、時間カウンタにより、時間変位が実施
される。

このスイッチング例においては、位相信号パルス１４０
６は１２５パルスだけ変位された基本周波数パルスであ
るから、上記のゲートはパルス１５３１中、付勢されて
いる。

入ゲートＳＧａの情報入力は、着１信バッファ・レジス
タＲａの出力に接続されており、出ゲー１− ＳＧｂの
出力は発信バッファ・レジスタＲｂの入力に接続されて
いるので、各ＰＣＭ語は着信レジスタから発信バッファ
・レジスタに、パルス１５３１で定められるバスタイム
スロット中に転送されることになる。

一方、発信インデックス・メモ１ＪＩｂにおいては、パ
ルス１４７５で位相番号ｙ−１２により定められる位相
中に、読取動作が始っており、それによりチャンネル・
インデックスｚｂにより決定される発信語メモリｗｂ内
に配列されたメモリ要素群は、インデックス・デコーダ
ＩＤＥＣｂによって書込動作を可能にされている。

発信切換に際しては、各ＰＣＭ語は、位相信号パルス１
５３４中バツフア・レジスタＲｂから語ゲートＷＧｂを
介して語メモＩＪ Ｗｂに転送される。

語メモＩＪ ＷｂにはＰＣＭ語が記憶され。そしてチャ
ンネル・インデックスｚｂに割当られたリンクタイムス
ロット中、低速走査装置ＬＲ８によってＰＣＭ語は読取
られる。

上述の例において、システムの最小スイッチング時間は
、ｚｂ−７で得られる。

他の例では、位相番号ｙ＝１０およびｙ＝ｚでｚａ ＝
ｚｂ ＝ ６の場合にシステムの最大スイッチング時
間が得られた。

２つの時間スイッチングもしくは切換に由るこの最大時
間は公知の時−空間一時分割方式の場合と同様に、２つ
のフレーム期間を構成する。

上には、ｑ個の情報チャンネルを備えたｎ個の着信およ
び発信リンクを含む交換機へ適用された場合を例にとっ
て説明した。

しかしながら、この発明はまた、ｑ−ａ個のチャンネル
を有するｎ・ａ個の着信リンクおよびｑ−ｂ個のチャン
ネルを有するａ−ｂ個の発信リンクを備える交換機Ｑと
も適用し得ることは明らかである。

空間的および時間的スイッチングに加えて、多重化の変
更が達成される。

即ち、ｌフレーム期間内のｑ”ａ個のリンクタイムスロ
ットがｑ−ｂ個に変更されるのである。

最つとも一般的な事例、即ち、ｎａ／ｎｂで且つｑａ〆
ｑｂにおいては、交換機は主として、ｎｂ−ｑｂ≧ｎａ
’ｑａで、しかも１フレーム中に、着信語メモリに記憶
されているｑ”ａ個のＰＣＭ語を読取りそして関連のリ
ンクのチャンネルに切換えられた発振語メモリにｑ−ｂ
個のＰＣＭ語全べてを書込むように設計される。

この場合、読取および書込は１語１割当位相ベースで実
施される。

１位相は、ｑ−ａおよびｑ−ｂ個のチャンネルに由って
定められるリンクタイムスロットよりも小さい最大値で
ある時間長を有さねばならない。

【図面の簡単な説明】

第１図および第２図は、１つのバスを使用した２つの異
なった時間一時間スイッチング原理を略示するダイヤグ
ラム、そして第３図は第２図に示すタイミング発生器に
より発生されるパルス列間の関係を示す時間ダイヤグラ
ムである。 ＩＨＷ・・・・・・バス、Ｗａ・・・・・・着信語メモ
リ、Ｗｂ・・・・・・発信語メモリ、■ａ・・・・・・
着信インデックス・メモリ、ｎｂ・・・・・・発信イン
デックス・メモリ、Ｌａ、Ｌ′ｂ・・・・・・リンク、
ＬＲ８・・・・・・低速走査装置、ＨＲ８・・・・・・
高速走査装置、■ＤＥＣ・・・・・・インデックス・デ
コーダ、ＬＲＰ・・・・・・交換機低速部、Ｓａ。 Ｓｂ・・・・・・入ゲート、出ゲ゛−ト、Ｔｅａ、ＴＣ
ｂ・・・・・・時間カウンタ、ＰＨＲ８・・・・・・位
相走査装置、Ｒａ。 Ｒｂ・・・・・・バッファ・レジスタ、ＴＧ・・五・同
期タイミング発生器。

Claims (1)

1. 【特許請求の範囲】 １ 共通の時分割接続として配列されたバスを介し複数
   の入リンクの入チャンネルから複数の出リンクの出チャ
   ンネルにＰＣＭ語を転送するＰＣＭ交換機に設けられ各
   々１つのＰ ＣＭ ＩＪシンク関連されている複数のメ
   モリ装置を利用しＰＣＭ語を伝送する方法であって、前
   記ＰＣＭ語はリンクタイムスロット中前記リンクにより
   転送され、バスタイムスロット中前記バスにより転送さ
   れ、前記メモリ装置は対応する前記リンクの切換の前後
   にＰＣＭ語を記憶すると共に前記入リンクおよび出リン
   クに協働するチャンネルに関する切換情報を記憶するよ
   うにされたＰＣＭ語の伝送方法において、 前記ＰＣＭ語の繰返し周期はリンクタイムスロットを有
   する多数の位相に分割され、各位相はリンク数に依存す
   る多数のバスタイムスロットを含み、 前記各メモリ装置は、例えば前記切換情報を読取るため
   に、同じ型のアクセスを同じメモリ装置内で位相毎に最
   高−回行うように制御され、前記アクセスされた切換情
   報により前記入リンクのうちの１つのリンクのチャンネ
   ルの１つは前記出リンクのうちの１つのリンクのチャン
   ネルの１つに切換えられ、前記アクセスされた切換情報
   は、問題の位相内にあるバスタイムスロットのうちのど
   のスロットを接続のために各リンクに対して各チャンネ
   ルを定めるチャンネル・インデックス番号に使用するか
   を決定するために、各人および出リンクに割当てられた
   １つの時間インデックス番号を有し、 規則的な走査による制御の下で前記入リンクと関連する
   メモリ装置へ前記ＰＣＭ語は循環的に書込まれ、その後
   前記ＰＣＭ語は前記チャンネル・インデックス番号によ
   り定まる任意のシーケンスで読取られ、前記時間インデ
   ックス番号により前記バスにゲートされ、該バスから前
   記ＰＣＭ語は前記時間インデックス番号によって前記出
   リンクに関連する前記メモリ装置にゲートされて、規則
   的な走査による制御の下での前記出リンクへの循環的読
   出しの前に前記チャンネル・インデックス番号により前
   記メモリ装置に書込まれることを特徴とするＰＣＭ語の
   伝送方法。 ２ ＰＣＭ語の伝送を行うためのＰＣＭ交換機におい
   て、 ａ）ＰＣＭ語の伝送のための繰返し期間を定めるパルス
   周波数の逓倍周波数を発生するためのタイミング発生器
   ＴＧであって、第１の逓倍周波数によって前記繰返し期
   間における位相が決定され、第２及び第３の逓倍周波数
   によって入リンクＬａの入力チャンネルおよび出リンク
   Ｌｂの出チャンネルにＰＣＭ語が転送され、第４の逓倍
   周波数ζｑごて前言ｙＣＭ語は共通の時分割多重伝送用
   通路として構成されたバスＩＨＷのチャンネルに転送さ
   れ、前記第４の逓倍周波数は少なくとも前記第２および
   第３の逓倍周波数のうちの最大の周波数に等しい前記第
   １逓倍周波数の倍数であるような逓倍周波数を発生する
   ためのタイミング発生器と、 ｂ）前記第２および第３逓倍周波数により固定サイクル
   でそれぞれＩＩＩ御され、入力および出力ＰＣＭ語の書
   込および読出を行うため前記入および出リンク（Ｌａお
   よびＬｂ）に接続された着信および発信語メモリと、 Ｃ）前記位相周波数および繰返し周波数により制シ御さ
   れる固定サイクルで順方向に歩進されて零にセットされ
   る少なくとも１つの走査装置ＰＨＲ８と、 ｄ）前記走査装置ＰＨＲ８により走査され、１位相中ど
   のバスタイムスロットを前記バスＩＨＷにシおけるチャ
   ンネルとするかを決定するために時間インデックス番号
   を記憶すると共に、前記着信語メモリＷａを読出すため
   にアクセスし且つ前記発信語メモＩＪ Ｗｂを書込みの
   ためにアクセスするべくチャンネル・インデックスを記
   憶す、るための、前記各リンクに設けられたインデック
   ス・メモリと、 ｅ）前記時間インデックス番号を利用して、前□記着信
   語メモリから前記バスを介して前記発信語メモリから前
   記バスを介して前記発信語メモリ。 にＰＣＭ語をゲートするために前記各リンクに設けられ
   た入ゲートおよび出ゲート装置（Ｓａおよびｓｂ）と、
   備えたことを特徴とするＰＣＭ交換機。