DE2536507A1 - Digitaler frequenztastungs-modulator - Google Patents

Description

Aktenzeichen der Anmelderin: RO 973 018

^; Digitaler Frequenztastungs-Modulator

Die Erfindung betrifft einen digitalen Freguenζtastungs-Modulator entsprechend dem Oberbegriff des Patentanspruchs 1.

, Solche Modulatoren sind brauchbar für Modems, die digitale Si- _; gnalpegel auf einer Datenleitung in modulierte Sinussignale auf einer Telefonleitung und umgekehrt umwandeln. Frequenztastungs-Modulatoren liefern üblicherweise in Abhängigkeit von einem eingegebenen binären Signalpegel 1 oder 0 je eine von zwei vorgegebenen Sinusfrequenzen.

Früh entwickelte Frequenztastungs-Modulatoren wurden üblicherweise in Form von Analogmodulatoren ausgebildet und enthielten einen spannungsgesteuerten Multivibrator, der einen rechteckigen Frequenztastungs-Impulszug erzeugte. Aus diesem Impulszug wurden dann höhere Harmonische ausgefiltert und abgegeben. Solche Modulatoren waren sehr groß und aufwendig und sind kaum für Zwecke der modernen Integrationstechnik spannungsmäßig anpaßbar.

Die Aufgabe der vorliegenden Erfindung ist die Schaffung eines wenig aufwendigen, einfachen Frequenztastungs-Modulators digitaler Bauweise und Funktion; ein solcher Modulator in digitaler

609814/0779

Bauweise soll eine Vielzahl von Sinuswellenzügen erster Frequenz für den einen Binärzustand und ebenso eine Vielzahl von Sinuswellenzügen deutlich von den erstgenannten Sinuswellenzügen unterscheidbarer Frequenz für den zweiten Binärzustand abgeben.

Die Lösung dieser Aufgabe ist im Patentanspruch gekennzeichnet. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen genannt.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird anschließend näher beschrieben.

Es zeigen;

Fig. 1 das Blockschaltbild eines digitalen Frequenz-

tastungs-Modulators nach der vorliegenden Erfindung mit einem übersetzer, einem Digital/ : Analog-Konverter und einem linearen Phasenfilter,

! Fig, 2 eine Schaltungsanordnung des darin vorgesehenen

j Digital/Analog-Konverters,

Fig. 3 eine Schaltungsanordnung des gemäß der Fig. 1

vorgesehenen binären Phasenfilters,

Fig. 4 in einem Schaubild den Zusammenhang zwischen

Trennungs- und Zeichenpegel am Eingang des Modulators und der Sinuswelle am Ausgang und

Fig. 5 ein Schaubild, das in näheren Einzelheiten die

Erzeugung der Ausgangswelle erläutert.

Der in Fig. 1 gezeigte Frequenztastungs-Modulator enthält eine digitale Zählanordnung 20, einen übersetzer 22, einen stufenden Digital/Analog-Konverter 24 und ein lineares Phasenfilter 26. Eine Sendedatenleitung 28, über die unterschiedliche logische Si-.

ro 973 018 ■-8 09814/0778

ignalpegel (1 oder O) angelegt werden, bildet den Eingang der digitalen Zählanordnung 20. Die Ausgabeleitung 30 des linearen Phasenfilters 26 bildet den Ausgang des Frequenztastungs-Modulators als ganzem, wobei zwei Sinus frequenz signale F.. oder F„, abhängig vom logischen Pegel auf der Sendedatenleitung 28, auf der Leitung 30 erscheinen. Die Leitung 30 ist an eine nicht dargestellte Telefonleitung anschließbar, über die die Sinusfrequenzsignale zu einem Demodulator (nicht dargestellt) am anderen Ende der Telefonleitung übertragen werden.

Die digitale Zählanordnung 20 enthält ein Zeichentrigger-Flipflop 32, dem die Sendedatenleitung 28 und der Ausgang eines Oszillators 34 über eine Leitung 36 als Eingänge dienen. Die Ausgabe des Flipflops 32 erfolgt über eine Leitung 38. Das Flipflop 32 ändert (seinen Schaltzustand nur bei negativ verlaufenden Signalflanken lauf der Leitung 36. Das Signal auf der Sendedatenleitung 28 steuert das Flipflop 32 und ist mit dem Ausgangssignal des Oszillators 34 zum Einschalten des Flipflops 32 mittels des internen JUND-Glieds 32a logisch verknüpft.

|Die Sendedatenleitung 28 ist über einen Inverter 40 und eine Leijtung 42 mit einem UND-Glied 44 verbunden, dessen Eingänge durch !die Leitungen 36 und 42 und den Ausgang eines Inverters 46 gespeist werden, der durch das Signal auf einer Leitung 48 gesteuert wird. Ein UND-Glied 50 hat die Leitungen 48 und 36 als Eingänge. Ein weiteres Flipflop 52 ist über seine beiden Steueranschlüsse und interne UND-Glieder 52a und 52b mit der Ausgangsleitung 36 des Oszillators 34 verbunden und mit seinen eigenen Plus- und Minusausgängen über die Leitungen 53 und 54, wobei ein Ausgangssignal auf der Ausgangsleitung 54 abgegeben wird, das die halbe Frequenz des Oszillators 34 hat. Ein UND-Glied 56 hat die Leitungen 38 und 54 als Eingangsleitungen.

Die Ausgänge der UND-Glieder 44, 50 und 56 sind mit einem ODER-Glied 58 verbunden und weiter über eine Leitung 60 mit einem 8-stufigen Zähler und Decodierer 62. Der Zähler und Decodierer 62

RO 973 018

6098147 077

hat die Ausgangsleitungen 64 und 66 und wird durch eine Decodier- :steuerung 68 so beeinflußt, daß er Ausgangssignale auf den Leitungen 64 und 66 bei verschiedenen Zahlen von Eingangsimpulsen erzeugt, die über die Eingangsleitung 60 in die Einheit 62 eingegeben werden. Die Ausgangsleitungen 64 und 66 der Einheit 62 gehen j von internen Verriegelungsgliedern innerhalb der Einheit 62 aus. !Die Steuerung 68 wirkt auf die Einheit 62 so, daß ein Ausgangs-I signal von der Einheit 62 auf ihrer Ausgangsleitung 64 für 104 Impulse erzeugt werden kann, die über die Leitung 60 eingegeben werden, und daß ein Ausgangssignal über die Leitung 66 für 114 Impulse auf der Eingangsleitung 60 erzeugt werden kann. Die I Steuerung 68 kann von verschiedenen Eingangssignalen, beispielsiweise über Leitungen 70a, 70b, 70c, 7Od und 7Oe, beeinflußt werden. Die Leitungen 70a und 70b bilden die beiden Eingänge eines ODER-Gliedes 71, dessen Ausgangsleitung die Leitung 48 ist. '

Die Leitungen 64 und 38 speisen die Eingänge eines UND-Gliedes 72 i und die Leitungen 42 und 66 die eines UND-Gliedes 74. Ein ODER- ■ Glied 76 hat die Ausgänge der UND-Glieder 72 und 74 als Eingänge ! [und ist mit seiner Ausgangsleitung 78 mit dem Einschaltanschluß \ eines Zähler-Lösch-Flipflops 80 und einem Eingang eines 4-stufigenI

Zählers 82 verbunden. Ein Inverter 84 mit der Leitung 36 am Ein- j igang ist über seine Ausgangsleitung 86 mit dem Rückstellanschluß , des Flipflops 80 und der Ausgang des Flipflops 80 über die Leitung 88 mit dem Rückstellanschluß des 8-stufigen Zählers und Decodierers 62 verbunden.

Der 4-stufige Zähler 82 ist über die Ausgangsleitungen W, X, Y und Z mit dem übersetzer 22 und dieser mit seinen Ausgangsleitungen R₄, R₃, R₂ und R- mit dem D/A-Konverter 24 verbunden. Einefeitung 90 verbindet den D/A-Konverter 24 mit dem linearen Phasenfilter 26.

Der D/A-Konverter 24 ist im einzelnen in Fig. 2 gezeigt und enthält vier Transistoren 101, 102, 103 und 104, die mit vier Widerständen 108, 109, 110 und 111 in Reihe geschaltet sind. Die Wider-

~ 8θΤ

RO 973 018

stände 108 bis 111 sind über eine Leitung 112 mit einer externen Spannungsquelle 113 verbunden. Vier weitere Transistoren 116, 117, 118 und 119 sind einzeln mit den Transistoren 101 bis 104 in Reihe geschaltet. Die Kollektoren der Transistoren 116 bis 119 sind mit der Leitung 90 verbunden, welche die Ausgangsleitung des D/AKonverters 24 darstellt. Ein Lastwiderstand 120 ist zwischen der Leitung 90 und Erde angeordnet.

Die Leitungen R-, R~, R3 und R^ sind die Eingangsleitungen des D/A-Konverters 24. Die Leitung R- ist über einen Inverter 122 und einen Widerstand 124 mit der Basis des Transistors 116 veribunden. In gleicher Weise ist die Leitung R₉ über den Inverter

126 und den Widerstand 128 mit der Basis des Transistors 117, die iLeitung R₃ über den Inverter 130 und den Widerstand 132 mit der Basis des Transistors 118 und die Leitung R₄ über den Inverter 134 und den Widerstand 136 mit der Basis des Transistors 119 verbunden .

Die Basen der Transistoren 101 bis 104 sind zusammengeschaltet und an die Leitung 138 angeschlossen. Eine Zenerdiode 140 ist zwischen den Leitungen 112 und 138 und ein Widerstand 142 zwischen der Leitung 138 und Erde vorgesehen.

Eine Zenerdioden-Kompensationseinheit 144 ist an die Leitung 'angeschlossen und umfaßt die Transistoren 147, 148, 149 und 150, die, mit den Widerständen 153_f 154, 155 und 156 einzeln in Reihe ; geschaltet, mit der Leitung 138 verbunden sind. Die a !Transistoren 147 bis 150 werden einzeln über die Leitungen R₁ j bis R₄ gesteuert. Die Ausgänge der Inverter 122, 126, 130 und j 134 sind dazu über Widerstände 160, 162, 164 und 166 mit den [Basen der Transistoren 147 bis 150 verbunden.

Das In Fig. 3 gezeigte lineare Phasenfilter 26 enthält einen Operationsverstärker 170, dessen Ausgangsleitung 172 über einen Widerstand 174 und einen Kondensator 176 mit der Ausgangsleitung

ro 973 018 6098 14/07TW

30 verbunden 1st. Die Eingangs leitung 90 des Filters 26 1st über ein Potentiometer 178 und einen Widerstand 180 mit einer Leitung 182 verbunden, die über einen Widerstand 184 und eine Leitung 186 zum Operationsverstärker 170 führt. Ein Kondensator 188 ist zwischen die Leitungen 186 und 172 und ein Widerstand 190 zwischen die Leitungen 172 und 182 gelegt. Ein Kondensator 192 ist zwischen die Leitung 182 und Erde geschaltet.

Im Betrieb erzeugt der in den Fign. 1,2 und 3 gezeigte Modulator Sinussignale über die Ausgangs leitung 30, die in ihrer Frequenz !mit den über die Sendedatenleitung 28 eingegebenen Pegeln variieren. Der 8-stufige Zähler 62 steuert dabei die Ausgabefrequenz auf der Leitung 30. Er kann durch Variation des Pegels auf einer der Leitungen 70a bis 7Oe übersteuert werden.

Zur Erläuterung wird angenommen, daß der in den Fign. 1,2 und 3 gezeigte Modulator so eingestellt sei, daß er dieselben Ausgangsfrequenzen erzeugt wie das bekannte Analogmodem "Bell 202". Auf der Leitung 7Oe wird für diesen Zweck ein angehobener Steuerpegel

t i

!eingegeben. Entsprechend dem Modem "Bell 202" erzeugt auch der

! I

Iin den Fign. 1, 2 und 3 gezeigte Modulator auf der Leitung 30 bei ■ Zeichenpegel (1) auf der Sendedatenleitung 28 ein Sinussignal yon I 1200 Hz und bei Trennungspegel (0) auf der Sendedatenleitung 28 ein Signal von 2200 Hz, Der Modulator nach Fign, 1 bis 3 liefert j 'dabei ein Aus gangs signal 30* (siehe Fig, 4) über die Leitung 30, das eine niedrigere Frequenz F. bei Zeichen hat im Gegensatz zu der höheren Frequenz F₂ bei Trennung,

um Sinussignale auf der Aus gangs leitung 30 mit unterschiedlicher Frequenz abzugeben, werden dem Zähler 82 Impulse über die Leitung 78 von den übrigen Gliedern des Digitalteiles 20 zugeführt. Er zählt dabei binär aufwärts und erzeugt entsprechende binäre Signale W', X¹, Y¹ und Z¹ über seine Ausgangs leitungen W, X, Y und Z (siehe Fig. 4). Während Signale W¹, X¹, Y¹ und Z¹ mit zunehmenden binären Werten den Eingängen des Übersetzers 22 züge- . führt werden, wertet dieser zuerst aufwärts und dann wieder ab-

973 018 6098 H/OTTT

j wärts bis O, wobei seine Aus gangs signale R-i S R,'' ^R3* j über die Leitungen R- bis R₄ wiederum binäre Werte darstellen.

iDer Zähler 82 durchläuft während dieser Zeit einen kompletten j Zyklus von 16 Werten. Der Konverter 24 setzt eine Sinusoide j aufgrund der Werte über R₁ bis R₄ digital zusammen. Seinjft-usgang ; gibt eine abgestufte Welle 90'ab, die in den Fign. 4 und 5 zu

sehen ist und sich der Sinuswelle 30* nähert. Das lineare Phasen- !filter 26 entfernt die Stufen der Kurve 90' und erzeugt die ana-Ϊ löge Sinuswelle 30'-.

• Wenn eine Trennung (0) über die Sendedatenlextung 28 eingegeben wird, wird das Flipflop 32 ausgeschaltet und der Pegel auf der Leitung 38 daher abgesenkt. Dabei ist auch der Eingang des Inverters 40 abgeschaltet, so daß der Inverterausgang mit der Leitung 42 eingeschaltet ist. Somit leitet das UND-Glied 44 ein 4 MHz-Signal vom Oszillator 34 weiter über das ODER-Glied 60 zum Zähler 62.

Der Zähler 62 ist ein einfacher Binärzähler und erzeugt einen Impuls über die Leitung 66 aller 114 Perioden des Oszillatorsignals vom Oszillator 34 über die Leitung 60. über die Leitung 42 liegt vom Inverter 40 her der angehobene Pegel an. Das UND-Glied 74 und das ODER-Glied 76 senden somit den bei der Stellung 114 des Zählers 62 beginnenden Impuls über die Leitung 78, der dann das Flipflop 80 einschaltet. Das Signal über dessen Ausgangsleitung 88 löscht den Zähler 62 kurz danach wieder. Der In-Iverter 84 ist dazu zwischen dem Oszillator 34 und dem Flipflop j80 angeordnet, so daß das Flipflop 80 und dadurch auch der Zähler 162 zu einem geeigneten Zeitpunkt wieder gelöscht werden.

iDer Impuls auf der Leitung 78 wird parallel dem Zähler 82 zuge-Iführt, so daß dieser einen Schritt weiterschaltet. Für je 114 !Schritte des Zählers 62 wird ein Impuls auf die Leitung 78 wie '■gerade beschrieben gegeben, solange der Trennungspegel auf der Sendedatenleitung 28 liegt; alle weiteren Impulse über die Lei-

973 018 6 0 9 81 47 0 7 7 9

tung 78 erhöhen den Stand des Zählers 82 jeweils um einen Schritt weiter. Der Zähler 82 ist ebenfalls ein einfacher Binärzähler und liefert die Signale auf seinen Ausgangsleitungen W, X, Y und Z nach Darstellung in Fig. k. Er zählt binär von O bis 15, dann wieder auf O und so fort.

Der Übersetzer 22 ist so ausgebildet, daß er auf seine Ausgangsleitungen bei ansteigendem Zählstand im Zähler 82 die Signale

R₉ ¹, R ' und R ' nach der folgenden Tabelle gibt;

TABELLE A

Zustand

AusgangsSpannung des
D/A-Konv. 24

Ausgabe des Übersetzers 22

Ausgabe des Zählers

O	,000	V	0	0
O	,080	R-	0	0
O	,300	0	0
O	,620	0	1
1	,0OO	1	0
1	,380	1	0
1	,700	1	1
1	,920	1	1
2	,000	1	1
		= 0,080	Volt
		= 0,300	Volt

^R4 ' ^R3 ' ^R2 ' ^R1

0 0

0 1

1 0 0 0

0 0

1 1

0 1

1 0 1 1

W¹X¹Y¹Z

W¹X¹Y¹Z¹

R₃ ¹ = 0,620 Volt

1,000 Volt

0 0 0 0

0 0 0 1 und 1111 0 0 10 und 1110 0 0 11 und 110 1 0 10 0 und 110 0 0 10 1 und 10 11 0 110 und 10 10 0 111 und 10 0 1 10 0 0

Wie aus der obigen Tabelle zu entnehmen ist, ist die Ausgabe des Übersetzers 22 eine binäre "0", wenn die Ausgabe des Zählers 82

RO 973 018

8098U/0779

!binär "O" ist. Der Zähler 82 ist ein Binärzähler und die Signale Iw₁', X₁ ¹, Y₁ * und Z₁' sind binäre Signale. Die Signale R₁', R₉', Ι ι ι ι ι \ δ

IR₃' und R₄ ¹ sind strenggenommen keine binären Signale. Sie mögen wegen einer einfacheren Beschreibung als "übersetzte Binärzahlen" bezeichnet werden. Sowohl der übersetzer 22 als auch der Zähler 82 haben gleichzeitig den binären Ausgabewert 1 und den binären Ausgabewert 2, die in der Tabelle dem Zustand 1 bzw. 2 entsprechen. Zur selben Zeit, zu der der Zähler 82 auf binär 3 schaltet, geht die Ausgabe des Übersetzers 22 auf binär 4, was dem Zustand 3 entspricht. Wenn der Inhalt des Zählers 82 auf 4

geht, geht die Ausgabe des Übersetzers bereits auf 8, was dem ι
Zustand 4 gleichkommt. Wenn der Inhalt des Zählers 82 auf binär 5 geht, geht die Ausgabe des Übersetzers 22 schon auf 11, was dem (Zustand 5 entspricht. Die Zustände 6 und 7 sind in der Tabelle !dargestellt. Der Zustand 8, bei dem die Ausgabe des Übersetzers 15 ist, wird erreicht, wenn der Inhalt des Zählers 82 nach Darstellung in der Tabelle eine 8 ist. Wenn die Zahl im Zähler 82 jauf 9 geht (1001 binär), kehrt die Ausgabe des Übersetzers auf 14 [zurück (binär 1110)? dies gleiclt dann dem Zustand 7. Während der jStand im Zähler 82 in Einersehritten noch weiter zunimmt, nimmt idie Ausgabe des Übersetzers 22 bereits in größeren Abstufungen !wieder ab, wie es in der Tabelle gezeigt ist,

(Der Digital/Analog-Konverter 24 erzeugt Ausgangsspannungen auf

jder Leitung 90, die in der obigen Tabelle für jede Ausgabe des !Übersetzers 22 über die Leitungen R₁ bis R₄ angegeben sind. Hierbei handelt es sich um die Spannungen 0,000, 0,080, 0,300, 0,620, 1,00O, 1,380, 1,700, 1,920 und 2,000 auf der Leitung 90 für die Zustände 0 bis 8. Die jeweilige Spannung kann berechnet werden, wenn man das Signal R₁' als eine Spannung von 0,080 Volt, das Signal R₉ ¹ als eine Spannung von 0,300 Volt, das Signal R-,¹ mit 0,620 Volt und das Signal R₄ ¹ mit 1,000 Volt wertet. Die Spannungen R₁ ¹ bis R₄ ¹ sind zu addieren; die Spannung im Zustand 6 z.B. (in dem die Signale R₁ ¹, R₃ ¹ und R₄ ¹ eingeschaltet sind) von 1,700 Volt ergibt sich als Summe der Spannung R₁' von 0,080 Volt, der Spannung R₃ ¹ von 0,620 Volt und der Spannung R₄ ¹ von 1,000 Volt

ro 973 018 $09814/0779

Die Wirkungsweise des Konverters 24, der die verschiedenen Spannungen für die Zustände 0 bis 8 auf die Leitung 90 liefert, läßt sich gut im Zusammenhang mit der Schaltungsbeschreibung der Fig. 2 verstehen. Ein positiver Spannungspegel wird über die Leitung 112 von der Spannungsquelle 113 angelegt, und die Zenerdiode 140 und der Widerstand 142 liefern eine stabile Spannung auf der Leitung 138 für die Basen der Transistoren 101 bis 104. Die Transistoren 101 bis 104 bilden vier unabhängige Stromquellen, wobei die Widerstände 108 bis 111 Stromwerte I₁, I₉, I-. und I.

für diese Stromquellen bestimmen. Die Transistoren 116 bis 119 schalten die Ströme I₁, I₀, I_ und I. dieser Stromquellen über j den Lastwiderstand 120 unter Steuerung durch die Eingangssignale jauf den Leitungen R₁ bis R₄ durch, Wenn das Signal auf der Leitung 1R₄ beispielsweise 0 ist, während angehobene Signale a,uf den Leitungen R₁, R₉ und R_ liegen, leitet allein der Transistor 119, so daß jder Strom I₄ durch den Lastwiderstand 120 fließt und eine Spannung! !zwischen Erde und der Leitung 90 erzeugt. Hierbei handelt es sich Ium die für den Zustand 4 in der obigen Tabelle angegebene Spannung |von 1,000 Volt. In gleicher Weise läßt das Signal 0 auf den Leiitungen R₁, R₉ oder R^ den Strom I₁, I₉ oder I-, durch den Lastwiderstand 120 fließen, wobei sich die Wirkungen der Signale R₁' bis R₄ ¹ addieren. Die Widerstände 108 bis 111 sind so bemessen, daß die auf der Leitung 90 über dem Las twider stand 120 erzeugte Spannung für die vier Signale R₁' bis R₄ ¹ 0,080, 0,300, 0,620 und 1,000 Volt beträgt.

Die Transistoren 147 bis 150 und die entsprechenden Widerstände 153 bis 156 kompensieren in den Basisschaltungen der Transistoren 101 bis 104 entstehende üngenauigkeiten, die den Strom durch die und die Spannung über der Zenerdiode 140 verändern.

Die abgestufte Kurve 90' hat die Grundform einer Sinuswelle, wie sie in Fig. 5 gezeigt ist. Sie erläutert die Ausgabe des D/A-Konverters 24. Während die Zustände 0, 1, 2, 3, 4, 5, 6, 7, 8, 7,. 6, 5, 4, 3, 2, 1 und 0 mit zunehmenden Zählwerten des Zählers 82

ro 973 018 609814/0779

aufeinanderfolgen, wie aus der Tabelle A hervorgeht, wird die abgestufte Sinuswelle 90' erzeugt, wie sie in Fig. 5 dargestellt ist.

Das lineare Phasenfilter 26 glättet die abgestufte Spannungskurve 90' so, daß sie als Kurve 30' auf der Ausgangsleitung 30 des in den Fign. 1 bis 3 dargestellten Modulators erscheint. Für Trennungspegel auf Leitung 28 beträgt die Frequenz des Sinussignales j auf der Leitung 30 2200 Hz, die sich durch Division der Frequenz von 4 MHz durch 114 und eine weitere Division durch 16 ergeben. Die Division durch 114 ist auf den Zähler 62 zurückzuführen und ■die Division durch 16 auf den Zähler 82. Für entsprechende Dar- !Stellungen des Zeichen- und des Trennungspegels 28'_f der Signale j W bis Z¹, der Signale R ' bis R₄' _r des Signales 90' und des Signales 30' kann Fig. 4 herangezogen und daraus ersehen werden, wie eingegebene Binär-Signale abgegebene Analog-Signale mit dem 'in den Fign. 1 bis 3 gezeigten Gerät erzeugen.

Wenn Zeichenpegel (1) auf der Sendedatenleitung 28 liegt, wird I das ELipflop 32 mit der nächsten negativen Flanke des Signals vom Oszillator 34 eingeschaltet. Der Trigger 52 ist derselben Bauart wie der Trigger 32. Seine Ausgänge sind mit seinen Eingängen wie !dargestellt verbunden. Er schaltet unter Anstoß des Oszillators !34 dauernd hin und her und gibt so ein Ausgangssignal auf seine .Ausgangsleitung 54, das die halbe Frequenz von 4 MHz, d.h. 2 MHz

hat. Die UND-Glieder 44 und 74 werden durch den Inverter 40 jetzt gesperrt, da Zeichenpegel auf der Leitung 28 anliegt. Das UND-Glied I56 wird durch den Ausgang des Flipflops vorbereitet. Das Signal imit der halben Oszillatorfrequenz vom Trigger 52 läuft so durch 'das UND-Glied 56 und das ODER-Glied 58 zum Zähler 62, der somit jnur halb so schnell zählt wie vorher bei Trennungspegel auf der Leitung 28.

Auf der Ausgangsleitung 64 des Zählers 62 erscheint ein Impuls aller 104 Impulse, die über die Eingangsleitung 60 dem Zähler 62 !zugeführt werden. Das UND-Glied 72 ist vorbereitet durch das Signa!.

ro 973 018 60981 A/07 79

auf der Leitung 38 vom Flipflop 32 in eingeschaltetem Zustand. Die Impulse auf der Leitung 64 werden somit durch das UND-Glied 72 und das ODER-Glied 76 auf die Leitung 78 gegeben, die wie bekannt den Zähler 82 zählen lassen und die Sinusausgangswelle 3O¹ durch Wirkung des Übersetzers 22 , des D/A-Konverters 24 und des alters 26 erzeugen. Die Frequenz des Sinussignales 30" auf der Leitung 30 wird jedoch für Zeichenpegel von 2200 Hz auf 1200 Hz dadurch reduziert, daß das Signal mit halber Frequenz auf der Leitung 54 an den Zähler 62 angelegt wird und daß anstelle der 114ner-Zählleitung 66 die 104er-Zählleitung 64 des Zählers 62 benutzt wird. Die Frequenz von 12OO Hz ergibt sich durch Division der Frequenz von 4 MHz durch 2, 104 und 16.

Der in den Fign, 1 bis 3 dargestellte Modulator kann Sinus-Ifrequenzen auf der Ausgangsleitung 30 erzeugen, die fiir die nach-

stehend angegebenen, in USA üblichen Modemtypen vorgegeben sind:

TABELLE B Modem-Type Zeichen (" 1") Trennung ("Q")

Bell 202 1200 Hz 2200 Hz

Mini-12 1300 Hz 21OO Hz

Mini-6 1400 Hz 2000 Hz

103 Normal 1270 Hz 1070 Hz

103 Antwort 2225 Hz 2025 Hz

Bisher wurde beschrieben, wie der in den Fign. 1 bis 3 gezeigte Modulator Ausgangs signale mit 1200 und 2200 Hz liefert, so daß er die Aufgaben des Sendeteiles des Analog-Modems Bell 202 ausführen kann. Ausgangssignale mit 1300 Hz und 2100 Hz für die Anwendung Mini-12 werden auf ähnliche Weise erzeugt. Es wird jedoch ein Signal über die Mini-12-Leitung 7Od eingegeben anstatt über die Bell-2O2-Leitung 7Oe. Dadurch wird die Wirkung des Zählers und Decodierers 62 so verändert, daß er Impulse auf den Leitungen

ro 973 018 6 098 U/0779

und 66 für je 96 bzw. 119 Eingabeimpulse abgibt, die an die Stelle; von 104 und 114 Impulsen treten, die für die Anv/endung Bell 202 j notwendig waren. Die 2100 Hz für Trennungspegel auf der Sendedaten+ leitung 28 resultieren somit aus einer Division des Ausganges j von 4 MHz des Oszillators 34 durch 119 und durch 16. Das Signal j von 1300 Hz resultiert aus einer Division des Ausganges von 4 MHz j des Oszillators 34 durch 2, 96 und 16. - Die vorgesehenen Aus- ! gangssignale von 1400 Hz und 2000 Hz auf der Leitung 30 beim Modulator für die Mini-6-Anwendung unterscheidet sich von den Anwendungen Mini-12 und Bell 202 nur dadurch, daß ein Signal auf der Leitung 70c anstatt auf den Leitungen 7Od oder 7Oe eingegeben wird und dadurch die Einheit 62 einen Impuls auf der Leitung 64 aller 89 Eingangsimpulse und einen Impuls auf der Leitung 66 aller 125 Eingangsimpulse erzeugt.

!Aus der obigen Tabelle B ist zu ersehen, daß die Aus gangs fr equerijzen für die Modemtypen Bell 202, Mini-12 und Mini-6 ungefähr im Verhältnis 2s1 stehen, wobei die Trennungsfrequenz weniger als doppelt so groß ist wie die Zeichenfrequenz. Dazu kann das jFlipflop 52 auf seiner Ausgangsleitung 54 eine Halbfrequenz bei Zeichenpegel erzeugen, während die volle Frequenzabgabe des Oszillators 34 für die Trennungsfrequenz benutzt wird. In jedem !Fall stellt der Zähler und Decodierer 62 die Ausgabe so ein, daß die Trennungsfrequenz etwas kleiner ist als die doppelte Zeichenfrequenz .

Aus Tabelle B ist zu ersehen, daß die 103 Normalfrequenzen von 1270 Hz und 1070 Hz für Zeichen- und Trennungspegel relativ nahe beieinander liegen und daß die Trennungsfrequenz niedriger ist als die Zeichenfrequenz. Dasselbe gilt für die 103-Antwortfrequenzen von 2225 Hz und 2025 Hz, Die Normalfrequenzen werden benutzt, wenn ein 103-Modem eine Kommunikation mit einem anderen Modem am anderen Ende der Fernleitung einleitet,und die 103-Antwortfrequenzen werden durch das antwortende Modem zu Rückübertragungen benutzt.

ro 973018 6098U/0779

Da die 1O3-Normalfrequenzen dicht beieinander liegen und die

: 103-Antwortfrequenzen auch, wird die volle Ausgabe von 4 MHz des Oszillators 34 sowohl für die 103-Normal- als auch für die 103-Antwortfunktionen benutzt. In beiden Fällen wird ein Signal über die Leitung 48 gegeben, das das UND-Glied 44 sperrt und das UND-Glied 50 vorbereitet. Das Signal über die Leitung 4 8 wird vom JODER-Glied 71 geliefert, entweder von der 103-Normalleitung 70b 'oder von der 103-Antwortleitung 70a. Das UND-Glied 50 ist direkt |mit dem Ausgang des Oszillators 34 über die Leitung 36 verbunden. jso wird die volle Frequenz des Oszillators 34 dem Zähler und De- !codierer 62 über das UND-Glied 50 und das ODER-Glied 58 für die

!i03-Funktionen zugeführt.

Das eingegebene Signal auf der 103~Normalleitung 70b steuert die Decodierung in der Einheit 62 derart, daß ein Impuls auf der Leitung 64 aller 197 Impulse über die Eingangs leitung 60 bei Zeichen-'pegel und ein Impuls auf der Leitung 66 aller 234 Impulse über die ^Eingangsleitung 60 bei Trennungspegel erzeugt wird. Dabei ergibt sich die Trennungsfrequenz von 1070 Hz auf der Ausgangsleitung 30 durch Division der 4 MHz durch 234 und danach durch 16 mit Hilfe der Zähler 62 und 82, Die Zeichenfrequenz von 1270 Hz ergibt sich entsprechend mit Divisionen durch 197 und 16.

|Wenn die 103-Antwortleitung 70a ein angehobenes Signal führt, wird ein Impuls auf die Leitung 64 aller 112 Impulse über die Eingangsleitung 60 und ein Impuls auf die Leitung 66 aller 123 Impulse über die Leitung 60 abgegeben. Die Zeichenfrequenz von 2225 Hz und die Trennungs frequenz von 2025 Hz auf der Leitung 30. ergeben sich unter Divisionen durch 112 und 16 bzw. 123 und 16. Für die 103-Bedingungen ist die Halbfrequenzausgabe des Flipflops 52 nicht erforderlich, da in beiden Fällen die Zeichen- und Trennungsfrequenzen relativ nahe beieinander liegen. Die Trennungsfrequenz ist in jedem Fall etwas niedriger als die Zeichenfrequenz. Der Zähler und Decodierer 62 stellt sich auf diese Bedingungen ein.

ro973 018 809814/0779

Die Steuerung 68 läßt also einen Impuls auf den Leitungen 64 und 66 für die nachstehend angegebenen über die Leitung 60 eingegebenen Impulszahlen erfolgen:

TABELLE C
Eingeschaltete Impulszahl über Ltg. 60 für jeden Impuls auf;

S teuer leitung Ltg. 64 (bei Zeichen) Ltg. 66 (bei Trennung)

7Oe für Bell 202 104 114

7Od für Mini-12 96 119

70c für Mini-6 89 125

70b für 103 Normal 197 234

70a für 103 Antwort 112 123 i

Die Oszillatorfrequenz von 4 MHz wird übrigens neben der Zählerrückstellung mittels des Flipflops 80 auch zur Rückstellung des Zeichentriggers 32 benutzt.

• ι j Aufgabengemäß ist der erläuterte Modulator mit Digitalelementen j ausgeführt. Die beiden Zähler 62 und 82 bilden eine Digitalein- I !richtung zur Division der Frequenz des Oszillators 34. Um Sinus-

• i ; signale auf der Leitung 30 zu erzeugen, die für die Übertragung !über eine Telefonleitung geeignet sind, werden dann der Über-

'setzer 22 und der D/A-Konverter 24 hinter der Digitalausgabe !des Zählers 82 dazu benutzt, eine Sinusoidwelle zusammenzusetzen ((Welle 90' in den Fign. 4 und 5). Das lineare Phasenfilter 26 glättet die abgestufte Sinusoide so_# daß sie in der Form der ideal •geformten Sinuswelle erscheint (Welle 30· in den Fign. 4 und 5). Der Zähler 62 arbeitet abhängig von der Existenz eines Zeichenoder Trennungspegels auf der Sendedatenleitung 28 auf zweierlei Art; Er teilt die Eingabeimpulse über die Leitung 60 jeweils durch einen von zwei verschiedenen Nennern, so daß Zeichen- und Trennungsfrequenzen auf der Ausgangsleitung 30 abgegeben werden können. Der in den Fign. 1 bis 3 gezeigte Modulator kann für

ro 973 018 6098 U/07 7 9

solche Fälle benutzt werden, in denen die Trennungsfrequenz ungefähr doppelt so groß ist wie die Zeichenfrequenz; dabei wird die Wirkung des Frequenzteiler-Flipflops 52 mitbenutzt. In anderen Fällen, in denen Zeichen- und Trennungsfrequenz auf der Leitung 30 näher beieinander liegen, wird die Ausgangsfrequenz des Oszillators 34 sowoh]\für die Zeichen- als auch für die Trennungsfrequenz direkt benutzt.

Insbesondere aus Fig. 5 ist zu ersehen, daß die abgestufte Welle 90' sechzehn Stufen aufweist. Die Stufenfrequenz ist 16 mal so groß wie die Grundfrequenz der Sinuswelle 30'. Das lineare Phasenfilter 26 glättet die Welle 90' zur Sinuswelle 30'. Der D/AKonverter 24 verhält sich dabei von der Eingangsfrequenz unabhängig und arbeitet gleich gut bei allen Frequenzen, die in ihn eingegeben werden,

,Der Digitalteil 20 des Modulators ermöglicht einen volumenmäßig kleinen und dichtgepackten Modem. Er kann in integrierter Schalt-Sbauweise so ausgeführt werden, daß die für seinen Betrieb notwen-Idigen Spannungen zumindest in der Größenordnung dieselben sind, Idie auch moderne Computer benutzen.

UmdLe beschriebenen Funktionen ausführen zu können, wird der übersetzer 22 nach bekannten Prinzipien gebaut. Siehe dazu 'Introduction To The Theory Of Switching Circuits" von E.J. McCluskey, Verlag McGraw-Hill Book Company, Copyright 1968; insbesondere Kapitel IV. Das lineare Phasenfilter 26 ist ebenfalls nach bekannten Prinzipien ausführbar, die aufgezeigt sind in "Operational Amplifiers, Design And Applications" von Jerald G. Graeme, Gene E. Tobey und Lawrence P. Huelsman, Verlag McGraw-Hill Book Company, Copyright 1971; insbesondere Kapitel VIII.

ro 973 018 6098U/0779

Zusammenfassung:

Ein Frequenztastungs-Modulator wurde beschrieben/ der an seinem jAusgang Sinuswellensignale unterschiedlicher Frequenz für zwei !Modulatoreingangsbedingungen, nämlich für Zeichenpegel und Trennungspegel, abnehmbar macht. Zwei digitale Zähler sind dabei vorgesehen zur Teilung der Ausgangsfrequenz eines Oszillators durch verschiedene, mittels äußerlich angelegten Steuersignalen bestimmjbare Teiler. Ausgangssignale von diesen Zählern werden zur Kompojsition eines gestuften sinusoiden Zwischensignals verwendet. Mittels eines Filters am Ausgang wird dieses sinusoide Zwischensignal in ein ideales Sinussignal umgewandelt. Für Fälle, bei denen die Ausgangsfrequenzen für Zeichen und Trennung in einem ungefähren Verhältnis von 1;2 stehen, wird ein zusätzlicher digitaler Frequenzha.lbierer in Form eines rückgekoppelten Flipflops verwendet.

973 018 609814/0779

Claims (1)

1. PATENTANSPRÜCHE

   1. Digitaler Frequenztastungs-Modulator zur Abgabe von Sinuswellensignalen variierbarer Frequenz, in Abhängigkeit von dem Modulatoreingang zugeführten Signalpegeln,gekennzeichnet durch

   einen Oszillator (34) und eine dessen Ausgang nachgeschaltete digitale Zählanordnung (20) mit einer Vielzahl von Ausgängen (W, X, Y, Z) , an denen beim Erreichen charakteristischer Zählerstellungen diese markierende Zählsignale abnehmbar sind,

   unter Steuerung durch dem Modulatoreingang zugeführte Binärsignalpegel (Zeichen =1, Trennung = O) stehende Zählersteuerglieder (44, 50, 56, 58) zur Auswahl verschieden großer Zählgeschwindigkeiten in Abhängigkeit von den zugeführten Signalpegeln (1,0) und mit den Ausgängen der digitalen Zählanordnung (20) verbundene Synthesekreise (22 und 24), an deren Ausgang (Leitung 90) mit zunehmendem Zählstand (0-15) der Zählanordung (20) ein zuerst stufenweise wachsendes und dann ebenso wieder abfallendes Ausgangssignal (90*) sinusoidalen Verlaufs abnehmbar ist,

   !2, Modulator nach Anspruch l_f dadurch gekennzeichnet, : daß die an den Ausgängen (W, X, Y, Z) der Zählanordnung

   (20) abnehmbaren Zählsignale (W¹, X¹, Y¹, Z") Binärsignale (der Wertstufen 1, 2, 4, .,.) sind.

   3, Modulator nach einem der vorgenannten Ansprüche, gekennzeichnet durch ein Filter (26), dem das stufenförmige Ausgangssignal (90¹) sinusoidalen Verlaufs von den Synthesekreisen (22 und 24) zugeführt wird und das am Filterausgang (Leitung 30) ein geglättetes, ideales Sinussignal (30') abnehmbar macht.

   018 S098H/0779

   Modulator nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet,

   daß die Zählanordnung (20) aus einem ersten Zähler (62) und einem zweiten Zähler (82) besteht, daß der zweite Zähler (82) die Vielzahl von Ausgängen (W bis Z) für die Abnahme von Zählsignalen (W¹ bis Z¹) aufweist,

   daß der erste Zähler (62) eingangsseitig seitens des Oszillators (34) gespeist wird und zwei Zählerausgänge (Leitungen 64, 66) aufweist, die über die jeweilige Modulatorausgangsfrequenz bestimmende Steuerglieder (72, 74, 76) zum Eingang (Leitung 78) des zweiten Zählers (82) führen, daß am ersten Ausgang (Leitung 64) des ersten Zählers (62) der ZuführungsZeitpunkt einer ersten vorgegebenen Eingabeimpulszahl und am zweiten Ausgang (Leitung 66) dieses Zählers der ZuführungsZeitpunkt einer zweiten vorgegebenen Eingabeimpulszahl vom Oszillator (34) erkennbar ist und daß die genannten Steuerglieder (72, 74, 76) unter Einfluß des dem Modulatoreingang (Leitung 28) zugeführten Binärsignalpegels (Zeichen = 1, Trennung = O) den ersten oder zweiten Zählerausgang des ersten Zählers (62) zum Eingang des zweiten Zählers (82) selektiv durchschalten.

   Modulator nach Anspruch 4, gekennzeichnet durch eine die erste und zweite Eingabeimpulszahl für den ersten Zähler (62) vorgebende Decodiersteuerung (68) , über deren Eingänge (Leitungen 70a bis e) mittels Steuersignalen (Bell 202, Mini-12, Mini-6, 103 Normal, 103 Antwort) die die beiden Ausgänge des ersten Zählers (62) effektiv machenden Eingabeimpulszahlen wählbar sind.

   ro 973 018 8098 U /0779

   6. Modulator nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet,

   daß die Synthesekreise aus einem übersetzer (22) und einem nachgeschalteten Digital/Analog-Konverter (24) bestehen und

   daß der übersetzer (22) mit den Ausgängen des zweiten Zählers (82) verbundene Eingänge und mit den Eingängen des Konverters (24) verbundene Ausgänge aufweist, wobei der übersetzer (22) den Eingängen des Konverters (24) jeweils ein Einzelsignal oder eine Kombination von Signalen (R₁' bis R₄ ¹) als Varietät zuführbar macht, die zwar von der Varietät der den Übersetzereingängen zugeführten Ausgangssignale (W bis Z¹) des zweiten Zählers (82) verschieden_f mit dieser Varietät jedoch logisch nach vorgegebenen Übersetzungsbeziehungen fest "verknüpft ist.

   7. Modulator nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß in Verbindung mit dem Oszillator (34) ein Frequen2teiler (Flipflop 52) vorgesehen ist, wobei über die Zählersteuerglieder (44, 50, 56, 58) der Zählanordnung (20) selektiv entweder das Ausgangssignal des Oszillators (34) direkt oder mit geteilter Frequenz zuführbar ist.

   ro 973 018 6098 U/0779

   Leerseite