DE2530034C2 - Zähler zum Zählen von Taktsignalen - Google Patents

Description

Die Erfindung betrifft einen Zähler zum Zählen von Taktsignalen., bestehend aus 2/?+1 in Kaskade geschalteten Stufen mit je einem Eingang und einem Ausgang, von denen die eine Stufe ein Inverter ist und die restlichen 2n Stufen erste bis 2/j-ie Halbbit-Speicherstufen sind, die jeweils an ihrem Ausgang einen Ausgangszustand entsprechend einem Eingangsdatenzustand am Eingang in Abhängigkeit von zu zählenden Taktsignalen erzeugen, wobei die ungeradzahligen und die geradzahligen Halbbit-Schieberegisterstufen in Abhängigkeit von den Taktsignalen abwechselnd betätigt werden, wobei mindestens eines der Halbbit-Schieberegister einen zusätzlichen Eingang aufweist, um an seinem Ausgang einen Ausgangszustand entsprechend Eingangsdaten an einem Eingang zu erzeugen, wenn sich der Zusatzeingang auf einem ersten Spannungspegel befindet, und den Ausgang auf einen vorbestimmten Spannungspegel einzustellen vermag, wenn sich der Zusatzeingang auf einem zweiten Spannungspegel befindet, und wobei Einrichtungen zur Verbindung des Ausgangs der !atzten Stufe der

■to Kaskadenschaltung mit dem Eingang ihrer ersten Stufe und dem Zusatzeingang mindestens einer der Halbbit-Schieberegisterstufen vorgesehen sind.

Die US-PS 37 66 408 beschreibt einen Zähler mit einer Zahlenbereichsänderung von n, der einen Inverter und /J-I Einbit-Schieberegister aufweist und welcher ein Ausgangssignal mit einer Frequenz von dem l//7-fachen der Frequenz der zu zählenden Taktimpulse liefert. Bei diesem Zähler sind die Einbit-Schieberegister in Kaskade geschähet, wobei jedes ein Dateneingabe-Halbbit-Schieberegister sowie ein Datenauslese- oder Datenausgabe-Schieberegister aufweist und wobei der Inverter zwischen das Schieberegister der (n— l)-ten Stufe und das Schieberegister der ersten Stufe geschaltet ist.

Jedes Schieberegister der ersten bis (n—2)-ten Stufe oder der zweiten bis (n-\)-ten Stufe weist eine zusätzliche bzw. Rückstellklemme auf, und es vermag in Abhängigkeit von den zu zählenden Taktsignalen einen an seinen Eingang angelegten Datenimpuls zu seinem Ausgang zu übertragen, wenn der zusätzliche Eingang auf einem ersten Spannungspegel liegt, und an seinem Ausgang einen vorbestimmten Spannungspegel einzustellen, wenn der zusätzliche Eingang auf einem zweiten Spannungspegel oder -wert liegt. Wenn jedes Schieberegister der ersten bis (n—2)-ten Stufe einen zusätzlichen Eingang besitzt, ist der Ausgang des (n+l)-ten Schieberegisters an den zusätzlichen Eingang dieser Schieberegister angekoppelt, und wenn jedes der

zweiten bis (π— l)-ten Schieberegister einen zusätzlichen Eingang besitzt, ist der Ausgang des Inverters an die zusätzlichen Eingänge dieser Schieberegister angekoppelt Im zuerst genannten Fall ist der zusätzliche Eingang der Schieberegister an ein Datenausgabe-Halbbit-Schieberegister der Einbit-Schieberegister angeschlossen, während im zweitgenannten Fall der zusätzliche Eingang der Schieberegister an ein Dateneingabe-Halbbit-Schieberegister der Einbit-Schieberegister angekoppelt ist

Beim vorstehend umrissenen Zähler mit der Zahtenbereichsänderung von π sind n— 1 Einbit-Schieberegister oder 2(n—\) Halbbit-Schieberegister erforderlich. Bei einem Zähler mit dem Verhältnis 11 sind z. B. zehn Einbit-Schieberegister und somit zwanzig Halbbit-Schieberegister nötig.

In neuerer Zeit verwenden z. B. elektronische Tischrechner usw. hochdichte integrierte Schaltkreise, für deren Herstellung es wünschenswert ist die Zahl der in einem Schaltkreis für eine Funktion vorgesehenen Bauteile möglichst klein zu halten.

Aufgabe der Erfindung ist damit die Schaffung eines Zählers, der eine Zählung in einem gewünschten Zählverhältnis unter Verwendung einer kleineren Zahl von Halbleiterelementen durchzuführen vermag.

Ausgehend von dem Zähler der eingangs definierten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß mindestens eine (Y-te Stufe) der geradzahligen zweiten bis 2(n- l)-ten Halbbit-Schieberegisterstufen oder mindestens eine (Y-te Stufe) der ungeradzahligen dritten bis (2n-3)-ten Halbbit-Schieberegisterstufen den Zusatzeingang aufweist und daß der Inverter an den Eingang einer der ersten bis y-ten Schieberegisterstufen oder an den Ausgang einer der V-ten bis 2n-ten Schieberegisterstufen angeschlossen ist.

Besonders vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 9.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es zeigen

Fig. 1 und 2 Blockschaltbilder von Zählern gemäß spezieller Ausführungsformen der Erfindung, und

Fig.3 und 4 Schaltbilder von Zählern gemäß der Erfindung, bei denen Oberflächen-Feldeffekttransistoren verwendet werden.

Fig. 1 veranschaulicht einen Verhältnis-U-Zähler oder Zahlenbereichsänderungs-11-Zähler, bei dem nur beim Schieberegister 53 der dritten Stufe der zusätzliche Eingang /' an den Ausgang O des Schieberegisters der letzten Stufe Si angekoppelt ist. Bei der Ausführungsform gemäß Fig. 1 kann der Inverter /„ an einen beliebigen Punkt zwischen dem Ausgang eines Dateneingabe-Halbbit-Schieberegisters im dritten Einbit-Schieberegister Si mit dem zusätzlichen Eingang /'und dem Eingang des Dateneingabe-Halbbit-Schieberegisters des ersten Einbit-Schieberegisters S\ angeschlossen sein.

Bei dieser Ausführungsform sei angenommen, daß die Ausgänge der Schieberegister S₁-S₇ anfänglich im »O«-Zustand stehen, so daß sich der Ausgang des Inverters I_n demgemäß im »1«-Zustand befindet. In diesem Fall sind fünf aufeinanderfolgende Paare von Taktsignalen Φι, Φ2 erforderlich, um die Ausgänge der Schieberegister Si-Si durch das Ausgangssignal »l« des Inverters I_n in den Zustand »1« zu versetzen. Wenn das Ausgangssignal des !e'zten Schieberegisters 57 zu einer »1« wird, wird das Ausgangssignal des dritten Schieberegisters S3 zu »0«. Um die Ausgänge der Schieberegister 54-57 durch das Ausgangssignal »0« des Schieberegisters S₃ in den »0«- oder Null-Zustand zu bringen, sind außerdem die nächsten vier aufeinanderfolgenden Paare von Taktsignalen Φι, Φ₂ erforderlich. Zu dem Zeitpunkt, an welchem das Ausgangssignal des Schieberegisters S; zu »0« wird, sind die Ausgangssignale der Schieberegister 5i und 52 im »I«-Zustand Um nun die Ausgangssignale der Schieberegister 5i und 52 in den

to Null-Zustand zu versetzen, sind die beiden folgenden Paare von Taktsignalen Φ₎₍ Φ₂ nötig. Wie aus den vorstehenden Ausführungen hervorgeht werden die Ausgänge der Schieberegister 5_t - S₇ bei Eingang der elf Paare von Taktsignalen Φι, Φ₂ sämtlich in den ursprünglichen Null-Zustand zurückgeführt so daß der Zähler gemäß Fig. 1 eine Zählung auf der Grundlage eines Verhältnisses von 11 durchführt

Es sei angenommen, daß bei der Ausführungsform von F i g. 1 eine Zahl von π Schieberegistern vorgesehen ist Wenn iivdiesem Fall bei einem X-ten Schieberegister ein zusätzlicher Eingang /' an d^i Ausgang des Schieberegisters der n-ten Stufe angekoppelt ist erfolgt die Zählung im Verhältnis von 2n-X(mit X = eine ganze Zahl von 1 bis n/2), wenn π eine gerade Zah! ist und von 1 bis (η-\)Ι2, wenn π eine ungerade Zahl ist. Bei der Ausführungsform gemäß Fig. 1, bei welcher /7=7, können alle Schieberegister S\ — Sz einen zusätzlichen Eingang /'aufweisen. Wenn z. B. das Schieberegister 5i einen zusätzlichen Eingang /'aufweist, wird eine Zählung mit Zahlenbereichsänderung von 13 (2-7-1 = 13) durchgeführt Ist dagegen das Schieberegister 5i mit einem solchen Eingang /' versehen, wird eine Zählung mit Zahlenbereichsänderung von 12 (2 · 7-2=12) durchgeführt. Im zuerst genannten Fall sollte der Inverter I_n an den Eingang oder Ausgang des Dateneingabe-Halbbit-Schieberegisters im Schieberegister 5| angekoppelt sein, während er im zweitgenannten Fall zwischen den Eingang des Dateneingabe-Halbbit-Schieberegisters im Schieberegister 52, und den Ausgang des entsprechenden Halbbii-Schieberegisters im Schieberegister 5| eingeschaltet ist

Wenn die Ausführungsform gemäß F i g. 1 als Zähler mit einer Zahl von 2/j-Halbbit-Schieberegistern angesehen wird, braucht nur das Datenausgabe-Halbbii-Schieberegister in einer 2>V-ten Stufe einen zusätzlichen Eingang aufzuweisen, vorausgesetzt, daß X eine ganze Zahl von 1 bis n/2, wenn η eine gerade Zahl ist, und von 1 bis (n—1)/2 ist, wenn η eine ungerade Zahl ist.

Fig.2 veranschaulicht einen Verhältnis-11-Zähler oder Zahlenbereichsänderungs-11-Zähler, bei dem nur ein Einbit-Schieberegister 5₄ der vierten Stufe einen Zusatzeingang /'aufweist Es sei angenommen, daß alle Ausgänge der Schieberegister 5i-5₇ zunächst im ZusCanci »0« stehen, so daß sich der Ausgang des Inverters I_n im Zustand »1« befindet. In diesen Fall sind drei aufeinanderfolgende Paare von Taktsignalen Φι, Φ2 nötig, um die Ausgänge der Schieberegister Ss-S₇ durch den Ausgang »1« des Inverters I_n in den »1 «-Zustand zu bringen. Bei Ankunft der nächsten vier Paare von Taktsignalen Φι, Φ2 wird der Ausgang der Schieberegister S\— St zu einer »1«, und entsprechend gelangt der Ausgang des Inverters I_n in den Zustand »0«. Um nun den Ausgang der Schieberegister 5s —57 durch den »0«-Ausgang des Inverters /„ in den Zustand »0« zu bringen, sind weiterhin die /olgenden drei Paare von Taktsignalen Φι, Φ2 erforderlich. Zu diesem Zeitpunkt entsprechen die Ausgänge der Schieberegister 5i— St einer »1«. Um den Ausgang jedes Schieberegisters

5| — 5» in den »O«-Zustand zu versetzen, sind weiterhin die nachfolgenden vier Paare von Taktsignalen Φ\, Φ] nötig. Dies bedeutet, daß der Ausgang jedes Schieberegisters bei Eingang der aufeinanderfolgenden df Paare von Taktsignalen Φι, Φι in den ursprünglichen »O«-Zustand zurückgeführt wird. Infolgedessen wird eine Zählung von 14 durchgeführt.

Es sei angenommen, daß die Ausführungsform gemäß F i g. 2 η Einbit-Schieberegister aufweist. Wenn η eine gerade Zahl ist, sollte eines der Einbit-Schieberegister dir zweiten bis (n+2)/2-ien Stufe einen Zusatzeingang /' aufweisen. Wenn dagegen π eine ungerade Zahl ist, sollte eines der Einbit-Schieberegister der zweiten bis (n+l)/2-ten Stufe einer. Zusatzeingang /'aufweisen. Wenn das Einbit-Schieberegister der A"-ten Stufe einen solchen Zusatzeingang /'aufweist, kann eine Zählung im Verhältnis von 2n — (X— I) erfolgen. Die Ausführungsform von Fig. 2 veranschaulicht den Fall mit n = 7 und X= 4.

Die Ausführungsform gemäß F i g. 2 sei als 2n-Halbbit-Schieberegister aufweisend angesehen. In diesem Fall kann das Halbbit-Schieberegister der (2.Y-l)-ten Stufe (entsprechend dem Dateneingabe-Halbbit-Schieberegister im Einbit-Schieberegister der X-ten Stufe) einen Zusatzeingang /'besitzen. Der Inverter /„ kann an den Ausgang eines der Halbbit-Schieberegister der (2X— l)-ten bis 2n-ten Stufe angeschlossen sein.

F i g. 3 zeigt eine Schaltungsanordnung eines Verhältnis-11-Zählers oder Zahlenbereichsänderungs-11 -Zähler der Art gemäß F i g. 1, jedoch mit unterschiedlicher Anschlußposition eines Inverters /„. Von den 14 Stufen der Halbbit-Schieberegister 5|'-Su' ist nur das sechste Halbbit-Schieberegtster S₆', welches dem Datenausgabe-Halbbit-Schieberegistci des dritten Einbit-Schieberegisters 5j entspricht, als taktgesteuertes NOR-Glied ausgelegt.

In Fig. 4 ist e;;ne Schaltungsanordnung eines Verhältnis-11-Zählen· oder Zahlenbereichsänderungs-11-Zählers der Art gemäß Fig.2, jedoch mit anderer Anschlußposition eines Inverters /„dargestellt Von den 14 Stufen der Halbbit-Schieberegister Si' -SiS ist nur das siebente Halbbit-Schieberegister Sz' entsprechend dem Dateneingabe-Halbbit-Schieberegister des Einbit-Schieberegisters S* der vierten Stufe, als taktgesteuertes NOR-Glied ausgelegt Der Grund hierfür besteht darin, daß der Inverter /„zwischen das Dateneingabe-Halbbit-Schieberegister Su' und das Datenausgabe-Halbbit-Schieberegister Sn' im Einbit-Schieberegister S7 eingeschaltet ist.

Obgleich die Zähler gemäß den F i g. 3 und 4 komplementäre Oberflächen-Feldeffekttransistoren verwenden, kann jeder Zähler auch unter Verwendung nur von p- oder n-Kiinal-Oberflächen-Feldeffekttransistoren aufgebaut sein. Während bei den beschriebenen Ausführungsformen dynamische Schieberegister vorgesehen sind, können auch statische Schieberegister verwendet werden. Außerdem kann erfindungsgemäß eine takigesteuerte, bistabile Schaltung aus zwei über Kreuz gekoppelten NAND/NOR-Gliedern als Halbbit-Schieberegister angewandt werden. In diesem Fall wird eine Inverterstufe zwischen zwei Einbit-Schieberegisterstufen eingeschaltet.

Hierzu 3 Blatt Zeichnungen

Claims (9)

Patentansprüche:

1. Zähler zum Zählen von Taktsignalen, bestehend aus 2/7+1 in Kaskade geschalteten Stufen mit je einem Eingang und einem Ausgaog, von denen die eine Stufe ein Inverter ist und die restlichen 2/r Stufen erste bis 2n-te Halbbit-Speicherstufen sind, die jeweils an ihrem Ausgang einen Ausgangszustand entsprechend einem Eingangsdatenzustand am Eingang in Abhängigkeit von zu zählenden Taktsignalen erzeugen, wobei die ungeradzahligen und die geradzahligen Halbbit-Schieberegisterstufen in Abhängigkeit von den Taktsignalen abwechselnd betätigt werden, wobei mindestens eines der Halbbit-Schieberegister einen zusätzlichen Eingang aufweist, um an seinem Ausgang einen Ausgangszustand entsprechend Eingangsdaten an einem Eingang zu erzeugen, wenn sich der Zusatzeingang auf einem ersten Spannungspegel befindet, und den Ausgang auf einen vorbestimmten Spannungspegel einzustellen vermag, wenn sich der Zusatzeingang auf einem zweiten Spannungspegel befindet, und wobei Einrichtungen zur Verbindung des Ausgangs der letzten Stufe der Kaskadenschaltung mit dem Eingang ihrer ersten Stufe und dem Zusatzeingang mindestens einer der Halbbit-Schieberegisterstufen vorgesehen sind,dadurch gekennzeichnet, daß mindestens eine (Y-te Stufe) der geradzahligen zweiten bis 2(n— l)-ten Halbbit-Schieberegisterstufen oder mindestens eine (Y-It Stufe) der ungeradzahligen dritten bis (2n—3)-ten Halbbit-Schieberegisterstufen den Zusatzeingang aufweist und daß der Inverter an den Eingacig eine; der ersten bis V-ten Schieberegisterstiifen oder an den Ausgang einer der V-ten bis 2n-ten Schiebe.« gisterstufen angeschlossen ist.

2. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß jedes der aufeinanderfolgenden zweiten bis 2X-ten Halbbit-Schieberegister (mit X — eine ganze Zahl von 2 bis (n—2) den Zusatzeingang aufweist und daß die Inverterstufe an die erste Halbbit-Schieberegisterstufe angeschlossen ist.

3. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß jede der ungeradzahligen Stufen des dritten bis (2X-l)-ten Halbbit-Schieberegisters (mit X = eine ganze Zahl von 3 bis n— 1) den Zusatzeingang aufweist und daß die Inverterstufe an den Ausgang einer der (2X-1)-ten bis 2n-ten Halbbit-Schieberegisterstufen angeschlossen ist.

4. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß nur die 2A"-te Halbbit-Schieberegisterstufe den Zusatzeingang aufweist, wobei X eine ganze Zahl von 1 bis n/2 bedeutet, wenn η eine gerade Zahl ist, und von 1 bis (n—\)l2 bedeutet, wenn η eine ungerade Zahl ist, und daß die Inverterstufe an den Eingang einer der ersten bis 2X-ten Halbbit-Schieberegisterstufen angeschlossen ist.

5. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß nur eine (2X-I)-Ie Halbbit-Schieberegisterstufe den Zusatzeingang aufweist, wobei X eine

ganze Zahl von 2 bis — + I, wenn η eine gerade Zahl

ist, und von 2 bis (n+\)/2 bedeutet, wenn η eine ungerade Zahl ist, und daß die Inverterstufe an den Ausgang einer der (2X— l)-ten bis 2n-ten Halbbit-Schieberegisterstufen angeschlossen ist.

6. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß eine auf ein Frei(gabe)signal ansprechende

Einrichtung vorgesehen ist, die zumindest einen der Ausgänge der Halbbit-Schieberegisterstufen auf einen vorbestimmten Spannungspegel einstellt.

7. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß jede Halbbit-Schieberegisterstufe einen taktgesteuerten Inverter aufweist

8. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß die Schieberegisterstufen und die Inverterstufe aus Oberflächen-Feldeffekttransistore-i gebildet sind.

9. Zähler nach Anspruch 1, dadurch, gekennzeichnet, daß die Schieberegisterstufen und die Inverterstufe jeweils aus komplementären Oberflächen-Feldeffekttransistoren gebildet sind.