DE2525097B2 - Verfahren zum Betrieb eines n-Kanal-Speicher-FET - Google Patents

Verfahren zum Betrieb eines n-Kanal-Speicher-FET

Info

Publication number
DE2525097B2
DE2525097B2 DE19752525097 DE2525097A DE2525097B2 DE 2525097 B2 DE2525097 B2 DE 2525097B2 DE 19752525097 DE19752525097 DE 19752525097 DE 2525097 A DE2525097 A DE 2525097A DE 2525097 B2 DE2525097 B2 DE 2525097B2
Authority
DE
Germany
Prior art keywords
channel
gate
memory
zone
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752525097
Other languages
English (en)
Other versions
DE2525097C3 (de
DE2525097A1 (de
Inventor
Bernward Dipl.-Ing. 8000 München Rössler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752525097 priority Critical patent/DE2525097C3/de
Priority to AT0646575A priority patent/AT365000B/de
Priority to GB3698375A priority patent/GB1517927A/en
Priority to CA235,230A priority patent/CA1070427A/en
Priority to AU84797/75A priority patent/AU498494B2/en
Priority to FR7528356A priority patent/FR2285677A1/fr
Priority to CH1198075A priority patent/CH607233A5/xx
Priority to DK419975A priority patent/DK143923C/da
Priority to NL7511017A priority patent/NL175561C/xx
Priority to IT2734475A priority patent/IT1042632B/it
Priority to JP11352275A priority patent/JPS5157255A/ja
Priority to SE7510544A priority patent/SE411808B/xx
Priority to BE160218A priority patent/BE833633A/xx
Priority to SU762322338A priority patent/SU791272A3/ru
Publication of DE2525097A1 publication Critical patent/DE2525097A1/de
Priority to US05/750,860 priority patent/US4087795A/en
Publication of DE2525097B2 publication Critical patent/DE2525097B2/de
Application granted granted Critical
Publication of DE2525097C3 publication Critical patent/DE2525097C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung stellt eine besondere Ausgestaltung des Gegenstandes der Zusatzanmeldung P 25 05 816.6 dar. Diese Zusatzanmeldung stellt ihrerseits einen Zusatz zur Hauptanmeldung P 24 45 137.4 dar.
Die Erfindung betrifft nämlich ein Verfahren zum Betrieb eines n-Kanal-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone und ein über dem zwischen der Source-Zone und der Drain-Zone liegenden Kanalbereich angeordnetes, von einem Isolator allseitig umgebenes Speichergate sowie ein kapazitiv, auf das Speichergate einwirkendes Steuergate aufweist, wobei im Betrieb das Speichergate entweder ungeladen oder negativ aufgeladen ist, wobei ferner die negative Aufladung des Speichergate durch Zufuhr von Elektronen vom Kanalbereich durch den Isolator hindurch zum Speichergate erfolgt und wobei der Ladungszustand des Speichergate dadurch festgestellt wird, daß an die Drain-Zone ein gegenüber der Source-Zone positives Potential angelegt wird und gleichzeitig dem Steuergate ein solches Potential gegenüber der Source-Zone zugeführt wird, daß der Kanal bei ungeladenem Speichergate leitend und bei negativ aufgeladenem Speichergate nichtleitend ist (Lesen), wobei zur Zufuhr von Elektronen zum Speichergate an die Drain-Zone bei mittels des Steuergate leitend gesteuertem Kanal ein so hohes positives Potential gelegt wird, daß Elektronen im Kanalbereich eine solche Energie erreichen, daß sie den Isolator durchdringen und zum Speichergate gelangen (Aufladen durch Kanalinjektion), wobei zum Entladen des Speichergate zwischen einerseits dem Steuergate und andererseits dem Kanalbereich oder der Source-Zone oder der Drain-Zone eine Löschspannung angelegt wird, bei der das Steuergate negativ gegenüber dem jeweils anderen Bereich ist.
In Fig.4 der Hauptanmeldung P 24 45 137 ist ein spezielles Beispiel gezeigt, bei welchem ein solcher n-Kanal-Speicher-FET mehrfach in einer Speichermatrix, in integrierter Technik auf einem Substrat hergestellt, vorgesehen ist, wobei jeder n-Kanal-Speicher-FET für sich jeweils eine Speicherzelle bildet. Hierbei sind die Anschlüsse der Steuergates jeweils einer Speicherzelle über eine ente Steuerleitung X, und die einen Anschlüsse der zwei Anschlüsse aufweisenden Hauptstrecken aller n-Kanal-Speicher-FETs untereinander über einen gemeinsamen Schaltungspunkt So leitend verbunden.
Gemäß der Zusatzanmeldung P 25 05 816.0 kann das
geladene, also programmierte Speichergate solcher Speicherzellen mittels einer zwischen dem Steuergate und der Hauptstrecke zugeführten Löschspannung durch einen Effekt entladen werden, der im Speichergate gespeicherte Elektronen, die durch die ^öschspannung in Richtung vom Speichergate weg in den Isolator zwischen Speichergate und Hauptstrecke hinein beschleunigt werden, zum Abfließen durch den Isolator zur Hauptstrecke, also zum Kanal oder zum Drain oder zur Source, veranlaßt. Dazu wird eine Löschspannur.g entsprechender Polarität und Amplitude zwischen Sleuergate und jenem Bereich der Hauptstrecke angelegt, wohin die Entladung erfolgen soll. Bei der vorliegenden Erfindung ist der genannte Effekt vorwiegend durch den Fowler-Nordheim-Tunneleffekt gebildet, der bereits in der Zusatzanmeldung P 25 05 816 beschrieben wurde. Dort wurde auch bereits offenbart, daß sich dem Elektronen-Entladungsstrom, der vom Speichergate zur Hauptstrecke fließt, häufig ein Löcher-Entladungsstrom überlagert, der wegen seiner entgegengesetzten Stromrichtung ebenfalls das Speichergate entlädt
Aus der Zusatzanmeldung P 25 05 816 geht auch hervor, daß der n-Kanal-Speicher-FET sowohl mit Hilfe des Fowler-Nordheim-Tunneleffektes mehrfach wiederholbar elektrisch gelöscht, als auch anschließend elektrisch neu programmiert werden kann. Die elektrische Löschung und auch die elektrische Neupro grammierung kann bei geeigneten Spannungsamplituden vorteilhafterweise innerhalb kurzer Zeit, nämlich z. B. innerhalb von einigen 10ms, z.B. bei ca. 35V Spannungsimpulsen zwischen Speichergate und Hauptstrecke, beim erstmaligen Löschen und z. B. innerhalb einer Minute beim 20. Löschen, erreicht werden. Die gemessenen Löschdauern ändern sich also normalerweise, und zwar steigen sie von Löschung zu Löschung an. Die Löschdauer wird schließlich einen höchstzulässigen, an sich beliebig festsetzenden Wert übersteigen, ab welchem man die Löschung als gestört und nicht-mehrmöglich betrachten kann. Der für die elektrische Löschung benötigte Aufwand ist gering.
Die Erfindung beruht auf neuen Erkenntnissen über die Ursachen und über die Abhilfemöglichkeiten der von Programmierung zu Programmierung wachsenden, jeweils nötigen Löschdauern. Die Erfindung löst die Aufgabe, das Anwachsen der Löschdauern, das sonst von Löschung zu Löschung zu beobachten ist, stark zu vermindern, durch die im Kennzeichen des Hauptanspruches angegebene Maßnahme. Da die durch die Erfindung notwendigen Löschdauern erheblich langsamer anwachsen — falls sie überhaupt wachsen —, kann mit Hilfe der erfindungsgemäßen Maßnahme die Anzahl der ohne Störungen möglichen Löschungen und Neuprogrammierungen erheblich vergrößert werden. Durch die Erfindung wird also auch die Lebensdauer des n-Kanal-Speicher-FET vergrößert, weil die Löschdauern nicht mehr so rasch unzulässig hohe Werte erreichen.
Die Löschspannung kann z. B. sägezahnförmig, oder auch impulsförmig mit sehr flach ansteigender Vorder- (,0 flanke und konstantem, dem Endwert entsprechenden Dach sein, oder auch durch eine amplitudenmodulierte Impulsfolge mit langsam steigender Amplitude gebildet sein. Die dadurch erreichten Verbesserungen beim Löschen, also die größere Störungsfreiheit, und Weiterbildungen der Erfindung werden anhand der in den Fig. 1 und 2 gezeigten Ausführungsbeispiele näher erläutert, wobei die
F i g. 1 erfindungsgenaße, zu einer Speichermatrix angeordnete n-Kanal-Speicher-FETs und die
F i g. 2 eine besondere Ausgestaltung eines einzelnen n-Kanal-Speicher-FET zeigen.
In Fig. 1 sind n-Kanal-Speicher-FETs Ti bis T4 gezeigt. Die zweidimensionale Speichermatrix kann auch viel mehr als nur vier solche n-Kanal-Speicher-FETS enthalten. Die einzelnen n-Kanal-Speicher-FETs enthalten jeweils neben einem steuerbaren Steuergate ein allseitig von einem Isolator umgebenes, in elektrischer Hinsicht floatendes Speichergate, vergleiche z.B. in Fig.2 das Speichergate Gi. Das Speichergate wird beim Programmieren durch Elektronen, hier Ke, die mittels Kanalinjektion im eigenen Kanal, hier an der Kanalstelle V, erzeugt, d. h. aufgeheizt sind, negativ aufgeladen. Nach dieser negativen Aufladung wirkt das Speichergate, hier G 1, vor allem beim Lesen, mittels seiner negativen Aufladung durch Influenz in den Source-Drain-Strom hemmender Weise auf die Hauptstrecke, hier auf deren ersten Teil K 1, ein. Nach dem Programmieren ist also die Hauptstrecke, hier Ki/K 2, in einen übermäßig sperrenden Zustand gesteuert, wie in der oben zitierten Hauptanmeldung P 24 45 137.4 ausführlich beschrieben ist.
Das geladene, also programmierte Speichergate, hier Gi, kann gemäß der Zusatzanmeldung P 25 05 816 mittels einer zwischen dem Steuergate und der Hauptstrecke zugeführten Löschspannung durch den Fowler-Nordheim-Turneleffekt entladen werden, der im Speichergate gespeicherte Elektronen zum Abfließen durch den Isolator, hier Is, zur Hauptstrecke veranlaßt. In der Zusatzanmeldung ist auch beschrieben, daß sich beim Löschen diesem Elektronen-Entladungsstrom ein Löcher-Entladungsstrom an der gleichen Stelle des Isolators überlagern kann. Die Löcher fließen dabei in entgegengesetzter Richtung wie die Elektronen, so daß der Löcher-Entladungsstrom ebenfalls entladend auf das Speichergate G i wirkt.
Die Erfindung geht von der Erkenntnis aus, daß der Löcher-Entladungsstrom im wesentlichen aufgrund des dem Fowler-Nordheim-Tunneleffekts überlagerten Avalanche-Effektes entsteht. Dieser Avalanche-Effekt ist in der Zusatzanmeldung insbesondere in Zusammenhang mit der Kurve F2 der dortigen F i g. 2 beschrieben. Es zeigte sich, daß das von Löschung zu Löschung starke Ansteigen der Löschdauer vor allem mit dem Auftreten des Löcher-Entladungsstroms zusammenhängt. Aufgrund der Löcher werden nämlich die im Isolator /5 — normalerweise unvermeidbar vorhandenen — Haftstellen mit Löchern besetzt, welche eine Vergiftung des Isolators bewirken. Diese im Isolator haftenden Löcher verursachen ein Ansteigen der für die Löschung notwendigen Mindestlöchspannungen und der für die Löschung notwendigen Lösendauern.
Es zeigte sich, daß das starke Ansteigen der Löschdauern, welche sonst zur völligen Vergiftung und völligen Störung der Löschungen führt, völlig oder doch zumindest weitgehend vermieden werden kann, wenn man beim Löschen die Löschspannung — vergleiche die Potentiale Urund Utin Fig. 1,die an die Hauptstrecke und an das Steuergate G 2 des n-Kanal-Speicher-FET Ti angelegt werden .. nur langsam auf ihren Endwert ansteigen läßt. Die Löschspannung soll nämlich z. B. sägezahnförmig kontinuierlich innerhalb von drei Sekunden von Null V auf ihren Endwert, z. B. +35 V, zwischen der Hauptstrecke und dem Steuergate G 2 ansteigen. Man kann dazu tür das Potential Ul konstant ErdDotential und für das Potential Ur ein dazu positives,
ansteigendes Potential wählen. Man kann auch eine entsprechende amplitudenmodulierte Folge positiver Impulse zum Löschen verwenden, deren Amplitude ebenso langsam sägezahnförmig, gleichsam kontinuierlich, ansteigt — in diesem Fall handelt es sich um eine amplitudenmodulierte Impulsfolge, wobei die Hüllkurve der Amplitudenspitze sägezahnförmig langsam kontinuierlich auf jenen Endwert bei dem das Speichergate gelöscht ist, ansteigt. Der Endwert der Sägezahnspannung kann anschließend auch noch einige Zeit konstant andauern, um auch in dieser Zeit die Entladung fortzusetzen.
Durch eine solche langsam ansteigende Löschspannung, statt einer von Anfang an hohen Löschspannung, erfolgt die Entladung des Speichergate G 1 zur langsam nach und nach, sobald die Spannung Fl zwischen Speichergate und Hauptstrecke, also Drain oder Source, erreicht ist. Durch die nun beginnende Entladung des Speichergate hat diese Spannung die Tendenz, kleiner zu werden. Weil aber die Steuergate-Hauptstrecke-Löschspannung weiter ansteigt, ist die Spannung zwischen Speichergate und Hauptstrecke trotzdem weiterhin gleich der für den Fowler-Nordheim-Tunneleffekt minimal möglichen Spannung Fl oder nur wenig höher, vergleiche Fl in F i g. 2 der Zusatzanmeldung — besonders bei optimaler Dimensionierung der Isolatordicke x. Die Entladung erfolgt bei der Erfindung nur durch den Fowler-Nordheim-Tunneleffekt, weil die zwischen dem Speichergate G1 und der Hauptstrecke wirksame, trotz des langsamen Steuergate-Hauptstrekke-Spannungsanstiegs wegen der Kleinheit des Elektronen-Entladungsstroms angenähert konstant bleibende Spannung jeweils kleiner als F2 ist, so daß kein aufgrund des Avalanche-Effektes überlagerter Löcher-Entladungsstrom gleichzeitig fließen kann — vergleiche die für die Erzeugung eines Löcher-Entladungsstroms nötige hohe, bei der Erfindung nicht mehr erreichte Mindestspannung F2 in Fig.2 der Zusatzanmeldung, solange die Dicke χ des Isolators Is nicht ungewöhnlich große Werte, vergleiche HOnm in Fig. 2 der Zusatzanmeldung, übersteigt. Aufgrund der erfindungsgemäßen Maßnahme wird also der durch den Avalanche-Effekt überlagerte Löcher-Entladungsstrom vermieden. Statt dessen tritt aufgrund des erfindungsgemäß langsamen Ansteigens der Löschspannung nur der Fowler-Nordheim-Tunneleffekt auf, der vorteilhafterweise bereits bei relativ niedrigen Spannungen nach und nach die Entladung des Speichergate G 1 bewirkt.
Da bei dem Verfahren nach der Erfindung der Löcher-Entladungsstrom vermieden wird, werden die Haftstellen im Isolator Is nicht mehr mit solchen Löchern besetzt. Während des langsamen Ansteigens der Steuergate-Hauptstrecken-Löschspannung fließt bei der Erfindung allmählich, also nur nach und nach, der Elektronen-Entladungsstrom, ohne daß die Spannung zwischen Speichergate G 1 und Hauptstrecke die der Kurve F2 entsprechende Höhe erreicht. Der Anstieg der Löschspannung Ur/Ut soll bei der Erfindung also so langsam erfolgen, daß kein Löcher-Entladungsstrom fließt und daß die Löschdauer möglichst konstant bleibt — ein Indiz für das Fließen von Löcher-Entladungsstrom erhält man durch Messung der Spannung zwischen dem floatenden Substrat HT und jenem Bereich S oder D, zu dem hin die Elektronenentladung erfolgen soll: diese Spannung steigt, falls auch Löcher fließen. Der für die Erfändung höchst zulässige Wert für die Schnelligkeit des Anstiegs der Löschspannung kann für den jeweils erwähnten Aufbau des n-Kanal-Spei-
eher-FET auch durch einen Versuch an einem Probeexemplar ermittelt werden — zulässig ist nur eine solche Schnelligkeit dieses Anstiegs, bei der trotz mehrfachen Löschens und Neuprogrammierens kein wesentlicher Anstieg mehr der jeweiligen Löschungsdauer beobachtet wird.
Wegen dieser Vermeidung dei Vergiftung kann nunmehr auch die Löschung über die gleiche Isolatorstelle zugelassen werden, über die die Programmierung erfolgte. Man kann also, vergleiche F i g. 2, zuerst die Programmierung an einer Drain-nahen Kanalstelle V mittels der aufgeheizten Elektronen Ke bewirken und anschließend die Löschung zum Drain D hin mittels des Elektronen-Entladungsstromes Kd über praktisch die gleiche Isolatorstelle bewirken. Auch in diesem Fall beobachtet man nicht den sonst üblichen, unangenehm starken Anstieg der Löschdauer und der Neuprogrammierdauer und auch nicht die bei Vergiftung übliche zu geringe Aufladung des Speichergate nach der Neuprogrammierung.
Um die Löschung des n-Kanal-Speicher-FET zu verbessern, kann man eine Weiterbildung seines Aufbaus anwenden, welche eine übermäßige Entladung des Speichergate G1 zuläßt, ohne daß aufgrund dieser übermäßigen Entladung der ganze Kanal des n-Kanal-Speicher-FET in den leitenden Zustand gesteuert wird. Bei dieser Weiterbildung ist vorgesehen, daß das Speichergate des n-Kanal-Speicher-FET jeweils nur einen sich über die ganze Breite des Kanals erstreckenden ersten Teils, vergleiche Kt in F i g. 2 des Kanals Ki/K 2 bedeckt. Dieser erste Kanalteil Ki soll diejenige Kanalstelle V enthalten, die mittels Kanalinjektion beim Programmieren die aufgeheizten Elektronen emittiert; — oder der erste Kanalteil K i soll zumindest an diese Kanalsteiie V angrenzen. Zusätzlich ist vorgesehen, daß ein Steuergate G 2, aber nicht das Speichergate G 1, jeweils den restlichen, elektrisch in Reihe liegenden Teil, vergleiche K 2 in F i g. 2, des Kanals bedeckt, so daß der Zustand des ersten Teils K 1 des Kanals sowohl vom Steuergatezustand als auch vom Speichergatezustand, jedoch der Zustand des restlichen Teils Kl des Kanals nur vom Steuergatezustand gesteuert wird. Ein solcher Aufbau des n-Kanal-Speicher-FET ist bereits in der Patentanmeldung P 25 13 207.4 beschrieben.
F i g. 1 zeigt eine Speichermatrix, welche der in F i g. 4 der Hauptanmeldung P 24 45 137.4 gezeigten Speichermatrix angenähert entspricht Die hier in F i g. 1 gezeigte Speichermatrix ist jedoch mit den in F i g. 2 gezeigten Ausführungen des n-Kanal-Speicher-FET ausgestattet. Speichermatrizen mit solchen Weiterbildungen können vorteilhafterweise beim Löschen verschieden betrieben werden:
Erstens kann bitweise die in einem einzelnen n-Kanal-Speicher-FET gespeicherte Information gelöscht werden. Dazu muß die Löschspannung, z. B. zur Löschung des n-Kanal-Speicher-FET T3. zwischen der zugehörigen Steuerelektrode, hier X 2. und dem entsprechenden Drain, also YX, wirken. Man kann also z. B. die ansteigende Löschspannung durch Anlegen der Potentiale Us 1 = 0 V ... +35 V und Ut 1 = 0 V an die ausgewählte Speicherzelle, hier unter Steuerung des Schalters Γ5 in den leitenden Zustand, erzeugen. In diesem Falle entlädt sich die auf dem isolierten, floatenden Speichergate der Speicherzelle T3 gespeicherte negative Ladung über den Drain D dieser Speicherzelle zum Schalter TS hin. An die übrigen mit den Steuergates verbundenen Steuerleitungen X kann
dabei jeweils ζ. IJ. +20 V, an die übrigen mit den Drains verbundenen Sicuerlcitungcn V jeweils 0 V gelegt werden und der gemeinsame .Schaltungspunkt So kann floaten, um unerwünschte Beeinflussungen, d. h. Löschungen und Programmierungen, der nicht ausgewählten Speicherzellen 71. 72, 7"4 zu vermeiden. Durch das Floaten des gemeinsamen Schaltungspunkles So vermeidet man gleichzeitig das !ließen von Hauptstrekkenströmen, die unnötig Verlustwärmc erzeugen.
Zweitens kann auch wortweise die in einer Zelle des Speichers gespeicherte Gesamtinformation, oder auch die in mehreren solchen Zeilen gespeicherte Gesamtinformation gleichzeitig elektrisch gelöscht werden. Dazu sind die betreffenden Potentiale allen entsprechend zugeordneten Matrixsteuerleitungen X, Y zuzuführen. In dieser Weise kann auch die gesamte, in allen Zeilen gespeicherte Information gleichzeitig elektrisch gelöscht werden, indem allen Matrixsteuerleitungen die betreffenden Potentiale z.ugeführt werden.
Beim Programmieren einer Speicherzelle, z. B. 7"3, kann ein Programmierpotenlial Ul 2 mit z. B. +20 V an die dieser Speicherzelle zugeordnete, mit dem Steuergate C2 verbundene Steuerleilung, hier X2, angelegt werden. Das Programmierpotential Ut 2 beschleunigt die durch die Kanalinjektion im Kanal aufgeheizten freien Elektronen zum Speichergate G t hin, wie dies in vorstehend angegebenen Anmeldungen ausführlich beschrieben ist. Damit die betreffende Kanalstelle V durch Kanalinjektion die freien Elektronen Ke emittiert, die das Speichergate C t aufladen, ist der Hauptstrecke des betreffenden n-Kanal-Speicher-FET, hier 7"3, eine Programmierspannung, vgl. Ur2/Us2 z.B. mit den Potentialen Ur2 = OV, Us2=+20V zuzuführen. Durch Zuführung des Potentials 0 V an die übrigen Matrixsteuerleitungen Xt, Y2 werden die übrigen n-Kanal-Speicher-FETs 7Ί, 7"2, TA nicht programmiert, nicht gelesen und nicht gelöscht — diese übrigen n-Kanal-Spcicher-FETs verbrauchen dann auch keinen Strom, also keine Energie.
15er in F i g. 1 gezeigte Speicher kann ohne erheblichen konstruktiven Aufwand auch gelesen werden. Beim Lesen einer ausgewählten Speicherzelle, z. B. 7"3, kann ein solches Lesepotential Ut 3, z. B. +5 V. an die dieser Speicherzelle zugcordncic, mit dem Sieuergatc verbundene Steuerleitung, hier X 2. angelegt werden, welches die Hauptstrecke der betreffenden Speicherzelle, hier 7"3. in den leitenden Zustund steuert, falls die Speicherzelle 7"3 nicht programmiert ist, und welches die Hauptstrecke, hier nämlich den ersten Kanaltcil K 1 des in Fig. 2 gezeigten Speichcrzcllenaufbaus, nicht in den leitenden Zustand steuert, wodurch T3 gesperrt bleibt, falls die Speicherzelle 73 programmiert ist. Ob die Hauptstrecke der betreffenden Speicherzelle leitend oder sperrend ist, wird durch eine gleichzeitige Zuführung einer Lesespannung, hier Ur 3/Us 3, über den zu der betreffenden Spalte gehörenden Schalter T5 festgestellt, z.B. mit Ur3 = +5V und (/s3 = 0V. Beim Lesen einer Speicherzelle wird hier also ein Lesepotential der dem Steuergate dieser Speicherzelle zugeordneten Steuerleilung X 2. und zusätzlich eine Lesespannung Ur3/Us3 der Hauptstrecke dieser Speicherzelle zugeführt. Der durch die Hauptstrecke KtIK 2 fließende Strom bildet ein Signal, das den Ausgangsverstärker LV steuert. Dieser Ausgangsverstärker überwacht also ob ein Strom fließt oder nicht, das heißt, ob die Speicherzelle 7"3 programmiert oder nicht programmiert ist.
An die nicht ausgewählte Steuerleitung X 1 kann beim Lesen wie auch beim Programmieren z. B. 0 V angelegt werden, vgl. Fig. 1.
Dadurch wird erreicht, daß in keiner der nicht ausgewählten n-Kanal-Spcichcr-IKl s ein Strom fließen kann.
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zum Betrieb eines n-Kanal-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone und ein über dem zwischen der Source-Zone und der Drain-Zone liegenden Kanalbereich angeordnetes, von einem Isolator allseitig umgebenes Speichergate sowie ein kapazitiv auf das Speichergate einwirkendes Steuergate aufweist, wobei im Betrieb das Speichergate entweder ungeladen oder negativ aufgeladen ist, wobei ferner die negative Aufladung des Speichergate durch Zufuhr von Elektronen vom Kanalbereich durch den Isolator hindurch zum Speichergate erfolgt und wobei der Ladungszustand des Speicher- ι s gate dadurch festgestellt wird, daß an die Drain-Zone ein gegenüber der Source-Zone positives Potential angelegt wird und gleichzeitig dem Steuergate ein solches Potential gegenüber der Source-Zone zugeführt wird, daß der Kanal bei ungeladenem Speichergate leitend und bei negativ aufgeladenem Speichergate nichtleitend ist (Lesen), wobei zur Zufuhr von Elektronen zum Speichergate an die Drain-Zone bei mittels des Steuergate leitend gesteuertem Kanal ein so hohes positives Potential gelegt wird, daß Elektronen im Kanalbereich eine solche Energie erreichen, daß sie den Isolator durchdringen und zum Speichergate gelangen (Aufladen durch Kanalinjektion), wobei zum Entladen des Speichergate zwischen einerseits dem so Steuergate und andererseits dem Kanalbereich oder der Source-Zone oder der Drain-Zone eine Löschspannung angelegt wird, bei der das Steuergate negativ gegenüber dem jeweils anderen Bereich ist, nach Anmeldung/Patent 25 08 816.6-33, dadurch ^ gekennzeichnet, daß die Löschspannung (UsMUt\) langsam, z.B. innerhalb einiger Sekunden auf ihren Endwert (+ 35 V) ansteigt.
2. Verfahren nach Anspruch i, dadurch gekennzeichnet, daß der andere Bereich die Drain-Zone (D) ίο ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Löschspannung sägezahnförmig ansteigt.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Löschspannung eine amplitudenmodulierte Impulsfolge mit langsam ansteigender Amplitude darstellt.
5. Verfahren nach einem der vorhergehenden Ansprüche zur Entladung nur eines bestimmten, zweiten n-Kanal-Speicher-FET von mehreren, z. B.
in einer Matrix angebrachten, n-Kanal-Speicher-FETs, deren Drain-Zonen und/oder Source-Zone alle leitend miteinander verbunden sind, und deren Steuergates getrennt ansteuerbar sind, dadurch gekennzeichnet, daß — zur Verhinderung des Entladens eines aufgeladenen ersten der n-Kanal-Speicher-FETs (Ti), an dessen verbundener Zone (S.D) zur Entladung des zweiten n-Kanal-Speicher-FET (T3) ein Potential (OV ... +35V) der Löschspannung anliegt — dem Steuergate (C 2) des ersten n-Kanal-Speicher-FET (Ti) ein dessen Entladung verhinderndes Potential ( + 20V) zugeführt wird.
6. n-Kanal-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone und ein über dem zwischen der Source-Zone und der Drain-Zone liegenden Kanalbereich angeordnetes.
von einem Isolator allseitig umgebenes Speichergate sowie ein kapazitiv auf das Speichergate einwirkendes Steuergate aufweist, zur Ausübung des Verfahrens nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Speichergate (G 1) bezüglich der Kanallänge (Ki + K 2) nur einen sich über die ganze Breite des Kanals (K HK 2) erstreckenden ersten Teil (K 1) des Kanals bedeckt, welcher diejenige Kanalstelle (V) enthält, von der aus mittels Kanalinjektion beim Aufladen die aufgeheizten Elektronen (Ke) zum Speichergate gelangen oder welcher zumindest an diese Kanalstelle (V) angrenzt, und daß das Steuergate (G 2), aber nicht das Speichergate (G 1), den restlichen, elektrisch in Reihe liegenden Teil (K 2) des Kanals bedeckt.
DE19752525097 1974-09-20 1975-06-05 Verfahren zum Betrieb eines n-Kanal-Speicher-FET Expired DE2525097C3 (de)

Priority Applications (15)

Application Number Priority Date Filing Date Title
DE19752525097 DE2525097C3 (de) 1975-06-05 1975-06-05 Verfahren zum Betrieb eines n-Kanal-Speicher-FET
AT0646575A AT365000B (de) 1974-09-20 1975-08-21 N-kanal-speicher-fet
GB3698375A GB1517927A (en) 1974-09-20 1975-09-09 N-channel field storage transistors
CA235,230A CA1070427A (en) 1974-09-20 1975-09-11 N-channel storage field effect transistors
AU84797/75A AU498494B2 (en) 1974-09-20 1975-09-12 N-channel storage fet
CH1198075A CH607233A5 (de) 1974-09-20 1975-09-16
FR7528356A FR2285677A1 (fr) 1974-09-20 1975-09-16 Transistor a effet de champ de memorisation a canal n
NL7511017A NL175561C (nl) 1974-09-20 1975-09-18 Werkwijzen voor het als geheugenelement bedrijven van een veldeffekttranssistor met een n-type inversiekanaal en een door isolerend materiaal omgeven in elektrisch opzicht zwevende geheugenelektrode en met de werkwijzen als geheugenelement te bedrijven veldeffekttransistor.
DK419975A DK143923C (da) 1974-09-20 1975-09-18 Fremgangsmaade til drift af en n-kanal lagerfelteffekttransistor og n-kanal lagerfelteffekttransistor til udnyttelse af fremgangsmaaden
IT2734475A IT1042632B (it) 1974-09-20 1975-09-18 Transtore memorizzatore a effetto di canpo con canale n
JP11352275A JPS5157255A (de) 1974-09-20 1975-09-19
SE7510544A SE411808B (sv) 1974-09-24 1975-09-19 Minnesfelteffekttransistor
BE160218A BE833633A (fr) 1974-09-20 1975-09-19 Transistor a effet de champ de memorisation a canal n
SU762322338A SU791272A3 (ru) 1975-02-12 1976-02-12 Способ управлени -канальным накопительным полевым транзистором
US05/750,860 US4087795A (en) 1974-09-20 1976-12-15 Memory field effect storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752525097 DE2525097C3 (de) 1975-06-05 1975-06-05 Verfahren zum Betrieb eines n-Kanal-Speicher-FET

Publications (3)

Publication Number Publication Date
DE2525097A1 DE2525097A1 (de) 1976-12-09
DE2525097B2 true DE2525097B2 (de) 1981-05-27
DE2525097C3 DE2525097C3 (de) 1982-08-05

Family

ID=5948367

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752525097 Expired DE2525097C3 (de) 1974-09-20 1975-06-05 Verfahren zum Betrieb eines n-Kanal-Speicher-FET

Country Status (1)

Country Link
DE (1) DE2525097C3 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2808072C2 (de) * 1978-02-24 1984-06-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Betrieb eines n-Kanal-Speicher-FET
SE7907193L (sv) * 1978-09-28 1980-03-29 Rca Corp Bestendigt minne
US4375087C1 (en) * 1980-04-09 2002-01-01 Hughes Aircraft Co Electrically erasable programmable read-only memory

Also Published As

Publication number Publication date
DE2525097C3 (de) 1982-08-05
DE2525097A1 (de) 1976-12-09

Similar Documents

Publication Publication Date Title
DE2828855C2 (de) Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)
DE3036375A1 (de) Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers
DE3035484C2 (de) Leseschaltung
DE2932020C2 (de) Speicheranordnung
DE1774459A1 (de) Speicherschaltung
DE2332643C2 (de) Datenspeichervorrichtung
DE2712537A1 (de) Speicherwerk
DE2455484C2 (de) Monolithisch integrierte Halbleiter-Speicherschaltung und Verfahren zu ihrer Herstellung
DE2311994A1 (de) Latenzbildspeicher
DE2708702A1 (de) Selektionstreiberschaltung
DE2514582B1 (de) Schaltung zur erzeugung von leseimpulsen
DE2727147A1 (de) Halbleiterspeicher
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2153284C3 (de) Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente
DE3107902C2 (de) Integrierte MOS-Schaltung
DE2855118B1 (de) Dynamischer FET-Speicher
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
DE2842690C2 (de)
DE2351554C2 (de) Speicher für direkten Zugriff mit dynamischen Speicherzellen
DE3017960C2 (de) Schaltung zum Erzeugen einer Abfragespannung für Doppelgate-Transistoren
DE2525097C3 (de) Verfahren zum Betrieb eines n-Kanal-Speicher-FET
DE2433077A1 (de) Dynamische speichereinrichtung
DE2339289C2 (de) Bistabile Kippstufe mit MNOS-Transistoren
DE2445137C3 (de) Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2525062C2 (de) Matrixanordnung aus n-Kanal-Speicher-FET

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 2505816

Format of ref document f/p: P

AF Is addition to no.

Ref country code: DE

Ref document number: 2505816

Format of ref document f/p: P

C3 Grant after two publication steps (3rd publication)