DE2525097A1 - N-kanal-speicher-fet - Google Patents

N-kanal-speicher-fet

Info

Publication number
DE2525097A1
DE2525097A1 DE19752525097 DE2525097A DE2525097A1 DE 2525097 A1 DE2525097 A1 DE 2525097A1 DE 19752525097 DE19752525097 DE 19752525097 DE 2525097 A DE2525097 A DE 2525097A DE 2525097 A1 DE2525097 A1 DE 2525097A1
Authority
DE
Germany
Prior art keywords
memory
channel
gate
main line
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752525097
Other languages
English (en)
Other versions
DE2525097B2 (de
DE2525097C3 (de
Inventor
Bernward Dipl Ing Roessler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752525097 priority Critical patent/DE2525097C3/de
Priority to AT0646575A priority patent/AT365000B/de
Priority to GB3698375A priority patent/GB1517927A/en
Priority to CA235,230A priority patent/CA1070427A/en
Priority to AU84797/75A priority patent/AU498494B2/en
Priority to CH1198075A priority patent/CH607233A5/xx
Priority to FR7528356A priority patent/FR2285677A1/fr
Priority to DK419975A priority patent/DK143923C/da
Priority to IT2734475A priority patent/IT1042632B/it
Priority to NL7511017A priority patent/NL175561C/xx
Priority to SE7510544A priority patent/SE411808B/xx
Priority to JP11352275A priority patent/JPS5157255A/ja
Priority to BE160218A priority patent/BE833633A/xx
Priority to SU762322338A priority patent/SU791272A3/ru
Publication of DE2525097A1 publication Critical patent/DE2525097A1/de
Priority to US05/750,860 priority patent/US4087795A/en
Publication of DE2525097B2 publication Critical patent/DE2525097B2/de
Application granted granted Critical
Publication of DE2525097C3 publication Critical patent/DE2525097C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Description

  • n-Kanal-Speicher-FET Die Erfindung stellt eine besondere Ausgestaltung eines in der Fauptanmeldung/Hauptpatent P 25 05 816.6 = 75 P 6016 BRD des behandelten Gegenstandes dar - diese Hauptanmeldung/Haupt patent stellt seinerseits einen Zusatz zur Anmeldung/Patent P 24 45 137.4 = 74/6185 dar.
  • Die Erfindung betrifft eine besondere Weiterbildung der in der Hauptanmeldung/Hauptpatent erfaßten Löschmethode eines in integrierter Technik hergestellten elektronischen Bauelementes mit Speichereigenschaften, welches für die Verwendung in eInem Programmspeicher eines Fernsprech-Vermittlungssystems entwickelt wurde, welches jedoch auch für andere Speicher, z. B. für Programmspeicher von Datenverarbeitungsanlagen, geeignet ist.
  • In der genannten Anmeldung/Patent P 24 45 137.4 ist ein n-Kanal-Speicher-FET mit einem einen Anschluß aufweisenden steuerbaren Steuergate, vergleiche dort Fig. 1, und mit einem allseitig von einem Isolator umgebenen, floatenden Speichergate beschrieben, wobei sein Speichergate beim Programmieren durch mittels Kanalinjektion erzeugte, aufgeheizte Elektronen negativ aufgeladen wird und wobei sein Speichergate nach dieser Aufladung, vor allem beim Lesen, mittels seiner negativen Ladung durch Influenz in den Drain-Source-Strom hemmender Weise auf die Drain-Source-Strecke einwirkt. Dort ist auch ein Beispiel gezeigt, vergleiche Fig. 4 und Seite 10, Zeile 1und 2 sowie den dortigen, derzeitigen Anspruch 16, bei welchem ein solcher n-Kanal-Speicher-FET mehrfach in einer Speichermatrix, in integrierter Technik auf einem Substrat hergestellt, vorgesehen ist, wobei jeder n-Kanal-Speicher-FET für sich jeweils eine Speicherzelle bildet. Hierbei sind die Anschlüsse der Steuergates jeweils einer Speicherzeile über eine erste Steuerleitung X,unddie einen Anschlüsse der zwei Anschlüsse aufweisenden Hauptstrecken aller Speicher-FETs untereinander über einen gemeinsamen Schaltungspunkt So leitend verbunden.
  • Gemäß der Hauptanmeldung/Hauptpatent P 25 OS 816.0, Seite 1, Absatz 1 und dem dortigen, derzeitigen Anspruch 1, kann das geladene, also programmierte Speichergate solcher Speicherzellen mit Hilfe von elektrischen Mitteln, und zwar mittels einer zwischen dem Steuergate und der Hauptstrecke zugeführten Löschspannung, durch einen Effekt entladen werden, der im Speichergate gespeicherte Elektronen, die durch die Löschspannung in Richtung vom Speichergate weg in den Isolator zwischen Speichergate und Hauptstrecke hinein beschleunigt werden, zum Abfließen durch den Isolator zur Hauptstrecke, also zum Kanal oder zum Drain oder zur Source, veranlaßt. Dazu wird eine Löschspannung entsprechender Polarität und Amplitude zwischen Steuergate und jenem Bereich der Hauptstrecke angelegt, wohin die Entladung erfolgen soll. Bei der vorliegenden Erfindung ist der genannte Effekt vorwiegend durch den Fowler-Nordheim-Tunneleffekt gebildet, der bereits in der Hauptanmeldung/Haupt patent beschrieben wurde. Dort wurde auf Seite 22, letzter Absatz auch bereits offenbart, daß sich dem Elektronen-Entladungsstrom, der vom Speichergate zur Hauptstrecke fließt, häufig ein Lbcher-Entladungsstrom überlagert, der wegen seiner entgegengesetzten Stromrichtung ebenfalls das Speichergate entlädt.
  • Aus der Hauptanmeldung/Hauptpatent geht auch hervor, daß der n-Kanal-Speicher-FET sowohl mit Hilfe des Fowler-Nordheim-Tunneleffektes, also mit elektrischen Mitteln, mehrfach wiederholbar elektrisch gelöscht, als auch anschließend elektrisch neu programmiert werden kann. Die elektrische Löschung und auch die elektrische Neuprogrammierung kann bei geeigneten Spannungsamplituden vorteilhafterweise i#merhalb kurzer Zeit, nämlich z.3. innerhalb von einigen 10 ms, z.B. bei ca 35 V Spannungsimpulsen zwischen Speichergate und Hauptstrecke, beim erstmaligen Löschen und z.B. imlerhalb einer Minute beim 20. Löschen, erreicht werden. Die gemessenen Löschdauern ändern sich also normalerweise, und zwar steigen sie von Löschung zu Löschung an. Die Löschdauer wird schließlich einen höchstzulässigen, an sich beliebig festsetzbaren Wert übersteigen, ab welchem man die Löschung als gestört und nicht-mehr-möglich betrachten kann. Der für die elektrische Löschung benötigte Aufwand ist gering. Die Verwendung eines n-Kanals statt eines p-Kanals für den Speicher-FET ist notwendig, da sonst keine Programmierung mittels Kanalinjektion und anschließende Löschung mittels Fowler-Nordheini-Tunneleffekt möglich ist.
  • Die Erfindung beruht auf neuen Erkenntnissen über die Ursachen und über die Abhilfemöglichkeiten der von Programmierung zu Programmierung wachsenden, Jeweils nötigen Löschdauern. Die Erfindung löst die Aufgabe, das Anwachsen der Löschdauern, das sonst von Löschung zu Löschung zu beobachten ist, stark zu vermindern. Da die durch die Erfindung notwendigen Löschdauern erheblich langsamer anwachsen - falls sie überhaupt wachsen -, kann mit Hilfe der erfindungsgemäßen Maßnahme die Anzahl der ohne Störungen möglichen Löschungen und Neuprogrammierungen erheblich vergrößert werden.
  • Durch die Erfindung wird also auch die Lebensdauer des Speicher-FET vergrößert, weil die Löschdauern nicht mehr so rasch unzulässig hohe Werte erreichen.
  • Die Erfindung betrifft also einen n-Kanal-Speicher-FET mit einem einen Anschluß aufweisenden, steuerbaren Steuergate und mit einem allseits von einem Isolator umgebenen, floatenden Speichergate, wobei sein Speichergate beim Programmieren durch mittels Kanalinjektion im eigenen Kanal erzeugte, aufgeheizte Elektronen negativ aufgeladen wird, wobei sein Speichergate nach dieser Aufladung, vor allem beim Lesen, mittels seiner negativen Ladung durch Influenz in den Drain-Source-Strom hemmender Weise auf die Drain-Source-Strecke, also Hauptstrecke, einwirkt, wobei das geladene, also programmierte Speichergate mit elektrischen Mitteln, und zwar mittels einer zwischen dem Steuergate und der Hauptstrecke zugeführten Löschspannung, durch den Fowler-Nordheim-Tunneleffekt entladen wird, der im Speichergate gespeicherte Elektronen, die durch die Löschspannung in Richtung vom Speichergate weg in den Isolator zwischen Speichergate und Hauptstrecke hinein beschleunigt werden, zum Abfließen durch den Isolator zur Hauptstrecke, also zum Kanal oder zum Drain oder zur Source, veranlaßt, und wobei dazu die Löschspannung entsprechender Polarität zwischen Steuergate und jenem Bereich der Hauptstrecke angelegt wird, wohin die Entladung erfolgen soll. Der erfindungsgemäße n-Kanal-Speicher-FET ist dadurch gekennzeichnet, daß beim Löschen die Löschspannung, die zwischen dem Steuergate und der Hauptstrecke angelegt wird, langsam, z.B. innerhalb einiger Sekunden, auf ihren Endwert ansteigt. Die Löschspannung kann also z.B. sägezahnförmig, oder auch impulsförmig mit sehr flach ansteigender Vorderflanke und konstantern, dem Endwert entsprechenden Dach sein' oder auch durch eine amplitudenmodulierte Impulsfolge mit langsam steigender *) Die dadurch erreichten Verbesserungen beim Löschen, also die größere Störungsfreiheit, und Weiterbildungen der Erfindung werden anhand der in den Figuren 1 und 2 gezeigten Ausführungsbeispiele näher erläutert, wobei die *) Amplitude gebildet sein.
  • Fig. 1 erfindungsgemäße, zu einer Speichermatrix angeordnete Speicher-FETs und die Fig. 2 eine besondere Ausgestaltung eines einzelnen Speicher-FET zeigen.
  • In Fig. 1 sind n-Kanal-Speicher-FETs T1 bis T4 gezeigt. Die zweidimensionale Speichermatrix kann auch viel mehr als nur vier solche Speicher-FETs enthalten. Die einzelnen Speicher-FETs enthalten jeweils neben einem steuerbaren Steuergate ein allseitig von einem Isolator umgebenes, in elektrischer Hinsicht floatendes Speichergate, vergleiche z.B. in Fig. 2 das Speichergate G1. Das Speichergate wird beim Programmieren durch Elektronen, hier Ke, die mittels Kanalinjektion im eigenen Kanal, hier an der Kanalstelle Y, erzeugt, d.h. aufgeheizt sind, negativ aufgeladen. Nach dieser negativen Aufladung wirkt das Speichergate, hier G1, vor allem beim Lesen, mittels seiner negativen Aufladung durch Influenz in den Drain-Source-Strom hemmender Weise auf die Hauptstrecke, hier auf deren ersten Teil K1, ein. Nach dem Programmieren ist also die Hauptstrecke, hier K1/K2, in einen übermäßig sperrenden Zustand gesteuert, wie in der oben zitierten Anmeldung/Patent P 24 45 137.4-53 ausführlich beschrieben ist.
  • Das geladene, also programmierte Speichergate, hier G1, kann gemäß der Hauptanmeldung/Hauptpatent mit elektrischen Mitteln, und zwar mittels einer zwischen dem Steuergate und der Hauptstrecke zugeführten Löschspannung, durch den Fowler-Nordheim-Tunneleffekt entladen werden. der irrrim Speichergate gespeicherte Elektronen zum Abfließen durch den Isolator, hier Is, zur Hauptstrecke veranlaßt. In der Hauptanmeldung Hauptpatent ist auch beschrieben, daß sich beim Löschen diesem Elektronen-Entladungsstrom ein Lö cher-Entladungsstrom an der gleichen Stelle des Isolators überlagern kann.
  • Die Löcher fliesen dabei in entgegengesetzter Richtung wie die Elektronen, so daß der Löcher-Entladungsstrom ebenfalls entladend auf das Speichergate G1 wirkt.
  • Die Erfindung geht von der Erkenntnis aus, daß der Löcher-Entladungsstrom im wesentlichen aufgrund des dem Fowler-Nordheim-Tunneleffekts überlagerten Avalanche-Effektes entsteht. Dieser Avalanche-Effekt ist in der Hauptanmeldung/Hauptpatent insbesondere in Zusammenhang mit der Kurve F2 der dortigen Fig. 2 beschrieben. Es zeigte sich, daß das von Löschung zu Löschung starke Ansteigen der Löschdauer vor allem mit dem Auftreten des Löcher-Entladungsstroms zusammenhängt. Aufgrund der Löcher werden nämlich die im Isolator Is - normalerweise unvermeidbar vorhandenen - Haftstellen mit Löchern besetzt, welche eine Vergiftung des Isolators bewirken. Diese im Isolator haftenden Löcher verursachen ein Ansteigen der für die Löschung notwendigen Mindestlöschspannungen und der für die Löschung notwendigen Löschdauern.
  • Es zeigte sich, daß das starke Ansteigen der Löschdauern, welche sonst zur völligen Vergiftung und völligen Störung der Löschungen führt, völlig oder doch zumindest weitgehend vermieden werden kann, wenn man beim Löschen die Löschspannung - vergleiche Ur/Ut in Fig. 1, was zwischen dem Steuergate G2 und der Hauptstrecke hier des Speicher-FET T3 angelegt wird ~- nur langsam auf ihren Endwert ansteigen läßt. Die Löschspannung soll nämlich z.B. sägezahnförmig kontinuierlich innerhalb von drei Sekualden von Null V auf ihren Endwert, z.B.+35 V, zwischen der Hauptstrecke und dem Steuergate G2 ansteigen. Man kann dazu für das Potential Ut konstant Erdsotentinl und für das Potential Ur ein dazu positives, ansteigendes Potential wählen. Man kann auch eine entsprechende amplitudenmodulierte Folge positiver impulse zum Löschen verwenden, derer Amplitude ebenso langsam sägezahnförmig, gleichsam kontinuierlich, ansteigt - in diesem Fall handelt es sich um eine amplitudenmodulierte Impulsfolge, wobei die Hüllkurve der Amplitudenspitze sägezahnförmig langsam kontinuierlich auf jenen Endwert, bei dem das Speichergate gelöscht ist, ansteigt. Der Endwert der Sägezahnspannung kann anschließend auch noch einige Zeit konstant andauern, um auch in dieser Zeit die Entladung fortzusetzen.
  • Durch eine solche langsam ansteigende Löschspannung, statt einer von Anfang an hohen Löschspannung, erfolgt die Entladung des Speichergate G1 nur langsam nach und nach, sobald die Spannung Fl zwischen Speichergate und Hauptstrecke, also Drain oder Source, erreicht ist. Durch die nun beginnende Entladung des Speichergate hat diese Spannung die Tendenz, kleiner zu werden. Weil aber die Steuergate-Hauptstrecke-Löschsparinung weiter ansteigt, ist die Spannung zwischen Speichergate und Hauptstrecke trotzdem weiterhin gleich der für den Fowler-Ncrdheim-Tunneleffekt minimal möglichen Spannung F1 oder nur wenig höher, vergleiche F1 in Fig. 2 der Hauptanmeldung/Hauptpatent-besonders bei optimaler Dimensionierung der Isolatordicke x. Die Entladung erfolgt bei der Erfindung nur durch den Fowler-Nordheim-Tl~nneleffekts weil die zwischen dem Speichergate Gl und der Hauptstrecke wirksame, trotz des lang samen Steuergate-Hauptstrecke-Spannungsanstiegs wegen der Kleinheit des Elektro#Entladungsstroms angenähert konstant bleibende Spannung jeweils kleiner als F2 ist, so daß kein aufgrund des Avalanche-Effektes überlagerter Löcher-Entladungsstronjgleichzeitig fließen kann - vergleiche die für die Erzeugung eines Löcher-Entladungsstroms nötige, hohe, bei der Erfindung nicht mehr erreichte Mindestspannung F2 in Fig. 2 der Hauptanmeldung/Hauptpatent,solange die Dicke x des Isolators Is nicht ungewöhnlich große Werte, vergleiche 11002 in Fig. 2 der Hauptanmeldung/Hauptpatent, übersteigt. Aufgrund der erfindungsgemäßen Maßnahme wird also der durch den Avalanche-Effekt überlagerte Löcher-Entladungsstrom vermieden. Statt dessen tritt aufgrund des erfindungsgemäß langsamen Ansteigens der Löschspannung nur der Fowler-Nordheim-Ttinneleffekt auf, der vorteilhafterweise bereits bei relativ niedrigen Spannungen nach und nach die Entladung des Speichergate G1 bewirkt.
  • Da bei der Erfindung der Löcher-Entladungsstrom vermieden wird, werden die Haftstellen im Isolator Is nicht mehr mit solchen Löchern besetzt. Während des langsamen Ansteigens der Steuergate-Hauptstrecken-Löschspannung fließt bei der Erfindung allmählich, also nur nach und nach, der Elektronen-Entladungsstrom, ohne daß die Spannung zwischen Speichergate G1 und Hauptstrecke die der Kurve 2 entsprechende Höhe erreicht. Der Anstieg der Löschspannung Ur/Ut soll bei der Erfindung also so langsam erfolgen, daß kein Löcher-Entladungsstrom fließt und daß die Löschdauer möglichst konstant bleibt - ein Indiz für das Fließen von Locher-Entladungsstrom erhält man durch Messung der Spannung zwischen dem floatenden Substrat HT und jenem Bereich S oder D, zu dem hin die Elektronenentladung erfolgen soll; diese Spannung steigt, falls auch Löcher fließen. Der für die Erfindung höchst zulässige Wert für die Schnelligkeit des Anstiegs der Löschspannung kann für den jeweils gewählten Aufbau des Speicher-FET auch durch einen Versuch an einem Probe exemplar ermittelt werden -zulässig ist nur eine solche Schnelligkeit dieses Anstiegs, bei der trotz mehrfachen Löschens und Neuprogrammierens kein wesentlicher Anstieg mehr der jeweiligen Löschungsdauer beobachtet wird.
  • Wegen dieser Vermeidung der Vergiftung kann nunmehr auch die Löschung Uber die gleiche Isolatorstelle zugelassen werden, über die die Programmierung erfolgte. Man kann also, vergleiche Fig. 2, zuerst die Programmierung an einer Drain-nahen Kanalstelle V mittels der aufgeheizten Elektronen Ke bewirken und anschließend dle Löschung zum Drain D hin mittels des Elektronen-Entladungsstromes Kd über praktisch die gleiche Isolatorstelle bewirken. Auch in diesem Fall beobachtet man nicht den sonst üblichen'unangenehm starken Anstieg der Löschdauer und der Neuprogrammierdauer und auch nicht die bei Vergiftung übliche zu geringe Aufladung des Speichergate nach der Neuprogrammierung.
  • Um die Löschung des erfindungsgemäßen Speicher-FET zu verbessern, kann man eine Weiterbildung anwenden, welche eine übermäßige Entladung des Speichergate G1 zuläßt, ohne daß aufgrund dieser übermäßigen Entladung der ganze Kanal des Speicher-FET in den leitenden Zustand gesteuert wird. Bei dieser Weiterbildung ist vorgesehen, daß das Speichergate des Speicher-FET jeweils nur einen sich über die ganze Breite des Kanals erstreckenden ersten Teils, vergleiche K1 in Fig. 2 des Kanals K1/K2 bedeckt. Dieser erste Kanalteil Kl soll diewenige Kanalstelle V enthalten, die mittels Kanalinjektion beim Programmieren die aufgeheizten Elektronen emittiert; - oder der erste Kanalteil K1 soll zumindest an diese Kanal stelle V angrenzen. Zusätzlich ist vorgesehen, daß ein Steuergate G2, aber nicht das Speichergate G1, jeweils den restlichen, elektrisch in Reihe liegenden Teil, vergleiche K2 in Fig. 2, des Kanals bedeckt, so daß der Zustand des ersten Teils K1 des Kanals sowohl vom Steuergatezustand als auch vom Speichergatezustand, jedoch der Zustand des restlichen Teils K2 des Kanals nur vom Steuergatezustand gesteuert wird. Ein solcher Aufbau des Speicher-FET ist bereits in der Anmeldung/Patent P 25 13 207.4 = 75 P 6039 beschrieben.
  • Fig. 1 zeigt eine Speichermatrix, welche der in Fig. 4 der Anmeldung/Patent P 24 45 137.4 gezeigten Speichermatrix angenähert entspricht. Die hier in Fig. 1 gezeigte Speichermatrix ist jedoch mit den in Fig. 2 gezeigten Ausführungen des Speicher-FET ausgestattet. Speichermatrizen mit solchen Weiterbildungen können vorteilhafterweise beim Löschen verschieden betrieben werden: Erstens kann bitweise die in einem einzelnen Speicher-FET gespeicherte Information gelöscht werden. Dazu muß die Lösch-Spannung, z.B. zur Löschung des Speicher-FET T3,zwischen dar zugehörigen Steuerelektrode, hier X2, und dem entsprechenden Drain, also Y1, wirken. Man kann als¢ z.B. die ansteigende Löschspannung durch Anlegen der Potentiale Us1=0V...+35V und Ut1 = OV an die ausgewählte Speicherzelle, hier unter Steuerung des Schalters T5 in den leitenden Zustand, erzeugen. In diesem Falle entlädt sich die auf dem isolierten, floatenden Speichergate der Speicherzelle T3 gespeicherte negative Ladung über den Drain D dieser Speicherzelle zum Schalter T5 hin. An die übrigen mit den Steuergates verbundenen Steuerleitungen X kann dabei jeweils z.B. +20V, an die übrigen mit den Drains verbundenen Steuerleitungen Y jeweils 0 V gelegt werden und der gemeinsame Schaltungspunkt So kann floaten, um unerwünschte Beeinflussungen d.h. Löschungen und Programmienungen, der nicht ausgewählten Speicherzellen T1, T2, T4 zu vermeiden. Durch das Floaten des gemeinsamen Schaltungspunktes So vermeidet man gleichzeitig das Fließen von Hauptstreckenströmen, die unnötig Verlustwärme erzeugen.
  • Zweitens kann auch wortweise die in einer Zeile des Speichers gespeicherte Gesamtinformation, oder auch die in mehreren solchen Zeilen gespeicherte Gesamtinformation gleichzeitig elektrisch gelöscht werden. Dazu sind die betreffenden Potentiale allen entsprechend zugeordneten Matrixsteuerleitun gen X, Y zuzuführen. In dieser Weise kann auch die gesamte, in allen Zeilen gespeicherte Information gleichzeitig elektrisch gelöscht werden, indem allen Matrixste'ierleitungen die betreffenden Potentiale zugeführt werden Beim Programmieren einer Speicherzelle, z.B. T3, kann ein Programmierpotential Ut2 mit z.B. +20V an die dieser Speicherzelle zugeordnete, mit dem Steuergate G2 verbundene Steuerleitung, hier X2, angelegt werden. Das Programmierpotential Ut2 beschleunigt die durch die Kanalinjektion im Kanal auf geheizten freien Elektronen zum Speichergate G1 hin, wie dies in vorstehend angegebenen Anmeldwngen/Patenten ausführlich beschrieben ist. Damit die betreffende Kanalstelle V durch Kanalinjektion die freien Elektronen Ke emittiert, die das Speichergate G1 aufladen, ist der Hauptstrecke des betreffenden Speicher-FET, hier T3, eine Programmierspannung,v#L.
  • Ur2/Us2 z.B. mit den Potentialen Ur2 = OV, Us2 = +20V zuzuführen. Durch Zuführung des Potentials OV an die übrigen Matrixsteuerleitungen X1, Y2 werden die übrigen Speicher-FETs T1, T2, T4 nicht programmiert, nicht gelesen und nicht gelöscht - diese übrigen Speicher-FETs verbrauchen dann auch keinen Strom, also keine Energie.
  • Der in Fig. 1 gezeigte Speicher kann ohne erheblichen konstruktiven Aufwand auch gelesen werden. Beim Lesen einer ausgewählten Speicherzelle, z.B. T3, kann ein solches Lesepotential Ut3, z.B. +5V, an die dieser Speicherzelle zugeordnete, mit dem Steuergate verbundene Steuerleitung, hier X2, angelegt werden, welches die Hauptstrecke der betreffenden Speicherzelle, hier T5, in den leitenden Zustand steuert, falls die Speicherzelle T3 nicht programmiert ist, und welches die Hauptstrecke, hier nämlich den ersten Kanalteil K1 des in Fig. 2 gezeigten Speicherzellenaufbaus, nicht in den leitenden Zustand steuert, wodurch T3 gesperrt bleibt, falls die Speicherzelle T3 programmiert ist. Ob die Hauptstrecke der betreffenden Speicherzelle leitend oder sperrend ist, wird durch eine gleichzeitige Zuführung einer Lese-Spannung, hier Ur3/Us3,über den zu der betreffenden Spalte gehörenden Schalter T5 festgestellt, z.B. mit Ur3 =+5 V und Us3 = O V. Beim Lesen einer Speicherzelle wird hier also ein Lesepotential der dem Steuergate dieser Speicherzelle zugeordneten Steuerleitung X2,und zusätzlich eine Lesespannung Ur3/Us3 der Hauptstrecke dieser Speicherzelle zugeführt. Der durch die Hauptstrecke K1/K2 fließende Strom bildet ein Signal, das den Ausgangsverstärker LV steuert. Dieser Ausgangsverstärker überwacht also ob ein Strom fließt oder nicht, das heißt, ob die Speicherzelle T3 programmiert oder nicht programmiert ist.
  • An die nicht ausgewählte Steuerleitung Xl kann beim Lesen wie auch beim Programmieren z.B. OV angelegt werden, vgl.lig.1.
  • Dadurch wird erreicht, daß in keiner der nicht ausgewählten Speicher-FETs ein Strom fließen kann.
  • 4 Patentansprüche a Figuren

Claims (4)

  1. Patentansprüche cì n-Kanal-Speicher-FET mit einem einen Anschluß aufweisenden, steuerbaren Steuergate und mit einem allseitig von einem Isolator umgeben#en, floatenden Speichergate, wobei sein Speichergate beim Programmieren durch mittels Kanalinjektion im eigenen Kanal erzeugte, aufgeheizte Elektronen negativ aufgeladen wird, wobei sein Speichergate nach dieser Aufladung, vor allem beim Lesen, mittels seiner negativen Ladung durch Influrenz in den Drain-Source-Strom hemmender Weise auf die Drain-Source-Strecke, also Hauptstrecke, einwirkt, wobei das geladene, also programmierte Speichergate mit elektrischen Mitteln, und zwar mittels einer zwischen dem Steuergate und der Hauptstrecke zugeführten Löschspannung, durch den Foarier-Nordheim-Tunneleffekt entladen wird, der im Speichergate gespeicherte Elektronen, die durch die Löschspannung in Richtung vom Speichergate weg in den Isolator zwischen Speichergate und Hauptstrecke hinein beschleunigt werden, zum Abfließen durch den Isolator zur Hauptstrecke, also zum Kanal oder zum Drain oder zur Source, veranlaßt, und wobei dazu die Loschspannung entsprechender Polarität zwischen Steuergate und jenem Bereich der Hauptstrecke angelegt wird, wohin die Entladung erfolgen soll, nach Anmeldung-Patent P 25 05 816.6 = 75 P 6016 BRD insbesondere für Programmspeicher eines Fernsprech-Vermittlungssystems, d a d u r c h g e k e n n z e i c h n e t , daß beim Löschen die Löschspannung #Us1/Ut1, Sägezahnspannung), die zwischen dem Steuergate (G2) und der Hauptstrecke (D) angelegt wird, langsam (3 Sekunden) auf ihren Endwert (+35V) ansteigt.
  2. 2. n-Kanal-Speicher-FET nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß ein Speichergate (G1) jeweils nur einen sich über die ganze Breite des Kanals (K1/K2) erstreckenden ersten Teil (K1) des Kanals bedeckt, der diejenige Kanalstelle (V) enthält, die mittels Kanalinjektion beim Programmieren die aufgeheizten Elektronen (Ke) emittiert oder der zumindest an diese Kanalstelle (V) angrenzt, und daß sein Steuergate (G2), aber nicht sein Speichergate (G1) den restlichen, elektrisch in Reihe liegenden Teil (K2) des Kanals bedeckt, so daß der Zustand des ersten Teils (K1) des Kanals sowohl vom Speichergatezustand als auch vom Steuergatezustand, jedoch der Zustand des restlichen Teils (K2) des Kanals nur vom Steuergatezustand gesteuert wird.
  3. 3. n-Kanal-Speicher-FET nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß das Speichergate (G1) nahe über jene Isolatorstelle (v) entladen (Kd) wird, über die die Programmierung (Ke) erfolgt.
  4. 4. n-Kanal-Speicher-FET nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß zur Verhinderung des Löschens eines programmierten Speicher-FET (T1), an dessen Hauptstrecke (D) ein zur Löschung eines anderen, damit verbundenen Speicher-FET (T3) ein Löschpotential (OV....
    +35V) anliegt - gleichzeitig dem Steuergate (G2) dieses Speicher-FET (TI) ein das Löschen vermeidendes definiertes Potential (+20V) zugeftihrt wird.
DE19752525097 1974-09-20 1975-06-05 Verfahren zum Betrieb eines n-Kanal-Speicher-FET Expired DE2525097C3 (de)

Priority Applications (15)

Application Number Priority Date Filing Date Title
DE19752525097 DE2525097C3 (de) 1975-06-05 1975-06-05 Verfahren zum Betrieb eines n-Kanal-Speicher-FET
AT0646575A AT365000B (de) 1974-09-20 1975-08-21 N-kanal-speicher-fet
GB3698375A GB1517927A (en) 1974-09-20 1975-09-09 N-channel field storage transistors
CA235,230A CA1070427A (en) 1974-09-20 1975-09-11 N-channel storage field effect transistors
AU84797/75A AU498494B2 (en) 1974-09-20 1975-09-12 N-channel storage fet
FR7528356A FR2285677A1 (fr) 1974-09-20 1975-09-16 Transistor a effet de champ de memorisation a canal n
CH1198075A CH607233A5 (de) 1974-09-20 1975-09-16
IT2734475A IT1042632B (it) 1974-09-20 1975-09-18 Transtore memorizzatore a effetto di canpo con canale n
DK419975A DK143923C (da) 1974-09-20 1975-09-18 Fremgangsmaade til drift af en n-kanal lagerfelteffekttransistor og n-kanal lagerfelteffekttransistor til udnyttelse af fremgangsmaaden
NL7511017A NL175561C (nl) 1974-09-20 1975-09-18 Werkwijzen voor het als geheugenelement bedrijven van een veldeffekttranssistor met een n-type inversiekanaal en een door isolerend materiaal omgeven in elektrisch opzicht zwevende geheugenelektrode en met de werkwijzen als geheugenelement te bedrijven veldeffekttransistor.
SE7510544A SE411808B (sv) 1974-09-24 1975-09-19 Minnesfelteffekttransistor
JP11352275A JPS5157255A (de) 1974-09-20 1975-09-19
BE160218A BE833633A (fr) 1974-09-20 1975-09-19 Transistor a effet de champ de memorisation a canal n
SU762322338A SU791272A3 (ru) 1975-02-12 1976-02-12 Способ управлени -канальным накопительным полевым транзистором
US05/750,860 US4087795A (en) 1974-09-20 1976-12-15 Memory field effect storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752525097 DE2525097C3 (de) 1975-06-05 1975-06-05 Verfahren zum Betrieb eines n-Kanal-Speicher-FET

Publications (3)

Publication Number Publication Date
DE2525097A1 true DE2525097A1 (de) 1976-12-09
DE2525097B2 DE2525097B2 (de) 1981-05-27
DE2525097C3 DE2525097C3 (de) 1982-08-05

Family

ID=5948367

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752525097 Expired DE2525097C3 (de) 1974-09-20 1975-06-05 Verfahren zum Betrieb eines n-Kanal-Speicher-FET

Country Status (1)

Country Link
DE (1) DE2525097C3 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2808072A1 (de) * 1978-02-24 1979-08-30 Siemens Ag N-kanal-speicher-fet
FR2437676A1 (fr) * 1978-09-28 1980-04-25 Rca Corp Agencement de memoires mortes a porte flottante electriquement programmables
DE3113595A1 (de) * 1980-04-09 1982-02-11 Hughes Aircraft Co., Culver City, Calif. "elektrisch loesch- und programmierbarer transistor"

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2808072A1 (de) * 1978-02-24 1979-08-30 Siemens Ag N-kanal-speicher-fet
FR2437676A1 (fr) * 1978-09-28 1980-04-25 Rca Corp Agencement de memoires mortes a porte flottante electriquement programmables
DE3113595A1 (de) * 1980-04-09 1982-02-11 Hughes Aircraft Co., Culver City, Calif. "elektrisch loesch- und programmierbarer transistor"

Also Published As

Publication number Publication date
DE2525097B2 (de) 1981-05-27
DE2525097C3 (de) 1982-08-05

Similar Documents

Publication Publication Date Title
DE2828855C2 (de) Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)
DE112005002818B4 (de) Diodenarrayarchitektur zum Adressieren von Widerstandspeicherarrays im Nanomaßstab
DE19860506B4 (de) System und Verfahren zum Programmieren eines nichtflüchtigen Speichers
DE4000787C2 (de) Elektrisch loesch- und programmierbare halbleiterspeichervorrichtung
DE4035660C2 (de) Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen
DE2601622A1 (de) Programmierbarer und loeschbarer festwertspeicher
DE3036375A1 (de) Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers
DE3148806C2 (de)
DE4232025A1 (de) Elektrisch loeschbarer und programmierbarer nichtfluechtiger halbleiterspeicher mit automatischem schreibpruefungs-controller
DE3035484C2 (de) Leseschaltung
DE2932020A1 (de) Speicheranordnung mit zugehoeriger schreib- und leseeinrichtung
EP0088815B1 (de) Elektrisch löschbare Speichermatrix (EEPROM)
DE2332643C2 (de) Datenspeichervorrichtung
DE2828836A1 (de) Wortweise elektrisch loeschbarer, nichtfluechtiger speicher
DE2514582C2 (de) Schaltung zur erzeugung von leseimpulsen
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
DE2153284C3 (de) Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente
DE3107902C2 (de) Integrierte MOS-Schaltung
DE4135032A1 (de) Elektrisch loeschbare und programmierbare nur-lese-speichervorrichtung mit einer anordnung von einzel-transistor-speicherzellen
EP0089397A1 (de) Integrierte Speichermatrix mit nichtflüchtigen, umprogrammierbaren Speicherzellen
DE2525097A1 (de) N-kanal-speicher-fet
WO1998058384A1 (de) Ansteuerschaltung für nichtflüchtige halbleiter-speicheranordnung
EP0860011B1 (de) Verfahren und vorrichtung zum selbsttätigen ermitteln der nötigen hochspannung zum programmieren/löschen eines eeproms
DE3537046A1 (de) Schreibverfahren fuer eine matrix aus fusionierten nichtfluechtigen speicherzellen

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 2505816

Format of ref document f/p: P

AF Is addition to no.

Ref country code: DE

Ref document number: 2505816

Format of ref document f/p: P

C3 Grant after two publication steps (3rd publication)