DE2507148A1 - Inverser planartransistor - Google Patents

Inverser planartransistor

Info

Publication number
DE2507148A1
DE2507148A1 DE19752507148 DE2507148A DE2507148A1 DE 2507148 A1 DE2507148 A1 DE 2507148A1 DE 19752507148 DE19752507148 DE 19752507148 DE 2507148 A DE2507148 A DE 2507148A DE 2507148 A1 DE2507148 A1 DE 2507148A1
Authority
DE
Germany
Prior art keywords
base zone
planar transistor
zone
schottky contact
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19752507148
Other languages
English (en)
Inventor
Juergen Dipl Ing Dr Graul
Helmuth Dipl Phys Dr Murrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752507148 priority Critical patent/DE2507148A1/de
Priority to GB51227/75A priority patent/GB1495864A/en
Priority to FR7603632A priority patent/FR2301924A1/fr
Priority to IT20063/76A priority patent/IT1055195B/it
Priority to JP51016881A priority patent/JPS51107778A/ja
Publication of DE2507148A1 publication Critical patent/DE2507148A1/de
Priority to US05/749,438 priority patent/US4107719A/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7327—Inverse vertical transistors

Description

Die Erfindung betrifft einen inversen Planartransistor, insbesondere für integrierte Schaltungen, mit einem Halbleiterkörper, in dem ein an die Oberfläche des Halbleiterkörpers reichender Bereich eines ersten Leitfähigkeitstyps als Basiszone vorgesehen ist/ und mit einem auf der zur Oberfläche entgegengesetzten Seite der Basiszone vorgesehenen Bereich eines zweiten, zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstjnps als Emitterzone, die über einen seitlich von der Basiszone geführten Anschlußbereich des zweiten Leitfähigkeitstyps mit der Oberfläche verbunden ist und deren Dotierungskonzentration mit dem Abstand von der Basiszone zunimmt.
Es sind bereits integrierte Schaltungen diskutiert worden, bei denen Transistoren invers betrieben werden. Bei einem invers betriebenen Transistor befindet sich im Gegensatz zu einem Transistor der üblichen Planartechnik die Emitterzone nicht an der Oberfläche des Halbleiterkörpers beziehungsweise in einer auf einem Halbleitersubstrat abgeschiedenen epitaktischen Schicht, sondern im Halbleiterkörper selbst, das heißt, unter der epitaktisch abgeschiedenen Schicht.
Diese integrierten Schaltungen werden als MTL oder als I L-Schaltungen bezeichnet (Merged-Transistor-Logic beziehungsweise Iritegi'ated-Injection-Logic).
YPA 9/110/4034 Kot-12 Dx
609836/0413
2507H8
Bei einem invers betriebenen Transistor besteht die Emitterzone im allgemeinen aus einer hochdotierten, sogenannten "Buried-layer"-Schicht (vergrabene Schicht), die vor dem Aufbringen der epitaktisch abgeschiedenen Schicht in das Halbleitersubstrat diffundiert oder implantiert wird, wobei zur Emitterzone auch noch der an die Basiszone angrenzende Bereich der epitaktisch abgeschiedenen Schicht zu rechnen ist.
Gewöhnlich wird die Kollektorzone eines invers betriebenen Transistors durch Diffusion eines bestimmten Dotierungsmaterials, beispielsweise Phosphor oder Arsen für npn-Transistören, hergestellt. Diese Diffusion stellt in der Planartechnik den letzten Hochtemperaturschritt dar und ist besonders kritisch, da eine Beeinflussung der Dotierungsverhältnisse in der Basiszone des Transistors durch diese letzte Diffusion im allgemeinen nicht ausgeschlossen werden kann. Diese Beeinflussung kann beispielsweise bei einer mit Bor dotierten Basiszone zu einem sogenannten "Dip-Effekt" führen, der zu einer Ausweitung der Basiszone unter der Kollektorzone führt, wenn für diese Phosphor als Dotierungsmaterial vorgesehen wird. Wird bei einer mit Bor dotierten Basiszone für die Diffusion in die Kollektorzone Arsen verwendet, so kann eine sogenannte "Retardation" oder Einbuchtung der Basiszone unter der Kollektorzone auftreten.
Da die Basisweite, nämlich der Abstand oder die Differenzdicke zwischen der Basis-Eindringtiefe und der Kollektor-Eindringtiefe, die elektrischen Parameter, wie beispielsweise die Grenzfrequenz, eines Transistors entscheidend beeinflußt, sind Beeinflussungen der Dotierungsverhältnisse in der Basiszone während der Herstellung der Kollektorzone im allgemeinen nicht erwünscht.
VPA 9/110/4034 - 3 -
609 8 3 6/0413
Es ist daher Aufgabe der Erfindung, einen invers betriebenen Planartransistor anzugeben, bei dem nach der Herstellung der Basiszone kein Hochtemperaturschritt mehr erforderlich ist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf der Oberfläche der Basiszone ein als Kollektor wirkender Schottky-Kontakt vorgesehen ist.
Bei der Erfindung wird also die Diffusion der Kollektorzone durch eine Metallelektrode in Form eines Schottky-Kontaktes ersetzt. Dies ist sowohl bei p-dotierten Basiszonen (Schottky-pn-Transistören) als auch bei n-dotierten Basiszonen (Schottky-np-Transistoren) möglich. Da zum Aufbringen des Schottky-Kontaktes kein Hochtemperaturschritt erforderlich ist, haben die erfindungsgemäßen, invers betriebenen Planartransistoren eine genau eingestellte Basisweite.
Eine Weiterbildung der Erfindung besteht darin, daß der Schottky-Kontakt mit einem Schutzring versehen iste
Durch einen Schutzring, der die Form eines Diffusions-s Implantations- oder Oxydationsbereiches um den Schottky-Kontakt haben kann, werden die Kantenleckströme am Schottky-Kontakt verringert.
Eine andere Weiterbildung der Erfindung besteht darin, daß die Dotierungskonzentration der Basiszone im Bereich des Schottky-Kontaktes 4iOi7/cm3 ist.
Durch diese Dotierungskonzentration wird ein ausreichend gleichrichtender Schottky-Kontakt gewährleistet.
VPA 9/110/4034 - 4 -
809833/0413
2507 Ί 48
. I4 -
Die Auswahl des Metalles für den Schottky-Kontakt muß der Dotierungsart der Basiszone entsprechend der Barrierehöhe zwischen dem Metall und dem Halbleitermaterial angepaßt sein. So eignen sich beispielsweise für eine n-dotierte Basiszone als Material für den Schottky-Kontakt Pd, Pt', Al und für eine p-dotierte Basiszone die Metalle Ti und Al.
Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 einen Schnitt durch einen erfindungsgemäßen, inversen Planartransistor, und
Fig. 2 das Dotierungsprofil eines invers betriebenen Planartransistors.
In der Fig. 1 ist auf einem p-dotierten Halbleitersubstrat 1 eine η-dotierte, epitaktisch abgeschiedene Halbleiterschicht 2 vorgesehen. Vor dem Aufbringen der Halbleiterschicht 2 wird in der Oberfläche des Halbleitersubstrates 1 ein hoch η-dotierter Bereich 3 (buried-layer) erzeugt.
In der Halbleiterschicht 2 sind ein hoch η-dotierter Bereich 4, ein p-dotierter Bereich 5, ein p-dotierter Bereich 6, ein hoch p-dotierter Bereich 7, ein hoch p-dotierter Bereich 8 sowie p-dotierte Bereiche 9 und 10.vorgesehen.
Der Bereich 4 dient als Anschlußbereich für den Bereich Der Bereich 5 stellt die Basiszone dar, deren Kontakt-Anschlußgebiet der Bereich 7 ist. Der als Injektor dienende Bereich 6 injiziert Defektelektronen (Löcher), die als
VPA 9/110/4034 - 5 -
609U λ,:/
2507U8
Steuerstrom für die Basiszone wirksam werden, und ist zur besseren Kontaktgabe mit dem Bereich 8 versehen. Die Bereiche 9 und 10 bilden schließlich einen Isolationsring um das gesamte Bauelement.
Die Emitterzone wird durch den Bereich 3 und das Gebiet der Halbleiterschicht 2 zwischen dem Bereich 5 und dem Bereich 3 gebildet.
Die Oberfläche der Halbleiterschicht 2 ist durch eine Isolationsschicht, beispielsweise eine Siliciumdioxidschicht 13» abgedeckt, in der Fenster vorgesehen sind, durch die Kontakte 15, 16 und 17 jeweils die Bereiche 4, 7 und 8 kontaktieren. Der Kontakt 15 stellt also den Emitterkontakt dar, während der Kontakt 16 der Basiskontakt und der Kontakt 17 der Injektorkontakt sind.
Als Kollektor dient erfindungsgemäß ein Schottky-Kontakt 20, der beispielsweise aus Titan oder Aluminium bestehen kann, da die Basiszone (Bereich 5) p-dotiert ist. Der Bereich 5 hat an seiner Oberfläche eine geringe Do-
17 -"^
tierungskonzentration, die kleiner als 10 cm J ist, damit eine ausreichende Sperrwirkung des Schottky-Kontaktes 20 gewährleistet ist. Wegen der guten Reproduzierbarkeit der elektrischen Parameter und der Möglichkeit, das Dotierung sprofil genau einzustellen, wird zur Herstellung des Bereiches 5 zweckmäßigerweise die Ionenimplantation verwendet.
Die Metallkontakte 15, 16 und 17 und der Schottky-Kontakt 20 können aus einer Titan-Aluminium-Doppelschicht bestehen. Eine zuerst aufgebrachte Titanschicht mit einer Dicke von ca. 3 000 % ergibt auf dem Anschlußbereich 4 und den
VPA 9/110/4034 - 6 -
60 9 8 38/0413
Bereichen 7 und 8, also für die Emitterzone, Basiszone und dem Injektor ohmsche Kontakte, während auf dem Bereich 5 infolge dessen geringer Oberflächenkonzentration der Schottky-Kontakt 20 entsteht.
Die Fig. 2 zeigt ein mögliches Dotierungsprofil, das bei einer Eindringtiefe der Basiszone von 0,5 /um mittels Ionenimplantation und bei einer Energie der implantierten Ionen von ca. 80 keV entsteht. Auf der Ordinate ist die Dotierungskonzentration in cm""^ und auf der Abszisse die Eindringtiefe in /um dargestellt. Wie aus dieser Figur hervorgeht, beträgt die Dotierungskonzentration der Basiszone an ihrer Oberfläche etwa 5 . 10 cm~-^ und er-
17 —^5 reicht einen Höchstwert von etwa 5 . 10 cm in einem Abstand von etw,a 0,2 /um von der Oberfläche. Das Gebiet 14 hat eine Dotierungskonzentration, die kleiner als 10 cm ist. Bei einer Tiefe von 1,0 /um von der Oberfläche der Halbleiterschicht 2 wächst die Dotierungskonzentration infolge des hochdotierten Bereiches 3 stark an.
7 Patentansprüche
2 Figuren
VPA 9/110/4034 - 7 -
60 9 8 36/0413

Claims (7)

  1. 2507U8 - 7 -
    Patentansprüche
    I.NInverser Planartransistor, insbesondere für integrierte —' Schaltungen, mit einem Halbleiterkörper, in dem ein an die Oberfläche des Halbleiterkörpers reichender Bereich eines ersten Leitfähigkeitstyps als Basiszone vorgesehen ist,und mit einem auf der zur Oberfläche entgegengesetzten Seite der Basiszone vorgesehenen Bereich eines zweiten, zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps als Emitterzone, die über einen seitlich von der Basiszone geführten Anschlußbereich des zweiten Leitfähigkeitstyps mit der Oberfläche verbunden ist und deren Dotierungskonzentration mit dem Abstand von der Basiszone zunimmt, dadurch gekennzeichnet , daß auf der Oberfläche der Basiszone (5) ein als Kollektor wirkender Schottky-Kontakt (20) vorgesehen ist.
  2. 2. Inverser Planartransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Schottky-Kontakt (20) mit einem Schutzring versehen ist.
  3. 3. Inverser Planartransistor nach Anspruch. 1 oder 2, dadurch gekennzeichnet, daß die Dotierungskonzentration der Basiszone (5) im Bereich des Schottky-Kontaktes (20) -<r 1017/cm^ ist.
  4. 4. Inverser Planartransistor nach einem der Ansprüche 1 bis 3f dadurch gekennzeichnet, daß die Metallelektrode des Schottky-Kontaktes (20) bei einer η-dotierten Basiszone (5) aus Pd, Pt oder Al besteht.
    VPA 9/110/4034 - 8 -
    609836/0413
    2507H8
  5. 5. Inverser Planartransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Metallelektrode des Schottky-Kontaktes (20) bei einer p-dotierten Basiszone (5) aus Ti oder Al besteht.
  6. 6. Inverser Planartransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Basiszone (5) durch Ionenimplantation hergestellt
    ist.
  7. 7. Inverser Planartransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,
    daß die Basiszone (5) eine Eindringtiefe von der Oberfläche aus von etwa 0,5 /um aufweist.
    VPA 9/110/4034
    609836/0413
DE19752507148 1975-02-19 1975-02-19 Inverser planartransistor Ceased DE2507148A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19752507148 DE2507148A1 (de) 1975-02-19 1975-02-19 Inverser planartransistor
GB51227/75A GB1495864A (en) 1975-02-19 1975-12-15 Inverse planar transistors
FR7603632A FR2301924A1 (fr) 1975-02-19 1976-02-10 Transistor planar inverse
IT20063/76A IT1055195B (it) 1975-02-19 1976-02-11 Transistore planare inverso
JP51016881A JPS51107778A (de) 1975-02-19 1976-02-18
US05/749,438 US4107719A (en) 1975-02-19 1976-12-10 Inverse planar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752507148 DE2507148A1 (de) 1975-02-19 1975-02-19 Inverser planartransistor

Publications (1)

Publication Number Publication Date
DE2507148A1 true DE2507148A1 (de) 1976-09-02

Family

ID=5939287

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752507148 Ceased DE2507148A1 (de) 1975-02-19 1975-02-19 Inverser planartransistor

Country Status (5)

Country Link
JP (1) JPS51107778A (de)
DE (1) DE2507148A1 (de)
FR (1) FR2301924A1 (de)
GB (1) GB1495864A (de)
IT (1) IT1055195B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5276887A (en) * 1975-12-22 1977-06-28 Fujitsu Ltd Semiconductor device
JPS5267275A (en) * 1976-10-08 1977-06-03 Sony Corp Semiconductor unit
EP2180517A1 (de) 2008-10-24 2010-04-28 Epcos Ag Bipolarer PNP-Transistor mit seitlichem Kollektor und Herstellungsverfahren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2032201A1 (de) * 1969-06-30 1971-01-21 International Business Machines Corp , Armonk, NY (V St A ) Integnerbare Planarstruktur eines Transistors, insbesondere fur integrier te Schaltungen verwendbarer Schottky Sperr schicht Transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911659U (de) * 1972-05-09 1974-01-31

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2032201A1 (de) * 1969-06-30 1971-01-21 International Business Machines Corp , Armonk, NY (V St A ) Integnerbare Planarstruktur eines Transistors, insbesondere fur integrier te Schaltungen verwendbarer Schottky Sperr schicht Transistor

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
DE-Z.: Neues an der Technik, Nr. 4, Juli 1969, S. 3 *
US-Z.: Electronics, Bd. 42, Nr. 15, 1969, S. 74-80 *
US-Z.: IEEE Transactions on Electron Devices, Bd. 21, 1974, Nr. 4, S. 273-278 *
US-Z.: Solid State Electronics, Bd. 11, 1968, Nr. 6, S. 613-619 *

Also Published As

Publication number Publication date
FR2301924A1 (fr) 1976-09-17
JPS51107778A (de) 1976-09-24
GB1495864A (en) 1977-12-21
FR2301924B1 (de) 1982-04-23
IT1055195B (it) 1981-12-21

Similar Documents

Publication Publication Date Title
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2650511C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2823967C2 (de)
DE2449688A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor
DE2160427C3 (de)
DE102007043341A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015204636A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2754397A1 (de) Verfahren zur herstellung eines schottky-sperrschicht-kontaktes
DE1564129A1 (de) Feldeffekttransistor
DE2605641C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
DE2507613B2 (de) Verfahren zur Herstellung eines invers betriebenen Transistors
DE2500775C3 (de) Hochspannungsfestes planeres Halbleiterbauelement
DE2728845C2 (de)
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4400840C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Bipolartransistor
DE2507148A1 (de) Inverser planartransistor
DE112016001599B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE3017313A1 (de) Thyristor mit hoher blockierspannung und verfahren zu seiner herstellung
DE2361171A1 (de) halbleitervorrichtung
DE2710701A1 (de) Halbleiterbauelement
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
EP0012843B1 (de) Halbleiteranordnung für Bauelemente mit einem Schottky-Kontakt
EP0153902A2 (de) Halbleiter-Leistungsbauelement, insbesondere Thyristor und Gridistor, sowie Verfahren zu dessen Herstellung
DE2851186A1 (de) Transistor vom mesatyp und verfahren zur herstellung dieses transistors
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
8131 Rejection