DE2453213A1

DE2453213A1 - Phasenverriegelte regelschleife

Info

Publication number: DE2453213A1
Application number: DE19742453213
Authority: DE
Inventors: Wilhelm Dipl Phys Hegeler
Original assignee: Blaupunkt Werke GmbH
Current assignee: Blaupunkt Werke GmbH
Priority date: 1974-03-21
Filing date: 1974-11-09
Publication date: 1976-05-13
Also published as: DE2413604A1; DE2453213C2

Description

Phasenverriegelte Regelschleife Die Erfindung betrifft eine phasenverriegelte Regelschleife (Phase-Locked-Loop, im folgenden PLL genannt) gemäß der Gattung des Patentanspruchs 1.
Die in der Hauptanmeldung (P 24 13 604.7) beschriebene phasenverriegelte Regelschleife vermeidet nicht nur die Nachteile bekannter PLL-Methoden, bei denen ein spannungsgesteuerter Oszillator verwendet wird, sondern sie bringt darüber hinaus die Vorteile leichter digitaler Programmierbarkeit und schneller Messung.
Es hat sich Jedoch herausgestellt, daß auf dem Gebiet des Verkehrswarnfunks höchste Ansprüche an das Selektionsvermögen einer Regelschleife zu stellen sind, wobei die Selektion aber nicht auf Kosten der Schnelligkeit einer Frequenz erkennung erhöht werden sollte.
Rundfunksender mit Verkehrsfunkmeldungen strahlen in der Bundesrepublik Deutschland seit 1972 zusätzlich einen 57-kHz-Pilotton aus.
Zur Unterscheidung der Rundfunkanstalten im Hinblick auf die von ihnen erfaßten regionalen Bereiche wurde ein Bereichskennungssystem entwickelt, wie es in der Funk-Technik 15 (1973) Seite 528 beschrieben ist. Bei ihm ist der 57-kHz-Pllotton, den Jeder UKW-Verkehrsfunksender ausstrahlt, mit einer der sogenannten Bereichskennfrequenzen von 23,75 Hz ... 53,98 Hz amplitudenmoduliert, die durch Frequenzteilung aus dem Pilotton gewonnen werden.
Zur Erkennung von BereichsKennfrequenzen sind Methoden mit Regelschleifen bekannt. Ein wesentlicher Gesichtspunkt bei der Auslegung derartiger Regelschleifen ist eine hohe Selektion und damit verbunden eine geringe Störanfälligkeit der Regelschleife, wobei Jedoch auf eine genügende Schnelligkeit einer Frequenzerkennung häufig nicht verzichtet werden darf. Der Anmelderin ist es gelungen, mit einem neuartigen Verfahren die mittlere Ansprechzeit selbst bei den tiefsten Bereichskennfrequenzen von ca. 270 ms auf ca. 150 ms zu verkürzen und außerdem eine höhere Selektion zu erreichen als es mit bekannten Regelschleifen möglich ist.
Bei einer PLL werden die Frequenz und auch die Phasenlage eines in einem Frequenzgenerator, z.B. einem regelbaren Oszillator erzeugten Referenzsignals, mit der Frequenz bzw. Phasenlage eines Eingangssignals in ein festes definiertes Verhältnis gebracht.
Folgt die Generatorfrequenz der Eingangsfrequenz, so sagt man, das Eingangssignal ist mit dem Referenzsignal verriegelt oder die Regelschleife ist eingerastet.
Bei der PLL-Methode wird nicht die Dauer einzelner Schwingungsperioden ausgewertet, es gelangt vielmehr der Grundwellengehalt zur Auswertung, so daß Störspitzen keine Verfälschungen bewirken.
Eine PLL kann nur dann einrasten, wenn das Eingangssignal innerhalb eines bestimmten Frequenzbereiches a f liegt, innerhalb dessen die Frequenz des Referenzsignals nachsteuerbar ist, den Bereich 6f nennt man Fangbereich der PLL.
Soll eine hohe Selektion und damit stabile Frequenz und Phase erreicht werden, ist der Fangbereich der PLL klein zu wählen.
Ein kleiner Fangbereich bringt aber den Nachteil mit sich, daß bei einer anfangs vorhandenen ralschen Phasenlage zwischen Eingangssignal und Referenzsignal eine Korrektur nur sehr langsam vor sich gehtJ so daß die PLL eine sehr lange Zeit zum Einrasten benötigt. Andererseits hat ein kleiner Fangbereich den Vorteil hoher Störsicherheit.
Um sowohl eine hohe Selektion als auch ein schnelles Einrasten einer PLL zu verhalten, findet man in der Zeitschrift Electronic Design, 20. july 1964 S. 59> den Vorschlag, einen anfänglich breiten Fangbereich-nach dem Einrasten der PLL auf einen schmalen umzuschalten. Auch bei einer in der Funk-Technik 1973,-Nr. 2 S. 46 beschriebenen PLL wird vorgeschlagen, eine Tiefpaßzeitkonstante umschaltbar zu machen, wodurch die gleiche Wirkung erreicht wird. Beide Regelschleifen haben Jedoch den Nachteil, daß bei ihnen aus Toleranz- und Alterungsgründen des verwendeten spannungsgesteuerten Oszillators die Selektion nicht genügend groß gemacht werden kann.
Der vorliegenden Erfindung lag die Aufgabe zugrunde, die in der Hauptanmeldung beschriebene Regelschleife in der Art zu verbessern, daß eine möglichst hohe Selektion erreicht wird, ohne die Einrastzeit der PLL zu verlängern.
Diese Aufgabe wird durch die im Kennzeichen des Patentanspruchs 1 angeführten Merkmale erfüllt.
Die Erfindung hat den großen Vorteil, daß mit ihr trotz einer stark erhöhten Selektion eine wesentlich verkürzte Frequenzkennungszeit erreicht wird, so daß die erfindungsgemäße PLL ein schnelles Einrasten und eine hohe Störsicherheit bei auftretenden Fehlsignalen gewährleistet.
Mit der erfindungsgemäßen Regelschleife wird in vorteilhafter Weise vermieden, daß Frequenzen, die nur wenig außerhalb des schmalstenFangbereiches der PLL liegen und bei bekannten Verfahren Schwebungen mit sehr kleinen Schwebungsfrequenzen und somit sehr großen Schwebungsperioden hervorrufen, bei denen in einzelnen Zeitabschnitten für ein Auffüllen eines Integrators günstige Phasenbeziehungen existieren, als innerhalb des ein- -gestellten Fangbereiches der PLL liegend erkannt werden.
Ein weiterer Vorteil ist darin begründet, daß die erfindungsgemaße PLL leicht in integrierter Form herstellbar ist.
Im folgenden wird die erfindungsgemäße PLL anhand einer Zeichnung beschrieben.
Es zeigen: Fig. 1 ein Blockschema, Fig. 2 qualitativer Verlauf einer Phase f als Funktion der Zeit für verschiedeneFrequenzbereiche Af, Fig. 3 a Abhängigkeit von Tastverhältnissen ul, u2 von einer Phase ybei eingerastetem Zustand, Fig. 3 b zwei Signalfolgen fM und fL und eine daraus durch Antivalenzbildung gewonnene Folge, Fig. 4'Breiten des Fangbereiches der PLL als Funktion eines Zählerstandes Z.
Ein zu erkennendes Eingangsstnal fM und ein Ausgangssignal fL eines spannungsgesteuerten Frequenzteilers 1 liegen als Digitalsignale an den Eingängen eines ersten Phasenkomparators 2, der z.B. aus einem Xquivalenzglied bestehen kann.
Am Eingang des Frequenzteilers 1 liegt eine konstante Signalfrequenz fF, aus der man durch Multiplikation mit einem geeigneten Faktor die Eingangsfreqüenz fM erhält. Die Wirkung des Frequenzteilers 1 ist der Hauptanmeldung zu entnehmen.
Bei der vorliegenden Verbesserung steuert eine Ausgangsgröße des ersten Phasenkomparators 2 mit einem Tastverhältnis u1, die eine Information über die Phasendifferenz zwischen den Frequenzen zum und fL enthält, über einen ersten Eingang 3 das Teilerverhältnis des Frequenzteilers 1. Dabei ist eine Nachsteuerung nur innerhalb eines Frequenzbereiches d f = f2 - £1 möglich, wobei die Frequenzen f1 und £2 Grenzfrequenzen für den Fangbereich der PLL darstellen.
Liegt die Frequenz SM des Eingangssignals innerhalb des eingestellten Frequenzbereiches # f des Frequenzteilers 1, wird die von ihm erzeugte Referenzfrequenz fLin die Richtung von gezogen, bis die Regelschleife eingerastet ist. Dieser Zustand ist dann erreicht, wenn zum = ist, weil die Phase zwischen Eingangssignal und Referenzsignal in diesem Fall konstant ist und am Steuereingang 3 des Frequenzteilers 1 ein binäres Signal mit konstantem Tastverhältnis liegt.
Wenn das EingangSsignal mit der Frequenz fM in der Mitte des am Frequenzteiler 1 eingestellten Fangbereiches der PLL liegt, beträgt bei eingerastetem Zustand die Phase zwischen den beiden Frequenzen fM und fL innerhalb gewisser Grenzen bekanntlich 900, da zwischen der Phase einerseits und demeingestelltenFrequenzbereich auf und der Zeit t andererseits folgende Beziehung besteht (bei einer Anfangsphase (f(o) 0): Aus dieser Beziehung, deren graphische Darstellung der Fig. 2 zu entnehmen ist, bzw. aus der Ableitung d die A f . exp dt (-2 bft) läßt sich leicht ablesen, daß zum schnellen Annähern der Phase y an den Grenzwert 2- ein möglichst großer Frequenzbereich A f zu wählen ist. In der graphischen Darstellung resultiert hieraus eine hohe Anfangssteigung der Kurve (Fig. 2).
Für den Fall, daß eine zu erkennende Frequenz zum nicht in der Mitte des Frequenzbereiches nurfliegt, rastet die PLL bei einer Phase ein, die zwischen o und Sr liegt und bekanntlich einem Grenzwert zustrebt.
Hat die PLL eine Anfangsphase ffi bereits im wesentlichen in Richtung auf den Wert 27 korrigiert, so wird nicht mehr der 2 gesamte Fangbereich benötigt, weil die Frequenz t in diesem Zeitpunkt bereits in der Nähe von zum liegt. Aus dieser Kenntnis heraus entstand die Idee, noch während des Vorgangs bis zum Einrasten den Fangbereich stufenförmig einzuengen, wobei Anzahl und Höhe der Stufen mit Hilfe eines noch zu beschreibenden Vorwärts-Rückwärts-Zählers 6 und einer Logikschaltung 10 im Frequenzteiler 1 eingestellt werden. Auf diese Weise erreicht man zum Zeitpunkt des Einrastens eine sehr hohe Selektion, ohne zu Beginn des Fangvorganges auf einen breiten Fangbereich verzichten zu müssen.
Um eine derartige Variation des Frequenzbereiches A f zu erhalten, werden das Eingangssignal mit der Frequenz für und das Referenzsignal mit der Frequenz fL einem zweiten Phasenkomparator 4 zugeführt, wobei das Referenzsignal vorher mit Hilfe eines 900 -Phasendrehgliedes 5 in der Phase gedreht wird.
Ein Ausgangssignal des zweiten Phasenkomparators 4 mit einem Tastverhältnis u2 kann nicht unmittelbar zur Steuerung eines Frequenzbereiches # f und zur Anzeige eines Einrastens benutzt werden, da durch unkohärente Eingangssignale kurzzeitig jede Phasenbeziehung zwischen zum und fL auftreten kann. Daher wird das Ausgangssignal, um eine sichere Erkennung zu verhalten, in einem Vorwärts-Rückwärts-Zähler 6 über eine gewisse Anzahl von Perioden des Eingangssignals mit der Frequenz t integriert. Je größer diese Integrationszeit gewählt wird, desto mehr Sicherheit erhält man gegen Störungen oder Schwebungsfrequenzen.
In der Fig. 3 a sind ein Signal mit der Frequenz zum und ein weiteres mit der Frequenz fL aufgetragen, die um eine Phase y gegeneinander verschoben sind. Darunter ist ein Signal mit einem Tastverhältnis ul dargestellt, das durch Antivalenzbildung aus den Signalen zum und fL gewonnen wurde. Bezogen auf die Periode 2 des Signals Rot hat das untere Signal eine Periode 2f.
Definiert man ein Tastverhältnis als das Verhältnis von Impulsdauer # zu Periodendauer #, so gilt für das Tastverhältnis u1 die Beziehung im Bereich d.h. das Tastverhältnis ul ist proportional dem Betrag der Phase Ist . Ist die PLL bei # = # eingerastet, so gilt u1 = 1 . Dies 2 bedeutet, daß in eingerastetem Zustand der Frequenzteiler 1 die Frequenz t gleich lange durch die obere Grenzfrequenz f2 und die untere Gren Mittenfrequenz so daß im Mittel durch eine geteilt wird.
Liegt die zu erkennende Frequenz fM nicht in der Mitte des Fangbereiches 4 f der PLL> ergibt sich aus einer einfachen Uberle-#1 gung die Beziehung T proportional fM - fm.
Da die Ausgangsgröße des zweiten Phasenkomparators gegenüber der des ersten Phasenkomparators um 900 phasenverschoben ist, ergibt sich für das Tastverhältnis u2: Die fastverhältnisse u1> u2 sind in Fig. 3 b in Abhängigkeit von der Phase 9 aufgetragen.
Der Vorwärts -Rückwärts-Zähler 6 ist so aufgebaut, daß er das Zeitintegral einer Funktion u2 - u0 bildet, wobei u0 eine einstellbare Größe darstellt. Hierdurch läßt sich erreichen, daß eine Eingangsfrequenz £M nur dann zur Anzeige gelangen kann, wenn sie nicht nur innerhalb des Fangbereiches der PLL liegt, sondern ausserdem auch innerhalb eines eingestellten schmaleren Frequenz-, intervalls, in dessen Mitte die Mittenfrequenz fm liegt. Dieser Sachverhalt läßt sich mit einer Phasenbeziehung dadurch ausdrükken, daß die Eingangsfrequenz fM dann zur Anzeige gelangt, wenn in eingerastetem Zustand zwischen ihr und der Frequenz fL eine Phasendifferenz y besteht, für die gilt wobei g durch den Wert von u0 bestimmt ist und Werte annehmen kann (Fig. 3 b).
Das Ausgangssignäl des zweiten Phasenkomparators 4 wird einem Eingang des Vorwärts-Rückwärts -Zählers 6 zugeführt. Gleichzeitig gelangt es an einen Steuereingang eines Frequenzumschalters 7.
Am Frequenzumschalter 7 liegen zwei einstellbare Taktfrequenzen und f an. Das binäre Ausgangssignal des zweiten Phasenkomparators 4 steuert nach einem bekannten Verfahren den Frequenzumschalter 7 in der Weise, daß bei Vorhandensein eines Impulses (Zustand 1) die erste Taktfrequenz t als Clockfrequenz für den Vorwärts -Rückwärts-Zähler 6 6 dient und der Zähler rückwärts zählt. In den übrigen Zeiten, in denen das Ausgangssignal den Zustand 0 besitzt, dient die Taktfrequenz fB als Clockfrequenz und der Zähler 6 zählt vorwärts. Vom Vorwärts -Rückwar'ts -Zähler 6 ist weiterhin zu fordern, daß er eine Überlaursperre in beiden Zählrichtungen besitzt. Durch Einstellen eines kritischen Tast,-verhältnisses mit Hilfe der Taktfrequenzen fAund fB erreicht man nach einem bekannten Verfahren, daß der Vorwärts-Rückwärts-Zähler 6 nur dann hochzählt, wenn das Tastverhältnis u2 kleiner als das kritische Tastverhältnis ist.
An Ausgängen 8, 9 des Vorwärts -Rückwärts -Zählers 6 lassen sich Informationen über die Zustände des höchstwertigen und des zweithöchsten Bits des Vorwärts -Rückwärts -Zählers 6 abnehmen, die in einer einfachen logischen Schaltung 10 ausgewertet werden.
Durch diese Auswertung lassen sich Schaltpunkte gewinnen. Dies läßt sich einfach an einem 4-Bit-Zählerdemonstrieren, der bekanntlich von 0 bis 15 zählen kann. Bei ihm ändern sich Zustände von mindestens einem der beiden höchstwertigen Bits beim Übergang von der Dezimalzahl-drei nach vier, von sieben nach acht und von elf'nach zwölf.
Diese Zustandsänderungen werden in der logischen Schaltung 10 in der Art ausgewertet, daß über zwei Leitungen 11 und 12 der Frequenzbereich # f des Frequenzteilers 1 gesteuert wird. So können z.B. die anfangs vorhandenen Grenzfrequenzen f1 und 2 beim Übergang des Zählerstandes von einem unteren Wertbereich zu einem höheren (beim 4-Bit-Zähler beim Übergang von drei nach vier) auf andere Grenzfrequenzen f11 und f21 umgeschaltet werden, für die gelten muß f1 < 4 f2, > f2, so daß ein engerer Fangbereich der PLL entstanden ist. Entsprechend kann bei den anderen Zustandsänderungen des Vorwärts -Rückwärts -Zählers 6 verfahren werden. Insgesamt erhält man also während des Hochzählens des Vorwärts-Rückwärts-Zählers'6 ein stufenförmiges Engerwerden des Fangbereiches der PLL.
Man kann nun die vorletzte Schaltstufe des Vorwärts-Rückwärts-Zählers 6 dazu benutzen, die PLL auf den engsten Frequenzbereich # fn = f2n ~ f1n zu schalten. Die höchste Schaltstufe mit enem Schaltpunkt S wird dann dazu verwendet, an einem Ausgang 13 der logischen Schaltung 10 eine Information über das Einrasten der PLL in dem engsten Fangbereich abzugeben.
Wie oben erläutert wurde, kann der Vorwärts-Rückwärts-Zähler 6 nur dann hochzählen, wenn das Tastverhältnis u2 kleiner als ein eingestelltes kritisches Tastverhältnis ist. Jedem Frequenzbereich 6 f, d f1 ... d f läßt sich ein Phasenbereich zuordnen. Wenn ein Eingangssignal mit der Frequenz fM innerhalb des schmalsten Frequenzbereiches a fn liegt, kann es nur dann am Auszanz 13 zur Anzeige zelanzen. wenn in einzerastetem Zustand zwisohen ihm und der Frequenz fL eine Phase besteht. Es ist zu beachten, daß d in allen Frequenzbereichen # f, # f, ... # f eine konstante Größe bleibt, die nur von n der Einstellung des kritischen Tastverhältnisses u0 abhängt.
Besitzt das am ersten Phasenkomparator 2 liegende Eingangssignal eine Frequenz fMIdie wenig außerhalb des schmalsten Frequenzbereicheshfn des Frequenzteilers 1 liegt, besteht bei bekannten Regelschleifen, bei denen der Fangbereich konstant ist, die große Gefahr, daß Schwebungen mit sehr kleinen Schwebungsfrequenzen und somit sehr großen Schwebungsperioden enststehen. Dadurch ergeben sich in den einzelnen Perioden Zeitabschnitte mit Phasenbeziehungen, die ein Auffüllen eines Integrators ermöglichen und häufig zu Fehlschaltungen führen.
Bei der hier beschriebenen PLL sind derartige Fehlschaltungen aus folgenden Gründen nicht mehr möglich. Eine Frequenz SMß die wenig außerhalb des schmalsten Frequenzbereiches # fn liegt, fällt noch in den anfänglichen Frequenzbereich # r und somit in den anfänglichen Fangbereich der PLL. Der Vorwärts-Rückwärts-Zähler 6 kann nur so weit hochzählen, wie die Frequenz fM noch innerhalb eines der Frequenzbereiche A f> # f1 und zwischen ihr und der Frequenz fIJ die Beziehung # + # gilt. Sind bei einer Umschaltung auf einen nächstengeren Frequenzbereich diese Bedingungen nicht mehr erfüllt, wird der Vorwärts -Rückwärts -Zähler 6 an diesem Umschaltpunkt stehen bleiben. In diesem Zustand bleibt die PLL eingerastet, und es ist nicht möglich, daß der Vorwärts-Rückwärts-Zähler 6 bis zum Schaltpunkt S hochzählt und die Frequenz fM am Ausgang'l3 zur Anzeige gelangt.

Claims

Patentansprüche

1. Phasenverriegelte Regelschleife für digitale Signale mit einem ersten Phasenkomparator, an dessen einem Eingang ein Eingangssignal mit einer Frequenz zum liegt und an dessen anderem Eingang ein Signal mit einer Frequenz fL liegt, das aus einer konstanten Signalfrequenz fF mittels eines Frequenzteilers gewonnen wird, der im Teilerverhältnis spannungsgesteuert variierbar ist und vom Ausgangssignal des ersten Phasenkomparators gesteuert wird, nach Patentanmeldung P 24 13 604.7> dadurch gekennzeichnet, daß die Signale mit den Frequenzen und ly ) in an sich bekannter Weise einem zweiten Phasenkomparator (4) zugeführt werden, wobei eine der beiden Fret quenzen mittels eines 900-Phasendrehgliedes (5) uin nahezu 900 in der Phase gedreht wird, und daß die Ausgangsgröße des zweiten Phasenkomparators (4) in einem Vorwärts -Rückwärts -Zähler(6) zum einen die Zählrichtung zum anderen über einen dem Takteingang des Zählers vorgeschalteten Frequenzumschalter (7) die Taktfrequenz steuert, daß ferner der Vorwärts -Rückwärts -Zähler (6)über mindestens zwei Ausgänge (8, 9) mit einer Logikschaltung (10) verbunden ist, die den Fangbereich der Regelschleife im Frequenzteiler (1) in der Weise steuert, daß bei bestimmten Zählerständen des Vorwärts-Rückwärts-Zählers (6) der Fangbereich eingeengt wird.

2. Phasenverriegelte Regelschleife nach Anspruch 1, dadurch gekennzeichnet, daß oberhalb des Zählerstandes, bei dem der engste Fangbereich der Regelschleife erhalten wird, ein Schaltpunkt (S) vorhanden ist, bei dessen Überschreiten an einem Ausgang (13) der Logikschaltung (10) eine Information über ein Einrasten der Regelschleife erhalten wird.

L e e r s e i t e