DE2415472C3

DE2415472C3 - Verfahren zur Bitfehlerratenüberwachung in PCM-Fernmeldeübertragungssystemen

Info

Publication number: DE2415472C3
Application number: DE19742415472
Authority: DE
Inventors: Otto Karl; Karlheinz Neufang; Marcel Troost
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-03-29
Filing date: 1974-03-29
Publication date: 1979-09-06
Also published as: DE2415472B2; DE2415472A1

Description

Die trfindung betrifft ein Verfahren zur Bitfehlerratenüberwachung in PCM-Fernmeldeübertragungssystemen unter Einsatz einer Parity-Prüfung.

Bei einem bekannten Verfahren dieser Art (IEEE Transactions on Communications Technology, COM-16 (1968), Nr. 3, S. 380-386) werden den zu übertragenden Informationsfluß redundante Bits in Form von Parity-Bits beigegeben.

Weitere bekannte Überwachungsverfahren bestehen darin, daß entweder das in erster Linie zum Zwecke der Synchronisation im Zeitkanal 0 gesendete Rahmenkennungswort überwacht wird, oder aber daß, sofern der verwendete Code für die PCM-Worte einem bestimmten Bildungsgesetz gehorcht, das Einhalten dieses Bildungsgesetzes überwacht wird.

Bei dem ersten der beiden übrigen Verfahren werden Bits des Rahmenkennungswortes, die ja immer in Form derselben Bitkombination erscheinen, empfangsseitig mit dem identischen Codemuster verglichen und bei Nichtübereinstimmung wird ein Fehler gemeldet. Entsprechend der änderen weiteren Überwächüngsmögiiehkeit wird, wenn beispielsweise ein sogenannter pseudoternärer Code zur Codierung der PCM-Worte verwendet wird, bei dem der Binärwert »0« im PCM-Signal auch als »0« übertragen wird, jeder zweite Binärwert »1« aber zu » —t« invertiert wird, auf der Empfangsseite geprüft, ob in dem ankommenden PCM-Signal tatsächlich sich auch der »1«-Wert und der »— 1 «-Wert abwechseln. Das auf dem Vergleich des Rahmenkennungswortes mit einem analogen Bitmuster

basierende Überwachungsverfahren gewährleistet, daß auch die Multiplexeinrichtungen der Übertragungssysteme, die in nicht unerheblichem Maße zum Entstehen von Bitfehlern beitragen, im Gegensatz zu dem auf eine Codeprüfung hinauslaufenden Verfahren miteinbezogen werden.

In der Praxis hat sich die erstgenannte ^uf dem Vergleich des Rahmenkennungswortes mit einem analogen Bitmuster basierende Überwachung durchgesetzt Dies vor allem deswegen, weil bei der anderen Überwachungsart die Multiplexeinrichtungen der Übertragungssysteme nicht in die Überwachung mit einbezogen sind, gerade diese Einrichtungen aber in nicht unerheblichem Maße zum Entstehen von Bitfehlern beitragen.

Die Bitfehlerratenüberwachung auf der Grundlage des Rahmenkennungswortes hat sich, sofern relativ große Bitfehlerraten vorliegen, gut bewährt Bei kleineren Bitfehlerraten, wie sie beispielsweise bei der Verwendung geschirmter Kabel für die Übertragung vorkommen, die aber immer noch als störend empfunden werden und daher signalisiert werden müssen, können allerdings unter Umständen beträchtlich lange Zeiten vergehen, bis es zu einer Anzeige kommt Nimmt ρ~&η nämlich beispielsweise eine Bitfehlerrate von 5 χ 10-⁷ an, so bedeutet dies bei der Bitübertragungsrate von 2,048 MBit/s des derzeit eingeführten PCM-Systems 30/32, daß etwa jede Sekunde ein Bitfehler auftritt.

Da bei der zur Rede stehenden Bitfehlerratenüberwachung die nur in jedem zweiten Abtastspulrahmen auftretenden 7 Bits des Rahmenkennungswortes in die Überwachung mit einbezogen werden, stehen den innerhalb einer Sekunde während 8000 Abtastpulsrahmen übertragenen 2,048 MBit lediglich

8(XX) ■ 7

·■= 28 0(

■in überprüfte Bits gegenüber. Das bedeutet aber, daß bei der angenommenen Bitfehlerrate

2,048· 10"
28(XX)

= 74 Sekunden

vergehen müssen, bis die Überwachung des Rahmenkennungswortes iur Anzeige des Erreichens der angegebenen Bitfehlerrate führt.

Wenn dagegen, wie eingangs erwähnt, die Bitfehlerratenüberwachung auf der Basis einer Parity-Prüfung erfolgt, läßt sich das Erreichen einer zulässigen Grenze der Bitfehlerrate wesentlich schneller anzeigen. Allerdings macht das solcherart arbeitende bekannte Überwachungsverfahren, wie ebenfalls erwähnt, das Einfügen redundanter Bits erforderlich.

Aufgabe der Erfindung ist es daher, ein Verfahren der eingangs erwähnten Art weiter zu verbessern, insbesondere die Notwendigkeit der Einfügung gesonderter redundanter Bits zu vermeiden.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß bei der sendeseitigen Ergänzung von »!«-Bits zu einer geraden oder ungeraden Zahl von »!«-Bits durch ein Parity-Bit und bei der entsprechenden empfangsseitigen Überwachung auf das Vorhandensein dieser Geradzahligkeit bzw. Ungeradzahligkeit jeweils die »!«-Bits zweier Abtastpulsrahmen berücksichtigt werden, daß als Parity-Bit ein Bit des in jedem zweiten Abtastpulsrahmen an Stelle des Rahmenkennungswor-

tes übertragenen Meldewortes verwendet wird, und daß die Häufigkeit der solcherart festgestellten Bitfehler ermittelt wird.

Auf Grund des erfindungsgemäBen Verfahrens ist es also nicht mehr erforderlich, gesonderte redundante Bits einzufügen, da sowieso schon vorhandene redundante Bits des Meldewortes Verwendung finden. Damit sind die Überwachungsintervalle jeweils lediglich zwei Abtastpulsrahmen lang, so daß, obwohl sämtliche der übertragenen Bits jeweils in die Überwachung einbezogen sind, bei dem vorstehend angenommenen Beispiel einer Bitfehlerrate, die 2um Auftreten eines Bitfehlers innerhalb einer Sekunde führt, bei Erreichen dieser Bitfehlerrate auch schon eine Sekunde danach eine Alarmmeldung abgegeben werden kann, gegenüber der Wartezeit von 74 Sekunden, die bei einer Bitfehlerratenübcrwachung auf Grundlage des Rahmenkennungswortes in Kauf genommen werden muß. Hierbei ist allerdings die Möglichkeit einer Kompensation von Fehlern und damit eines teilweisen Very.igens der Parity-Prüfmethode noch nicht berücksichtigt Da solche Doppelfehler mit einer mittleren Wahrscheinlichkeit von 0,5 auftreten, muß bei höherer Bitfehlerrate mit einer Verdoppelung der Erkennungszeit gerechnet werden.

Um ein Kriterium darüber zu erhalten, ob durch die erfindungsgemäß vorgenommene Parity-Prüfung ermittelte Bitfehler in ihrer Häufigkeit eine zulässige Bitfehlerrate übersteigen, wird gemäß weiterer Ausgestaltung des erfindungsgemäßen Verfahrens das Bitfehler anzeigende Ergebnissignal der Parity-Prüfung zum Weiterschalten eines Zählers verwendet, der bei Erreichen seiner Endstellung ein Alarmsignal abgibt und, sofern er während einer Zeitspanne nach Zählbeginn, die dem mindestens geforderten Abstand des Auftretens von Bitfehlern entspricht, seine Endstellung nicht erreicht hat, in seine Anfangsstellung zurückgestellt wird.

Wenn also bei der in der Figur dargestellten Anordnung dem Eingang eF des UND-Gliedes U bei

ϊ Auftreten eines auf Grund eines Bitfehlers zustandegekommenen Paritätsfehlers ein Fehlersignal zugeführt wird und an dessen anderen Eingang über den Eingang eS und die Kippstufe FF ein Startsignal angelegt ist, dann führt dies zu einem Weiterschalten des Zählers Z

in um eine Zählerstellung. Der Zähler Zkann nur dann auf Grund des wiederholten Auftretens solcher Paritätsfehler-Signale seine Zählerendstellung erreichen und damit an seinem Ausgang aA ein das Überschreiten einer zulässigen Grenze der Bitfehlerrate anzeigendes Signal

I) abgeben, wenn nicht eine Zeitspanne nach einem Eintreffen eines Startimpulses am Eingang eS, die dem mindestens geforderten Abstand des Auftretens von Bitfehlern bei der zugelassenen BitfeMerrate entspricht, am Rückstelleingang eÄdes Zählers Zein Rückstellim-

2i) puls aufgetreten ist, der den Zähler wieder in seine Anfangsstellung bringt.

Vielfach besteht nicht nur ein Interesse darin, das Überschreiten der zulässigen Bitfehlerrate zu signalisieren, sondern auch daran, schon vorher ein Warnsignal

r> abzugeben, auf Grund dessen Maßnahmen vorbereitet werden können, die dann im Falle des Erreichens der oberen Fehlerratengrenze zur Beseitigung der Fehlerursachen zu ergreifen sind. Es kann daher von einer vor der Endstellung des Zählers Z liegenden Zählerstellung

κι ein Vorwarnsignal abgeleitet werden, das über den Ausgang eVausgegeben wird.

Treten Bitfehler so häufig auf, die Wahrscheinlichkeit einer Fehlerkompensation größer als 0,5 ist, dann wird auch das Rahmenkennungswort so häufig gestört sein,

i'i daß diese Bitfehler wegen der nun nicht mehr intakten Synchronisation nicht unerkannt bleiben.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur Bitfehlerratenüberwachung in PCM-Fernmeldeübertragungssystemen unter Einsatz einer Parity-Prüfung, dadurch gekennzeichnet, daß bei der sendeseitigen Ergänzung von »1«-Bits zu einer geraden oder ungeraden Zahl von »1«-Bits durch ein Parity-Bit und bei der entsprechenden empfangsseitigen Überwachung auf das Vorhandensein dieser Geradzahligkeit bzw. Ungeradzahligkeit jeweils die »1«-Bits zweier Abtastpulsrahmen berücksichtigt werden, daß als Parity-Bit ein Bit des in jedem zweiten Abtastpulsrahmen an Stelle des Rahmenkennungswortes übertragenen Meldewortes verwendet wird, und daß die Häufigkeit der solcherart festgestellten Bitfehler ermittelt w^;rd.

2. Verfahren nach Anspruch J, dadurch gekennzeichnet, daß das Bitfehler anzeigende Ergebnissignal der Prüfung zum Weiterschalten eines Zählers (Z) verwendet wird, der bei Erreichen seiner Endstellung ein Alarmsignal abgibt, und, sofern er während einer Zeitspanne nach Zählbeginn, die den mindestens geforderten Abstand des Auftretens von Bitfehlern entspricht, seine Endstellung nicht erreicht hat, in seine Anfangsstellung zurückgestellt wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dad von einer vor der Endstellung des Zählers (Z) liegenden Zählet stellung ein Vorwarnsignal abgeleitet wird.