DE2401021A1 - Schaltungsanordnung fuer entfernt anordenbare tastatur - Google Patents

Schaltungsanordnung fuer entfernt anordenbare tastatur

Info

Publication number
DE2401021A1
DE2401021A1 DE2401021A DE2401021A DE2401021A1 DE 2401021 A1 DE2401021 A1 DE 2401021A1 DE 2401021 A DE2401021 A DE 2401021A DE 2401021 A DE2401021 A DE 2401021A DE 2401021 A1 DE2401021 A1 DE 2401021A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
output
counter
flip
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2401021A
Other languages
English (en)
Inventor
Dewey E Brownback
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2401021A1 publication Critical patent/DE2401021A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/20—Dynamic coding, i.e. by key scanning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Digital Computer Display Output (AREA)

Description

Aktenzeichen der Anmelderin: RO 973 001
Schaltungsanordnung für entfernt anordenbare Tastatur
Die Erfindung betrifft eine Schaltungsanordnung zum Anschluß einer entfernt anordenbaren Tastatur an einen Datenpuffer entsprechend dem Oberbegriff des Patentanspruchs 1.
Schaltungsanordnungen zum Anschluß von Tastaturen an zwischenspeichernde Puffer sind nicht mehr neu. In solchen Fällen/ in denen der Puffer entfernt von der Tastatur angeordnet ist, machen sich gewöhnlich über die Verbindungsleitungen einfallende Störungen in Form falsch eingepufferter Daten bemerkbar.
Die Aufgabe der vorliegenden Erfindung ist die Schaffung einer verbesserten Schnittstellenschaltungsanordnung zwischen Tastaturen und Puffern unter Vorkehrung von Verzögerungsgliedern, welche die Gesamtanordnung unempfindlich gegenüber elektrischen Störungen machen. Dabei soll gleichzeitig eine elektrische Sperrung überlappend betätigter Tasten möglich sein.
Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen beschrieben.
Ein Ausführungsbeispiel dieser Erfindung ist in den zugehörigen
409832/0711
Zeichnungen erläutert. Es zeigen:
Fig. 1 die perspektivische Ansicht einer Handtastatur,
die in Zusammenarbeit mit der vorliegenden Erfindung verwendbar ist, und
Fign. 2a und 2b die Schaltungsanordnung einer solchen Handtastatur mit einer Schnittstellenanordnung zu einem Puffer und einer Anzeige.
In Fig. 1 ist ein Handgerät 10 mit einem Gehäuse 12 und einer Tastatur 14 in der Frontfläche zu erkennen. Die Tastatur 14 umfaßt sechzehn manuell betätigbare Tasten. Zwölf dieser Tasten sind alphanumerische Tasten mit den Bezeichnungen O bis 9 sowie A und B; der Rest sind Funktionstasten mit Bezeichnungen wie z.B. "Eingabe" und "Löschung".
In den Fign. 2a und 2b ist die Tastatur 14 mit sechzehn Kontakten 18 dargestellt, die einzeln schließbar sind, wenn eine entsprechende Taste 16 gedrückt wird. Die in diesen beiden Figuren ebenfalls dargestellte TastaturrSchnittstellenanordnung 20 ist das Bindeglied der Tastatur 14 mit einem Anzeigepuffer 22 und einer Anzeige 24, die noch im einzelnen beschrieben werden.
Ein Multiplexer 26 ist mit den sechzehn Kontakten 18 verbunden. Auf ihrer anderen Seite sind die Kontakte geerdet. Der Multiplexer 26 befindet sich mit den Kontakten 18 im gemeinsamen Gehäuse 12. Eine Batterie 28 oder eine andere Gleichspannungsquelle ist mit den Verbindungsleitungen zwischen der Tastatur 14 und dem Multiplexer 26 verbunden. Der Multiplexer weist eine Ausgangsleitung 30 und vier Eingangsleitungen 32 bis 38 über ein Kabel auf. Die Leitungen 32 bis 38 sollen binäre Eingangsbits 1, 2, 4 und 8 zuführen. Der Multiplexer 26 ist so ausgebildet, daß er über seine Ausgangsleitung 30 ein positives Ausgangssignal nur abgibt, wenn die über das Kabel 40 zugeleitete 4-Bit-Kombination mit dem Code einer gedrückten Taste 16 übereinstimmt. Wenn z.B. die mit
RO 973 001
409832/0711
6 bezeichnete Taste 16 zur Ausgabe eines Signals von der Tastatur 14 über den Multiplexer 26 gedrückt wird, muß dazu die binäre Codekombination O11O über das Kabel 40 mit den Eingangsleitungen 32, 34, 36 und 38 anstehen.
Die Schnittstellenanordnung 20 enthält ein UND-Glied 42 mit einem Inverter 44 vor einem seiner beiden Eingänge. Die Leitung 46 führt das Ausgangssignal des UND-Glieds 42 und überträgt dies zu einem Inverter 48, der seinerseits mit einem der Eingänge eines UND-Glieds 50 verbunden ist. Die Ausgangsleitung 52 des UND-Glieds 50 führt zum Eingang eines 4-Bit-Binärzählers 54. Dieser Zähler 54 weist vier Ausgänge 56 bis 62 auf, die weitergegebenen Bits 1,2,4 und 8 entsprechen und die Eingangssignale über das Kabel 40 abgeben.
Die Ausgänge 56 bis 62 des Zählers 54 führen über das Kabel 40 des weiteren zu UND-Gliedern 64 bis 70. Diese UND-Glieder weisen Ausgänge 72 bis 78 auf, die noch im einzelnen beschrieben werden und Datensignale 1, 2, 4 und 8 abgeben. Der Anzeigepuffer 22 hat vier Zellen 80 bis 86. Diese sind z.B. mit Anzeigelampen 88 bis 94 einer Anzeige 24 verbunden.
Ein Flipflop 96 ist vorgesehen, dessen Steuereingang mit der bereits genannten Leitung 46 und dessen Löscheingang mit dem Ausgang eines UND-Glieds 98 verbunden ist. Der positive Ausgang des Flipflops 96 führt über eine Leitung 100 zum Einschalteingang eines Flipflops 102. Der negative Ausgang des Flipflops 96 führt über eine Leitung 104 zum Löscheingang des Flipflops 102. Ein drittes Flipflop 106 weist vor seinem Einschalteingang ein UND-Glied 108 auf. Mit den Eingängen dieses UND-Glieds sind die Leitungen 46 und 110 verbunden. Die Leitung 110 kommt vom positiven Ausgang des Flipflops 102. Der negative Ausgang des Flipflops 102 ist mit dem Löscheingang des Flipflops 106 verbunden. Mit zusätzlichen Steuereingängen der Flipflops 102 und 106 sind Leitungen 112 und 114, wie dargestellt, verbunden.
RO 973 001
AO 9832/0711
Die beiden Flipflops 102 und 106 sind gleicher Bauart und werden mit der hinteren Flanke eines Impulses an ihrem Steuereingang eingeschaltet, vorausgesetzt, daß ein positives Signal dabei an ihrem Einschalteingang ansteht. Das Flipflop 96 ist davon abweichender Art und wird bereits mit der Vorderflanke eines seinem Steuereingang zugeführten Impulses eingeschaltet.
Der positive Ausgang des Flipflops 106 ist über eine Leitung 116 mit je einem der Eingänge der UND-Glieder 64 bis 70, der negative Ausgang des Flipflops 106 über eine Leitung 118 mit einem Eingang des bereits genannten UND-Glieds 50 verbunden. Die Schnittstellenanordnung 20 enthält des weiteren einen Decoder 120, dem ebenfalls Signale für die Bits 1,2,4 und 8 über das Kabel 40 zugeführt werden. 122 bis 128 sind die Ausgangsleitungen dieses Decoders. Je eine dieser Leitungen führt ein Signal "Eingang", "Löschung", "Versetzen nach links" bzw. "Versetzen nach rechts". Diese Signale werden noch beschrieben. Die zugehörigen Signalleitungen führen zu den Eingängen einer Steuerschaltung 130.
Die Schnittstellenanordnung 20 und der Anzeigepuffer 22 stehen unter Steuerung eines 20 kHz-Oszillators 132 und eines 4-16-Leitungsdecoders 134. Die Ausgangsleitung 136 des Oszillators 132 ist mit einem weiteren Eingang des UND-Gliedes 50 verbunden. Die Leitung 136 führt des weiteren zu einem 2-Bit-Binärzähler 138, dessen Ausgang mit einer Leitung 140 verbunden ist. Diese Leitung 140 führt zu zweiten Eingängen der Zellen 80 bis 86 des Anzeigepuffers 22 und parallel dazu zum Eingang eines 4-Bit-Binärzählers 142. Dieser Zähler 142 weist vier Ausgangsleitungen mit den Bedeutungen 1,2, 4 und 8 auf, die zum Leitungsdecoder 134 führen. Der Leitungsdecoder 134 besitzt sechzehn Ausgänge, deren drei verwendet werden. Die drei verwendeten Ausgänge des Leitungsdecoders 134 sind die Ausgänge für die Zählungen null, dreizehn und vierzehn. Diese drei Ausgänge sind mit je einer der Leitungen 112, 114 und 146 verbunden. Die Leitungen 112 und 114 führen, wie bereits genannt, zu den Steuereingängen der Flipflops
RO 973 001
409832/071 1
102 iand 106. Die Leitung 146 führt zum Eingang der UND-Glieder 64 bis 70 und zum noch zu erläuternden Eingang des UND-Glieds 98 vor dem Löscheingang des Flipflops 96.
Im Betrieb läuft der Oszillator 132 ständig und bewirkt ein laufendes Zählen des 4-Bit-BinärZählers 54, vorausgesetzt, daß noch keine der Tasten 16 gedrückt ist. Dazu wird das 20 kHz-Signal dem Zähler 54 über die Leitung 136 und das UND-Glied 50 und weiter über die Leitung 52 zugeführt. Dabei sind der Ausgang des Inverters 48 und ebenso die Signale auf den Leitungen 118 und 104, die zu den anderen Eingängen des UND-Glieds 50 führen, sämtlich positiv.
Wenn eine Taste 16 gedrückt wird, läuft der Zähler 54 weiter und zählt bis zum der gedrückten Taste entsprechenden Code. Wenn z.B. die Taste 6 gedrückt wird, ist der entsprechende Code dafür 0110. So wird dann aufgrund der Zählfunktion des Zählers 54 der jeweilige Binärcode zum Multiplexer 26 über das Kabel 40 durchgegeben. Das Ausgangssignal des Mulitplexers 26 über die Leitung 30 wird bei 0110 positiv. Sofort danach, wenn das Ausgangssignal des 20 kHz-Oszillators 132 über die Leitung 136 negativ wird, wird der Ausgang des UND-Glieds 50 negativ, so daß beide Einschalt-Eingangsbedingungen des UND-Glieds 42 erfüllt werden. Dann steht ein positives Signal über die Leitung 46 an. Der Inverter 48 gibt ein negatives Signal zum UND-Glied 50 und sperrt dieses. Ein negativer Signalpegel über die Leitung 52 wird ausgegeben, so daß der Zähler 54 gesperrt wird und nicht weiterzählen kann. Der Zähler 54 enthält nun einen Zählstand entsprechend der gedrückten Taste für 6. Zusätzlich wird das Flipflop 96 gleichzeitig durch das positive Signal über die Leitung 46 eingeschaltet.
Der 4-16-Leitungsdecoder 134 steht unter Steuerung des Oszillators 132 über den 2-Bit-Binärzähler 138 und den 4-Bit-Binärzähler 142. Der Leitungsdecoder 134 gibt dabei nacheinander Signale für die Zählungen 0, 1, 2 ... 15 ab.
RO 973 001
409832/071 1
Nach einer Einschaltung des Flipflops 96 steht ein positives Ausgangssignal auf der Leitung 100 an und somit am Einschalteingang des Flipflops 102. Dieses Flipflop 102 wird dann eingeschaltet, wenn eine Zählung 0 im Leitungsdecoder 134 über die Leitung 112 angegeben wird. Dann gibt das Flipflop 102 ein Signal über seine Ausgangsleitung 110 weiter zum UND-Glied iO8r das dann seinerseits eingeschaltet wird, weil bereits ein positives Signal über die Leitung 46 ansteht. Das Flipflop 106 wird darauf bei einer Zählung 13 im Leitungsdecoder 134 über die Leitung 114 eingeschaltet, vorausgesetzt, daß die betätigte Taste noch gedrückt ist. Zu dieser Einschaltung des Flipflops muß die Taste daher mindestens über dreizehn Zählungen des Leitungsdecoders 134 und zwar von der Zählung 0 bis 13, d.h. 2,6 Millisekunden lang, gedrückt bleiben. Wenn die Taste während dieser dreizehn Zählschritte zu früh losgelassen wird, sind nicht mehr beide Einschaltbedingungen des UND-Glieds 108 gegeben, wenn der Zähistand 13 erreicht wird. Das Flipflop 106 wird dann nicht eingeschaltet. Das Flipflop 102 wird beim Zählstand null des Leitungsdecoders 134 eingeschaltet, vorausgesetzt, daß das Flipflop 96 eingeschaltet ist. Das Flipflop 106 wird dann dreizehn Zählschritte nach dem Flipflop 102 ebenfalls eingeschaltet, wobei diese Verzögerungszeit zwischen dem Einschalten der beiden Flipflops 102 und 106 2,6 Millisekunden dauert.
Die UND-Glieder 64 bis 70 werden sofort nach der Einschaltung des Flipflops 106 vorbereitet, sobald das Signal für die Zählung 14 über die Leitung 146 den dritten Eingängen dieser UND-Glieder zugeführt wird. Nun übertragen diese UND-Glieder die Bits 1,2, 4 und 8, die bereits im Zähler 54 stehen, zu den Zellen 80 bis 86 des Anzeigepuffers 22, je nach Bitkoinbinationswert der gedrückten Taste, entsprechend dem der Zähler 54 gestoppt wurde. Wenn die Taste bereits vor Ablauf der genannten 2,6 Millisekunden losgelassen wird, verschwindet das Signal über die Leitung 46 wieder. Das UND-Glied 108 vor dem Flipflop 106 ist dann nicht mehr eingeschaltet, wenn die Zählung 13 erreicht wird. Die UND-Glieder 64 bis 70 wären somit nicht vorbereitet und der Stand des Zählers 54 kann nicht zum Puffer 22 hindurchgelangen. Die Lampen
RO 973 001
409832/0711
88 bis 94 werden je nach Einschaltung der Pufferzellen 80 bis 86 eingeschaltet zur Anzeige des durchgeführten Tastendruckes. Diese Lampensignale können selbstverständlich auch für andere Zwecke verwendet werden. Die Lampenanzeige ist nur ein Anwendungsbeispiel. Der 2-Bit-Binärzähler 138 gibt über die Leitung 140 ein Signal mit gegenüber 2O kHz erniedrigter Frequenz ab. Dieses Signal wird zur Durchschaltung der Datenbitsignale über die Leitungen 72 bis 78 zu den Pufferzellen 80 bis 86 verwendet.
Das Flipflop 96 wird bei einer Zählung 14 über die Leitung 146 gelöscht/ wenn die eingegebenen Daten gleichzeitig auch zum Anzeigepuffer 22 durchgegeben werden. Die Flipflops 102 und 106 werden dann ebenfalls bei den nächstfolgenden Zählungen 0 und 13 des Leitungsdecoders 134 gelöscht und zwar mit Hilfe der Signale über die Leitungen 112 und 114. Das UND-Glied 50 wird nunmehr beim Löschen dieser beiden Flipflops vorbereitet/ da jetzt positive Signale über die Leitungen 104 und 118 gegeben werden.
Wenn eine zweite Taste gedrückt wird, während die zuerst gedrückte Taste noch gehalten ist, ergibt sich am Ausgang des Multiplexers 26 keine Änderung des Schaltzustandes über die Leitung 30. Somit ergibt sich auch kein Wechsel im Inhalt des Puffers 22 und der Anzeige 24. Erst beim Wiederloslassen der zuerst gedrückten Taste wird das Multiplexerausgangssignal über die Leitung 30 negativ und das UND-Glied 50 wird erneut vorbereitet, so daß von dann ab die volle Oszillatorfrequenz wieder zum 4-Bit-Binärzähler 54 gelangen kann. Dazu ist also, wie erläutert, die vorangehende Wiederlöschung der Flipflops 96, 102 und 106 erforderlich. Der Multiplexer 26 gibt wieder ein positives Signal über seine Ausgangsleitung 30 ab, wenn das Kabel 40 den richtigen Code über die Leitungen 32 bis 38 entsprechend der neuen Tastung zuführt. Nun erfolgt wieder die bereits beschriebene Durchgabe der Daten zum Anzeigepuffer 22.
Die Datendurchgabe zum Anzeigepuffer 22 wird für alle Tasten mit alphanumerischer Bezeichnung durchgeführt. Für die restlichen
RO 973 001
409832/071 1
vier Tasten erfolgt eine übertragung vom Kabel 40 zum Decoder
120.. Die entsprechenden Steuerdaten können für beliebige Zwecke, z.B. für die Steuerschaltung 130, verwendet werden.
Die 20 kHz-Frequenz wird in Verbindung mit der Tastatur 14 verwendet, um die maximale Zeit für das erfolgleiche Drücken einer Taste klein zu halten. Die verminderte Frequenz vom Ausgang
des 2-Bit-Binärzählers 138 ist geeigneter für die Einschaltung
der Zellen des Anzeigepuffers 22. Die genannten Frequenzen sind indes nicht kritisch.
Wie bereits beschrieben wurde, werden die Daten vom Zähler 54
entsprechend dem durchgeführten Tastendruck erst in den Anzeigepuffer 22 nach einer Mindestzeit von 2,6 Millisekunden nach dem Erscheinen des positiven Ausgangssignals über die Ausgangleitung 30 des Multiplexers 26 infolge des Tastendruckes weiterübertragen. Diese Verzögerung liegt in der Funktion des Leitungsdecoders 134 begründet, der zwischen den Einschaltungen der Flipflops 102 und 106 eine vorgegebene Zahl von Zählschritten durchzuführen hat. Somit ist die beschriebene Anordnung recht unempfindlich gegenüber Störungen auf die Leitung 30 und ebenso
bezüglich Prellens der Kontakte 18, die Schwankungen des Signals über die Leitung 30 bewirken könnten. Dafür ist in erster Linie das UND-Glied 108 wichtig, das erst ein Signal vom Multiplexer
26 nach 13 Zählungen zur Einschaltung des Flipflops 106 weitergeben kann. Dann erst können Daten vom Zähler 54 zum Puffer 22 gelangen .
Des weiteren ist zu beachten, daß die Verbindungsleitungen 30
und 32 bis 38 im Kabel 40 zum Anschluß des Handgeräts 10 an die Schnittstellenanordnung 20 in der Zahl sehr reduziert sind. Das Handgerät 10 kann von der Schnittstellenanordnung z.B. mehr als 15 mtr. entfernt sein. Von den insgesamt erforderlichen Schaltmitteln muß nur der Multiplexer 26 mit im Gehäuse der Tastatur
14 untergebracht werden. Der Zählmechanismus in Verbindung mit
dem Leitungsdecoder 134 dient nicht nur als Verzögerung zur
RO 973 001
409 8 32/0711
Eliminierung von Kontaktprellungen und Störungen auf die Leitung 30. Der Zählmechanismus dient auch zur Durchschaltung der UND-Glieder 64 bis 70 zur Eingabe eingetasteter Werte in den Puffer 22 erst nach Verstreichen von 2,6 Millisekunden. Dieser Zählmechanismus kann des weiteren für andere Aufgaben eines größeren Systems verwendet werden, dessen die beschriebene Schaltungsanordnung für die entfernt anordenbare Tastatur nur ein Teil ist.
Der Multiplexer 26, der über seinen Ausgang Signale so lange
abgibt, wie einer der Kontakte 18 geschlossen ist, ist ein
handelsübliches Bauteil. Die Flipflops 102 und 106 und 96 sind ebenfalls übliche Bauteile.
RO 973 001
4098 32/071 1

Claims (8)

  1. PATENTANSPRÜCHE
    Schaltungsanordnung zum Anschluß einer entfernt anordenbaren Tastatur an einen Datenpuffer zum Halten jeweils eines eingegebenen Tastwertes, gekennzeichnet durch: einen Multiplexer (26) mit je einem Eingang für jeden der vorgesehenen Tastaturkontakte (18) , mit je einem Eingang für codierte Datenwerte (1, 2, A1 8) und mit einem Ausgang, an dem dann ein Signal abnehmbar ist, wenn der Code der angelegten Datenwerte (1, 2, A1 8) mit den Datenwerten der betätigten Tastaturkontakte (18) übereinstimmt;
    einen Zähler (54), an dessen Ausgängen codierte Datenwerte abnehmbar sind und dessen Ausgänge mit den Codewerteingängen des Multiplexers (26) verbunden sind; einen Oszillator (132) zum Antrieb des Zählers (54);, logische Schaltkreise (42, 44, 48, 50) zwischen dem Multiplexer (26) und dem Zähler (54) zum Stoppen des Zählers, wenn am Multiplexerausgang ein Signal erscheint; UND-Glieder (64 bis 70) zur verzögerten Durchgabe des erreichten Zählstandes aus dem Zähler (54) nach dem Stoppen.
  2. 2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch logische Schaltkreise (42, 44, 48, 50), mit deren Hilfe das Stoppen des Zählers (54) durch einen Ausgangsimpuls des Oszillators (132) durchführbar ist, sobald am Multiplexer (26) ein Ausgangssignal ansteht.
  3. 3. Schaltungsanordung nach einem der vorgenannten Ansprüche, gekennzeichnet durch
    UND-Glieder (64 bis 70), mit deren Hilfe der gestoppte Zählstand erst mit einer vorgegebenen Verzögerung nach einem durchgeführten Tastendruck durchgebbar ist.
    RO 973 001
    409832/0711
    - 11 - 240 Ί 021
  4. 4. Schaltungsanordnung nach Anspruch 3, gekennzeichnet durch eine die UND-Glieder (64 bis 70) öffnende Verzögerungsschaltung, die eine durch den Oszillator (132) betriebene ZähIschaltungsanordnung (142 und 134) mit zueinander zeitversetzten Signalausgängen aufweist.
  5. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, das die Verzögerungsschaltung für die öffnung der UND-Glieder (64 bis 70) zwei nacheinander einschaltbare Flipflops (102 und 106) aufweist, die jeweils durch zeitversetzte Ausgaiigssignale der Zählschaltungs anordnung (142 und 134) in vorgegebenem Zeitabstand einschaltbar sind.
  6. 6. Schaltungsanordnung nach Anspruch 5, gekennzeichnet durch UND-Glieder (64 bis 70) als Verzögerungsdurchschaltglieder, die durch ein Ausgangssignal des zweiten (106) der beiden Flipflops (1Ο2 und 106) offenbar sind.
  7. 7. Schaltungsanordnung nach Anspruch 5 oder 6, gekennzeichnet durch
    ein UND-Glied (108) vor dem Einschalteingang des zweiten (106) der beiden Flipflops (102 und 106), dessen erster Eingang vom Ausgang des Multiplexers (26) gespeist wird und dessen zweiter Eingang mit dem Ausgang des ersten Flipflops (102) verbunden ist.
  8. 8. Schaltungsanordnung nach einem der vorgenannten Ansprüche, gekennzeichnet durch
    einen Multiplexer (26), bei dem ein Ausgangssignalwechsel bei überlappendem Betätigen zweier angeschlossener Tastenkontakte (18) frühestens dann erzeugbar ist, wenn die zuerst gedrückte Taste (16) bei dazu gedrückter zweiter Taste (16) losgelassen wird.
    RO 973 001
    4 0 9 !'< 3 2 / U 7 1 1
    Leerseite
DE2401021A 1973-02-05 1974-01-10 Schaltungsanordnung fuer entfernt anordenbare tastatur Pending DE2401021A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00329955A US3825926A (en) 1973-02-05 1973-02-05 Interfacing circuitry for connecting a remote keyboard with a data receiving buffer

Publications (1)

Publication Number Publication Date
DE2401021A1 true DE2401021A1 (de) 1974-08-08

Family

ID=23287726

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2401021A Pending DE2401021A1 (de) 1973-02-05 1974-01-10 Schaltungsanordnung fuer entfernt anordenbare tastatur

Country Status (5)

Country Link
US (1) US3825926A (de)
JP (1) JPS5621170B2 (de)
DE (1) DE2401021A1 (de)
FR (1) FR2253241B1 (de)
GB (1) GB1429411A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3920926A (en) * 1973-12-07 1975-11-18 Northern Electric Co Telephone data set including visual display means
US3973256A (en) * 1975-07-14 1976-08-03 Compucorp Key detection system interconnecting keyboard and data processing system
US4064560A (en) * 1975-07-25 1977-12-20 Bunker Ramo Corporation Master keyboard terminal with auxiliary keyboard terminal capability
US4106011A (en) * 1975-10-24 1978-08-08 Tektronix, Inc. Keyboard circuit
GB1575002A (en) * 1976-03-11 1980-09-17 Post Office Data transmission system
JPS5367728U (de) * 1976-11-09 1978-06-07
US4194188A (en) * 1977-09-26 1980-03-18 Redactron Corporation Interrogation of key switches using pulse width detection
JPS54121026A (en) * 1978-03-13 1979-09-19 Fujitsu Ltd Input control system
GB2083669B (en) * 1980-09-05 1985-01-03 Casio Computer Co Ltd Key data entry system
GB2094529B (en) * 1981-03-06 1984-07-18 Solartron Electronic Group The Keyboard modules for use in data terminals

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675239A (en) * 1970-09-14 1972-07-04 Ncr Co Unlimited roll keyboard circuit
NL166140C (nl) * 1970-11-14 1981-06-15 Philips Nv Toetsenbord.
US3760409A (en) * 1971-11-17 1973-09-18 Alan M Voorhees Programmable keyboard and keys

Also Published As

Publication number Publication date
GB1429411A (en) 1976-03-24
JPS5621170B2 (de) 1981-05-18
FR2253241A1 (de) 1975-06-27
FR2253241B1 (de) 1978-06-16
JPS49107627A (de) 1974-10-12
US3825926A (en) 1974-07-23

Similar Documents

Publication Publication Date Title
DE2401021A1 (de) Schaltungsanordnung fuer entfernt anordenbare tastatur
DE3028527A1 (de) Vorrichtung zur belichtungseinstellung fuer ein elektrostatisches kopiergeraet
DE2928533A1 (de) Elektronische uhr
DE2659679A1 (de) Kopiergeraet mit einem steuerregister
DE2804296A1 (de) Steuerschaltung
DE2716244A1 (de) Elektronische kleinuhr mit einer digitalen optischen anzeigeeinrichtung
DE2505610A1 (de) Einrichtung zum ein- und ausschalten eines fernsehempfaengers
DE2828848A1 (de) Rundfunkempfaenger fuer mehrere frequenzbaender mit einer elektonischen abstimmvorwaehleinrichtung
DE2232299B2 (de)
DE2638301C2 (de) Fernsteuerempfänger
DE2636957B1 (de) Zahnaerztliches geraet mit mehreren instrumenten
DE2346349C3 (de) Tonaufnahmegerät
DE2112179C2 (de) Schaltungsanordnung zum Zusammenschalten einer ankommenden Übertragungsleitung mit einer von mehreren weiterführenden Übertragungsleitungen
DE2820697C2 (de) Elektronische Uhr mit manuell betätigbarem Impulsgeber
DE2857623C2 (de) Zeitfolgesteueranordnung
EP0333274A2 (de) Schaltungsanordnung zur Auswertung eines Video-Synchronsignales
DE2809796A1 (de) Fernbedienungsanlage fuer ein elektrisches geraet
DE1288628B (de) Verfahren und Schaltungsanordnung zur gesicherten UEbertragung von kodierten Nachrichtenzeichen, wobei jedes Nachrichtenzeichen durch zwei oder mehr Modulationsmerkmale uebertragen wird
DE2824344C2 (de) Steuervorrichtung für ein elektronisches Abstimmgerät eines Rundfunkempfängers
DE2352765C3 (de) Eingabevorrichtung für eine vorbestimmte Anzahl von Korrekturwerten in einem fotografischen Kopiergerät
DE2429066C3 (de) Fernbedienungssystem mit Übertragung mehrerer Informationen
DE2149519C3 (de) Schaltung zur digitalen Steuerung von Strom- oder Spannungsstufen von Bedienungsfunktionen in Rundfunk- und/oder Fernsehgeräten
DE2244934A1 (de) Elektrisches schaltsystem fuer eine mehrzahl von verbrauchern
DE1248719B (de)
DE1946109A1 (de) Rahmen-Synchronisierungsanordnung

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee