DE2356167A1 - Hochintegrierter festkoerperspeicher in ganzscheibentechnik - Google Patents

Description

Dipl.-Ing. Horst Henn, Stuttgart, Muggensturmer Straße IjJ

Hochintegrierter Festkörperspeicher in Ganzseheigentechnik

Die Erfindung betrifft einen hochintegrierten Festkörperspeicher in Ganzscheibenteehnik für analoge oder digitale Information, der in allen analogen und digitalen Systemen zur Nachrichtenvermittlung und Nachrichtenverarbeitung, insbesondere in digitalen Rech.enanla.gen, eingesetzt werden kann. Erfindungsgemäß erfolgt bei diesem hochintegrierten Festkörperspeicher in Ganzscheibentechnik die Speicherung der Information in fehlerfreien und fehlerbehafteten Speichereinheiten, die auf einem gemeinsamen Substrat gefertigt und anschließend durch selektive Verdrahtung so angeordnet werden, daß eine Korrektur auftretender Herstellungsfehler durch programmierbare Hilfsspeicher oder durch fehlerkorrigierende Codierung mit geringem technischem Aufwand durchgeführt werden kann.

Durch diesen hochintegrierten Festkörperspeicher wird die Herstellung von Informationsspeichern erheblich vereinfacht und deren Zuverlässigkeit wesentlich erhöht.

Informationsspeicher werden zunehmend als Festkörperspeicher ausgeführt, bei denen eine große Zahl von Speichereinheiten, die jeweils aus einer großen Zahl von Speicherplätzen für analoge oder binäre Information und zusätzlichen Schaltungen zur Ansteuerung und Selektion bestehen, auf einem gemeinsamen Substrat in monolithischer Technik hergestellt werden. Beispiele solcher Festkörperspeicher sind Halbleiterspeicher in MOS- oder Bipolar-Technologie, Speicher, welche die Eigenschaften dünner magnetischer Schichten ausnutzen und andere. Bei allen bekannten Verfahren zur Herstellung von Festkörperspeichereinheiten auf einem gemeinsamen Substrat treten Defekte auf, die über die Oberfläche des Substrats in nicht voraussagbarer Weise verteilt sind und einzelne Speicherplätze in Speichereinheiten oder ganze Speichereinheiten unbrauchbar machen.

509820/0581

Bei der heute üblichen Technik werden alle Speichereinheiten, die auch nur geringfügige Fehler aufweisen, nicht verwendet was bedingt, daß nach der Fertigung der Speichereinheiten auf dem gemeinsamen Substrat dieses in kleine Plättchen mit je einer Speichereinheit zerteilt werden muß. Die anschließende Montage dieser Plättchen in Gehäuse und die Herstellung von Verbindungen zwischen den Festkörperspeichereinheiten und den Gehäuseanschlüssen verursacht hohe Kosten [l] und wirft schwierige Zuverlässigkeitsprobleme auf.

Es ist bekannt, daß Herstellungsfehler durch Eingriffe in das Verdrahtungsschema fehlerhafter Speichereinheiten, zum Beispiel durch selektive Verdrahtung einzelner Speicherzellen oder Reihen bzw. Spalten von Speicherzellen in Speichermatrizen, repariert werden können [2] . Bei Anwendung dieses Verfahrens ist das Austesten der Speicherzellen und die Erzeugung des für jede Speichereinheit individuellen Verdrahtungsschemas so schwierig, daß im allgemeinen keine Senkung der Herstellungskosten erzielt werden kann. Es ist ferner bekannt, daß Herstellungsfehler bei Speichermoduln, die aus in Gehäuse montierten Festkörperspeichereinheiten bestehen, toleriert werden können, wenn diese Fehler durch fehlerkorrigierende Codierung oder durch redundante Speichereinheiten [3] korrigiert werden können. Mit diesem Verfahren ist jedoch nur eine geringfügige Senkung der Herstellungskosten zu erzielen, weil die einzelnen Festkörperspeichereinheiten nach wie vor in Gehäuse montiert werden müssen.

Das Ziel dieser Erfindung ist es, Festkörperspeichereinheiten, die auf einem gemeinsamen Substrat gefertigt werden, auf diesem Substrat auf einfache Weise zu verdrahten um dadurch und durch die Verwendung eines Großteils der fehlerhaften Speichereinheiten, eine Erhöhung der Integrationsdichte bei Festkörperspeichern und die damit verbundene Senkung der Herstellungssowie eine Erhöhung der Zuverlässigkeit zu erzielen, ohne daß Eingriffe in das Verdrahtungsschema einzelner Speichereinheiten erforderlich sind oder daß das Substrat nach der Fertigung zerteilt werden muß.

509820/0581

Dieses Ziel wird erfindungsgemäß dadurch erreicht, daß die bei der auf dem gemeinsamen Substrat durchgeführten Funktionsprüfung der Speicherelemente gewonnene Information dazu benutzt wird, die Signaleingänge und -ausgänge des größten Teils der auf dem Substrat gefertigten Speichereinheiten durch selektive Kontaktierung so zu verdrahten, daß mit geringem technischem Aufwand und niedrigen Kosten Speichermoduln hoher Speicherkapazität aufgebaut Werden können, die an ihren Signaleingängen und -ausgängen wie .fehlerfreie Speichermoduln wirken.

Die Vorteile dieser Erfindung sind darin zu sehen, daß ein großer Teil der fehlerhaften Speichereinheiten beim Aufbau von Speichern verwendet und die Produktionsausbeute dadurch erhöht werden kann, daß die einzelnen Pestkörperspeicherei-nheiten auf die bisher übliche Art auf ihre Punktionstüchtigkeit hin geprüft werden können und daß schließlich das erforderliche selektive Verdrahtungsschemä von einem kleinen Digitalrechner in vernachlässigbarer Zeit entworfen und von einer numerisch gesteuerten Zeichenmaschine in weniger als einer Minute⁵ im Maßstab 1:1 direkt auf das Substrat oder auf eine Maske gezeichnet werden kann, wodurch die Kosten für die Montage und Verdrahtung der Speichereinheiten bedeutend erniedrigt werden.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels erläutert, dem in üblicher Weise organisierte Halbleiterspeichereinheiten zugrunde liegen, die in großer Zahl auf einer Halbleiterscheibe von 5 bis 7·5 cm Durchmesser gefertigt werden. Da die Erfindung aber auf den Aufbau von Pestkörperspeichern aus voll- oder teildekodierten Speichereinheiten, die auf einem gemeinsamen Substrat gefertigt werden, gerichtet ist, kann sie auch mit anderen Materialien und Herstellungsverfahren verwirklicht werden.

In Figur 1 ist schematisch die Organisation einer Halbleiterspeichereinheit dargestellt. Der Zugriff zu der gespeicherten Information wird durch Anlegen einer meist binär codierten Adresse, die sich aus der X-Adresse X2 und der Y-Adresse Y2

509820/0581

zusammensetzt, und durch Anlegen eines Aktivierungssignals an mindestens einen häufig jedoch an zwei, in Figur 1 mit AX und AY bezeichnete Aktivierungseingänge erreicht. Nach Anlegen dieser Signale und natürlich der zur Ansteuerung der Speichereinheiten notwendigen Betriebsspannungen und -takten kann allgemein die an einer bestimmten Zahl von Speicherplätzen gespeicherte Information über Informationseingänge und -ausgänge gelesen oder eingeschrieben werden. Meist wird die sogenannte Bitorganisation von Speichereinheiten bevorzugt, bei der wie in Figur 1 dargestellt der Zugriff nur zu einer einzelnen Speicherzelle erfolgt, um eine möglichst geringe Zahl von Signaleingängen und -ausgängen je Speichereinheit zu erreichen. Werden solche Speichereinheiten einzeln oder zu mehreren in Gehäuse eingebaut, so entstehen Speichermoduln, die bei der bisher üblichen Technik auf kupferkaschierten Leiterplatten zu Speichern variabler Speicherkapazität und Wortlänge verdrahtet werden können. Es ist nun naheliegend, die einzelnen Speichereinheiten direkt auf den zur Herstellung benutzten Halbleiterscheiben zu verdrahten. Da jedoch bei üblichen Herstellungsprozessen die Ausbeute an fehlerfreien Speichereinheiten im Mittel 20$ nicht übersteigt, ist die Ausnutzung der Halbleiterscheibenfläche so schlecht, daß die Verdrahtung ausschließlich fehlerfreier Speichereinheiten auf der Halbleiterscheibe nicht sinnvoll ist. Bei üblichen Herstellungsprozessen weist aber eine relativ große Zahl von Speichereinheiten nur geringfügige Fehler auf, die bei Anwendung geeigneter Maßnahmen zur Korrektur dieser Fehler durchaus in einem fehlerfrei arbeitenden Speicher eingesetzt werden können.

Figur 2 zeigt schematiseh den Aufbau eines Speichers, der aus bitorganisierten Speichereinheiten gemäß Figur 1 mit je 4k = 4096 Speicherplätzen aufgebaut ist und an den Signaleingängen und -ausgängen wie ein fehlerfreier, wortorganisierter Speicher mit 16k Worten mit je 8 Speicherplätzen wirkt. Werden innerhalb des Speichers je Wort I3 Speicherplätze in den Speichereinheiten SEWk,1 bis SEWk,13 (k = 1, 2, 3, 4) bereitgestellt und erfolgt die Informationseingabe und -ausgabe über einen Hamming-Encoder/Decoder wie zum Beispiel in Figur 2

509820/0581

dargestellt, so kann bekanntermaßen in jedem der l6k Worte ein Fehler auftreten, ohne daß dies beim Betrieb des Speichers bemerkt würde. Zwei Fehler in einem Wort können jedoch nicht korrigiert sondern nur mehr angezeigt werden. Würde man auf einem Substrat fehlerfreie und fehlerhafte Speichereinheiten gemäß ihrer Lage auf dem Substrat verdrahten, um damit einen Speicher analog dem in Figur 2 gezeigten aufzubauen, würde in sehr vielen Worten mehr als ein Fehler auftreten und eine Korrektur der Herstellungsfehler wäre nicht möglich. Bei der Verdrahtung der Speichereinheiten muß vielmehr die bei der Funktionsprüfung der Speichereinheiten gewonnene Information über die Lage der Herstellungsfehler in den Speichereinheiten dazu benutzt werden, die einzelnen Speichereinheiten so zu verdrahten, daß nicht mehr als ein Fehler in einem beliebigen Wort des Speichers auftritt.

Die bei der Funktionsprüfung der Speichereinheiten gewonnene Information über die Lage der Herstellungsfehlern in den Speichereinheiten kann darüberhinaus zur direkten Korrektur dieser Fehler verwendet werden. Figur 3 zeigt schematisch den Aufbau eines Speichers, der aus bitorganisierten Speichereinheiten mit je 4k Speicherplätzen aufgebaut ist und an den Signaleingängen und -ausgängen wie ein bitorganisierter Speicher.mit 256k Speicherplätzen wirkt. Im Hilfsspeicher (PROM) wird für jede Spalte einer Reihe von Speichereinheiten ein Wort mit drei binären Speicherplätzen bereitgestellt. Den Speichereinheiten SE1,1 bis SEI,9 in Figur 3, die jeweils 64x64 = 4k Speicherplätze haben, werden so 64 Worte mit ₍je 3 Bit im Hilfsspeicher fest zugeordnet. Insgesamt muß der in Figur 3 gezeigte Hilfsspeicher eine Kapazität von 512 Worten mit je 3 Bit haben, was bedeutet daß auf einen Speicherplatz im Hilfsspeicher mehr als 1000 Speicherplätze in den Speichereinheiten entfallen und die Kosten des HilfsSpeichers bei den Gesamtkosten eines Speichers praktisch vernachlässigt-werden können. Tritt bei einem oder bei mehreren der Speicherplätze mit der X-Adresse X2 = χ zum Beispiel in der Speichereinheit SEI,8 ein Fehler auf, so wird in den Hilfsspeicher bei der Adresse Yl=I und

509820/0581

X2=x die Nummer dieser Speichereinheit eingeschrieben. Dann gilt für die unter dieser Adresse im Hilfsspeicher gespeicherte Information SEF(Yl=I,X2=x) = 8. Dieses Einschreiben kann bereits nach der Funktionsprüfung und Verdrahtung der Speichereinheiten auf dem Substrat in einen zum Beispiel elektrisch programmierbaren Pestwertspeicher oder vor jeder Inbetriebnahme des Speichers durch Übertragen der Information zum Beispiel von einem Magnetplattenspeicher in einen Speicher mit wahlfreiem Zugriff erfolgen. Soll beim Betrieb des Speichers ein Zugriff zu einem der 64 Speicherplätze mit der X-Adresse X2=x und der Adresse Yl=I erfolgen wird aus dem Hilfsspeicher die Information SEF(Yl=I,X2=x) ausgelesen. Ist SEF(Yl=I,X2=x) = Xl =8, so wird die Information nicht in die Speichereinheit SEI,8 sondern in die redundante Speichereinheit SEI,9 eingeschrieben. Analog wird beim Lesen der Information nicht aus der Speichereinheit SEI,8 sondern aus der Speichereinheit SEI,9 ausgelesen. Bei dieser Anordnung zur Korrektur von Herstellungsfehlern werden also fehlerhafte Spalten der Speichermatrizen in den Speichereinheiten SEi,1 bis SEi,8 mit i=l, 2, ..., 8 durch fehlerfreie Spalten in der Speichereinheit SEi,9 mit Hilfe einer logischen Schaltung ersetzt, die aus dem Hilfsspeicher, einer Äquivalenzschaltung für zwei Binärworte mit ^ Bit Wortlänge und dem logischen Schalter SI besteht.Da eine redundante Speichereinheit SEi,9 für mehrere fehlerhafte Speichereinheiten SEi,1 bis SEi,8 eingesetzt wird, können statistische Schwankungen der Zahl der Fehler in diesen Speichereinheiten aufgefangen werden, was bei fester Zuordnung einiger redundanter Spalten zu jeder Speichereinheit nicht möglich ist.

Die hier beschriebene Anordnung zur Korrektur von Herstellungsfehlern benötigt gegenüber der Anordnung-mit fehlerkorrigierender Codierung weit weniger redundante Speichereinheiten zum Aufbau eines an den Klemmen fehlerfrei wirkenden Speichers. Darüberhinaus wird die Zugriffszeit beim Auslesen einer Information gegenüber der eines äquivalenten Speichers, in dem nur fehlerfreie Speichereinheiten verwendet werden, geringfügig um die Gatterlaufzeit des logischen Schalters SI verlängert, wenn

509820/0581

das Auslesen aus dem Hilfsspeicher und der anschließende Vergleich der ausgelesenen Information SEF (s. Figur 5) mit der Adresse Xl in kürzerer Zeit erfolgt, als das gleichzeitige Auslesen der Information aus einer der Speichereinheiten und der ihr zugeordneten redundanten Speichereinheit in der gleichen Reihe von Speichereinheiten. Eine Verzögerung beim Einschreiben von Information ist unvermeidbar; diese fällt bei großen Informationsspeichern, bei denen die Information in größeren Blöcken eingegeben wird, jedoch kaum ins Gewicht.

Eine Erweiterung der hier beschriebenen Anordnung durch gleichzeitige Korrektur von Reihenfehlern bei Berücksichtigung der Adresse Y2 oder durch Erhöhung der Wortlänge des Hilfsspeichers ist entsprechend dieser Anordnung leicht vorzunehmen, wenn eine besonders hohe Fehlerdichte in den Speichereinheiten dies erforderlich machen sollte. Wie bei allen Anordnungen zur Korrektur von Fehlern dürfen auch bei der hier beschriebenen und in Figur 3 schematisch dargestellten Anordnung die Fehler in den einzelnen Speichereinheiten nicht beliebig verteilt sein. Es muß dabei vielmehr gefordert werden, daß in den Speichereinheiten SEi,1;.SEi,2; ; SEi,9 die Spalte mit der Adresse

X2=l mit 1= 1, 2, ...., 64 nur in einer der Speichereinheiten Herstellungsfehler aufweist. Würde man auf einem Substrat fehlerfreie und fehlerhafte Speichereinheiten gemäß ihrer Lage auf dem Substrat zu dem in Figur 2 gezeigten Speicherblock verdrahten, so würde diese Bedingung bereits bei geringer Zahl von Herstellungsfehlern verletzt werden.

Sowohl bei der in Figur 2 als auch bei der in Figur J5 gezeigten Anordnung zur Korrektur von Herstellungsfehlern dürfen nur im Fehlermuster zueinander passende Speichereinheiten an eine gemeinsame Aktivierungsleitung wie zum Beispiel AYl angeschlossen werden. Ein wesentliches Kennzeichen dieser Erfindung sind deshalb Angaben darüber, wie diese selektive Verdrahtung in einem Speicher, der aus einzelnen voll- oder teildekodierten Speichereinheiten auf einem gemeinsamen Substrat besteht, mit einfachen Mitteln und geringer Fehlerwahrscheinlichkeit durchgeführt

509820/0581

werden kann.

Der selektive Anschluß von fertiggestellten und auf ihre Punktion hin geprüften Speichereinheiten an eine beliebige Aktivierungsleitung kann in der in Figur 4 schematisch dargestellten Weise erfolgen. Die für die Verdrahtung der Speichereinheiten erforderlichen Verbindungsleitungen werden bei der Metallisierung der Speichereinheiten soweit vorgefertigt, daß durch ein additives Aufbringen einer zusätzlichen Metallisierung durch eine Maske hindurch,die mit Hilfe einer numerisch gesteuerten Zeichenmaschine im Maßstab 1:1 hergestellt werden kann, die ausgewählten Speichereinheiten mit den Verbindungsleitungen verbunden werden können. Dadurch daß die eigentlichen Verbindungsleitungen im Zuge der Fertigung der Speichereinheiten mit hoher Präzision und geringen Leiterbahnbreiten hergestellt werden, ist der Anteil der für Verbindungsleitungen benötigten Fläche an der Gesamtfläche relativ gering und es kann soviel Fläche für das Aufbringen der Kontaktflecken zur Verfügung gestellt werden, daß nur geringe Anforderungen an die Präzision der für jede Halbleiterscheibe individuellen Maske gestellt werden müssen. Figur 4 zeigt schematisch wie mit diesem Verfahren die Speichereinheit SEI an die Aktivierungsleitung AY8 und die Speichereinheit SE3 an die Aktivierungsleitung AYl angeschlossen werden kann. Die übrigen Signal- und Betriebsleitungen werden an alle ausgewählten Speichereinheiten mit einem für alle Speichereinheiten identischen Kontaktfleckenmuster angeschlossen, was den Entwurf des Kontaktfleckenschemas sehr erleichtert. Speichereinheiten, die nicht für den Aufbau des Speichers verwendet werden können, wie zum Beispiel SE2 in Figur 4 werden nicht kontaktiert und dadurch auf dem Substrat isoliert, wodurch Speichereinheiten mit schwerwiegenden Defekten beim Betrieb des Speichers keine Störungen verursachen können.

Treten schwerwiegende Defekte bei der Herstellung der Speichereinheiten nur relativ selten auf, können wie in Figur 5 dargestellt alle Verbindungsleitungen und Kontaktierungen bei der Herstellung der Verbindungsleitungen in den Speichereinheiten

509820/0581

235616?

mitgefertigt werden. Allerdings müssen die Speichereinheiten dann intern so organisiert sein, daß bei Eingabe einer Testadresse TSE (Figur 5) eine einzelne Speichereinheit über die vorgefertigten Verbindungsleitungen auf ihre Punktion hin geprüft werden kann. Das endgültige Verdrahten der Speichereinheiten erfolgt durch selektives Wegätzen nicht benötigter Leiterbahnen, wozu das Substrat mit einer Photolackschicht versehen werden muß, die von einer numerisch gesteuerten Zeichenmaschine direkt belichtet werden kann. In Figur 5 ist angedeutet wie auf diese Weise die Speichereinheit SE4 mit der Aktivierungsleitung AY4- und die Speichereinheit SE6 mit der Aktivierungsleitung AY6 verbunden wird.

Da beim Entwurf des VerdahtungsSchemas für eine große Zahl von auf einem gemeinsamen Substrat gefertigte Speichereinheiten die Lage der Herstellungsfehler in den einzelnen Speichereinheiten berücksichtigt werden muß, wird dieses Schema mit Hilfe eines Digitalrechners erstellt. Wie genauere Berechnungen zeigen, kann für ein Substrat, auf dem sich genügend viele für das verwendete Fehlerkorrekturverfahren geeignete Speichereinheiten mit bekannten Fehlern befinden, mit weniger als einer Sekunde Rechenzeit ein Verdrahtungsschema entworfen werden, bei dem die Zuordnung einzelner Speichereinheiten zu bestimmten Aktivierungsleitungen aufgrund der durch die verwendete Fehlerkorrekturanordnung erforderlichen Verteilung der Fehler in den Speichereinheiten erfolgt.

Dabei ist es günstig, wenn zur Auswahl der an eine gemeinsame Aktivierungsleitung anzuschließenden Speichereinheiten die ganze Menge der auf dem Substrat vorhandenen Speichereinheiten zur Verfügung steht, wozu die Aktivierungsleitungen an allen Speichereinheiten vorbeigeführt werden müssen, um eine Kontaktierung zu ermöglichen. Wird zur Aktivierung ein binär codiertes Signal verwendet, so kann die Zahl der zur Aktivierung erforderlichen Leitungen reduziert werden.In Figur 6 wird schematisch gezeigt, wie durch zwei binär codierte Aktivierungsleitungen BAYl und BAY2 vier virtuelle Aktivierungsleitungen erzeugt

509820/058 1

werden. Die Speichereinheit Wm,η (m=0,1,2,3; n=l,2) in Figur wird durch die Aktivierungsadresse m aktiviert und ist an die Leitung IE/lAn zur Ein- und Ausgabe der Information angeschlossen. Der in Figur β skizzierte Speicher ist also wortorganisiert mit zwei Speicherplätzen je Wort. Durch selektive Kontaktierung der Leitungen IE/ΙΑ kann, wie auch in Figur 4 gezeigt wurde, die Zahl der Speichereinheiten, die einer IE/lA-Leitung zugeordnet sind, variiert und damit die Erstellung des Verdrahtungsschemas erleichtert werden, ohne daß die IE/ΙΑ-Leitungen an allen Speichereinheiten vorbeigeführt werden müssen.

Die Zuordnung einer Speichereinheit zu einer bestimmten Aktivierungsadresse kann, wie in Figur 7 schematisch gezeigt wird, durch Einprogrammieren einer Speichereinheitenadresse mit selektiver Kontaktierung erfolgen, wenn die Speicherelnheit mit den in Figur 7 skizzierten Logikschaltungen und Programmier-Anschlüssen versehen ist. Dabei wird die Speichereinheit nur dann vom Aktivierungssignal SAK aktiviert, wenn die über die Leitungen BAYl und BAY2 eingegebene Adresse mit der einprogrammierten Speichereinheitenadresse übereinstimmt.

Obwohl dieser Festkörperspeicher in Ganzscheibentechnik nach der Erfindung anhand eines bevorzugten Beispiels beschrieben wurde, können offenbar von Fachleuten viele Änderungen in der Form und in Einzelheiten sowie in der Anwendung vorgenommen werden, ohne den nachstehend beanspruchten Geltungsbereich der Erfindung zu verlassen.

[l] David A. Hodges, Chip Yield and Manufacturing Costs,

Semiconductor Memories, Sd. D.A. Hodges, IEEE Press, New York 1972, S. 175.

[2] E. Tammaru, J.B. Angell, Redundancy for LSI Yield Enhancement, IEEE Journal of Solid-State-Circuits, Vol. SC-2, No.4, Dec. 1967, S.172-182.

[3] W.B. Sander, Yield-Enhancement Techniques in Semiconductor

Memory,IEEE Journal of Solid-State-Circuits, Vol. SC-7, No.4, Aug. 1972, S.298-3OO.

509820/0581

Claims (1)

1. Dipl.-Ing. Horst Henn, Stuttgart, Muggensturmer Straße 13

   Patentansprüche -

   tlyHochintegrierter Festkörperspeicher in Ganzscheibentechnik, dadurch gekennzeichnet, daß die Signaleingänge und Signalausgänge von mehreren auf einem gemeinsamen Substratmaterial hergestellten und auf ihre Punktion hin geprüften Speichereinheiten, die von Speicherzellen und den zugeordneten Dekodier- und Ansteuerschaltungen gebildet werden, auf dem zur Herstellung der Speichereinheiten benutzten Substrat aufgrund der bei der Funktionsprüfung der Speichereinheiten gewonnenen Information über die Lage von Herstellungsfehlern durch Aufbringen von Metallflecken oder durch einfaches Auftrennen von Leiterbahnen so miteinander verbunden werden, daß durch fehlerkorrigierende Codierung oder durch den Einsatz von Hilfsspeichern, in welche die Information über die Lage der Herstellungsfehler in den Speichereinheiten unveränderbar oder veränderbar eingeschrieben wird, der Speicher Information fehlerfrei speichern kann, obwohl zum Aufbau des Speichers auch fehlerbehaftete Speichereinheiten verwendet werden.

   2. Hochintegrierter Festkörperspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Information über die Lage der Herstellungsfehler in den auf einem gemeinsamen Substrat gefertigten Speichereinheiten bei der Fertigung in elektrisch programmierbare Festwertspeicher eingeschrieben wird.

   J5. Hochintegrierter Festkörperspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Information über die Lage der Herstellungsfehler in einem Speicher, der aus mehreren Substraten mit Speichereinheiten besteht. Jeweils vor der Inbetriebnahme aus einem Festwertspeicher in einen Hilfsspeicher eingeschrieben wird.

   509820/0581

   4. Hochintegrierter Pestkörperspeicher nach Anspruch 1, dadurch gekennzeichnet, daß beim Auftreten von Herstellungsfehlern in einer Reihe oder Spalte von Speicherzellen in einer Speichereinheit durch eine logische Schaltung auf eine andere Speichereinheit umgeschaltet wird, die in dieser Reihe oder Spalte keine Fehler aufweist.

   5. Hochintegrierter Pestkörperspeicher nach Anspruch 1, dadurch gekennzeichnet, daß das Muster für die Kontaktflecken oder Leiterbahnunterbrechungen mit Hilfe einer numerisch gesteuerten Zeichenmaschine direkt auf dem Substratmaterial oder auf einer Maske im Maßstab 1:1 hergestellt wird.

   6. Hochintegrierter Festkörperspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Selektion einer Speichereinheit mit Hilfe einer Koinzidenzschaltung erfolgt, die beim Anlegen einer in binärer oder anderer Form codierter Speichereinheitenadresse an eine Speichereinheit, diese nur dann aktiviert, wenn die eingegebene Adresse mit einer Adresse, die entweder elektrisch oder durch selektive Ätzung oder Kontaktierung programmiert wurde, übereinstimmt.

   509820/0581