DE2347317A1 - Schaltungsanordnung zur erzeugung von pruefstellen in anlagen zur gesicherten datenuebertragung - Google Patents
Schaltungsanordnung zur erzeugung von pruefstellen in anlagen zur gesicherten datenuebertragungInfo
- Publication number
- DE2347317A1 DE2347317A1 DE19732347317 DE2347317A DE2347317A1 DE 2347317 A1 DE2347317 A1 DE 2347317A1 DE 19732347317 DE19732347317 DE 19732347317 DE 2347317 A DE2347317 A DE 2347317A DE 2347317 A1 DE2347317 A1 DE 2347317A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- test points
- circuit
- circuit arrangement
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Description
Licentia Patent-Verwaltungs-G.m.b.H., 6 Frankfurt 70
l8. September 1973
PT-KN Za/ro
PT-KN Za/ro
Schaltungsanordnung zur Erzeugung von Prüfstellen
in Anlagen zur gesicherten Datenübertragung
in Anlagen zur gesicherten Datenübertragung
Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung von Prüfstellen in Anlagen zur gesicherten Datenübertragung,
wobei die Prüfstellen senderseitig im Anschluß an die zu
codierende und zu übertragende Bitkombination ausgegeben und empfängerseitig mit den hier erzeugten verglichen werden und wobei die Prüfstellen selbst jeweils in einem rückgekoppelten Schieberegister gebildet werden, das aus einer Mehrzahl miteinander verbundener, jeweils eingangsseitig eine logische
Verknüpfungsschaltung aufweisende Registerstufen besteht und
codierende und zu übertragende Bitkombination ausgegeben und empfängerseitig mit den hier erzeugten verglichen werden und wobei die Prüfstellen selbst jeweils in einem rückgekoppelten Schieberegister gebildet werden, das aus einer Mehrzahl miteinander verbundener, jeweils eingangsseitig eine logische
Verknüpfungsschaltung aufweisende Registerstufen besteht und
bei dem ein Rückkopplungsweg zu den logischen Verknüpfungsschaltungen bestimmter Registerstufen vorgesehen ist und die
logischen Verknüpfungsschaltungen im Falle der aktivierten
Rückkopplung die rückgekoppelte Größe und die von der davorliegenden Registerstufe bzw. vom Eingang zugeführte Größe
modulo-2 addieren, wobei die rückgekoppelte Größe das Ergebnis einer modulo-2-Addition der Bits der Bitkombination und der Ausgangsgröße der letzten Registerstufe des Schieberegisters ist,
Rückkopplung die rückgekoppelte Größe und die von der davorliegenden Registerstufe bzw. vom Eingang zugeführte Größe
modulo-2 addieren, wobei die rückgekoppelte Größe das Ergebnis einer modulo-2-Addition der Bits der Bitkombination und der Ausgangsgröße der letzten Registerstufe des Schieberegisters ist,
* 7V6 509814/0492
Es ist bekannt, binär dargestellte Nachrichten unter Verwendung rückgekoppelter Schieberegister, die eine Polynomdivision durchführen,
zu codieren (vgl. Peterson, Prüfbare und corrigierbare Codes, München/Wien I967)· Es ist auch eine Anordnung zur gesicherten
Übertragung binär verschlüsselter Daten, also sogenannter Bitkombinationen, bekannt, bei der auf der Empfangsseite
und auf der Senderseite das gleiche rückgekoppelte Schieberegister verwendet wird. Hierbei werden die Informationszeichen
auf der Sendeseite gleichzeitig in das Register und auf den Übertragungskanal geschickt, anschließend die Rückführung des
Registers aufgetrennt und dann der Registerinhalt als Prüfzeichen in den Übertragungskanal gesendet. Das Codewort umfaßt
also die uncodierten Bits der Bitkombinationen und darauf
folgend die Prüfstellen. Auf der Empfangsseite wird das Codein
dem das auf der Empfangsseite gebildete Codewort bereite stöit,
wort in das gleiche Schieberegister/eingeschoben. Nach dem
Empfang des vollständigen Codeworts stehen alle Registerstufen auf*O* wenn die Übertragung fehlerfrei war (vgl. Telefunken-Zeitung
I967, Heft 1/2, Seite 66).
Es ist auch bereits bekannt, bei rückgekoppelten Schieberegistern zur Prüfbarkeit langer Nullfolgen bei mindestens zwei aufeinanderfolgenden
Registerstufen Mittel vorzusehen, die die Polarität der von der einen zur nachfolgenden Registerstufe
geschobenen Bits umkehren-(vgl. DT-AS 1 922 935).
Ausgehend von einem in der Figur 1 dargestellten, dem Stand der Technik entsprechenden fünfstufigen rückgekoppelten
1^ 73/6 5098U/0A92 /3
Schieberegister soll zunächst der Hintergrund der vorliegenden Erfindung dargelegt werden.
Durch die Pfeilrichtung ist die Richtung des Informationsflusses
angegeben. Mit dem Zeichen φ (z.B. zwischen Stufen 3 und k, sowie zwischen 5 und Ausgang Z) wird eine modulo-2-Addition
gekennzeichnet, die mittels einer bekannten Exclusiv-ODER-Verknüpfung
realisierbar ist. Die Registerstufen (z.B. zwischen Stufen 2 und 3)» die durch einen einzigen
Strich miteinander verbunden sind, geben die in ihnen gespeicherte Information ohne Inversion weiter. Ein gekreuztes
Linienpaar zwischen zwei Registerstufen (z.B. zwischen Stufen und 2, sowie zwischen h und 5) soll andeuten, daß an dieser
Stelle des Registers Mittel vorgesehen sind, die beim Übergang von einer Registerstufe zur" anderen die Polarität der Bits
umkehren, die Information also invertieren.
Wird bei der Anordnung nach Fig. 1 am Eingang X eine Bitkombination
eingeschoben, die die Koeffizienten eines Polynoms
am2 + am-l2 + '·· al2 + ao2 ·
beginnend beim Koeffizienten a , darstellt (a = l), so steht
m m
nach insgesamt m+1 Schiebeschritten in den Registerstufen der
sich bei der Division des eingeschobenen Polynoms durch das
KN 73/6
/k
50981 A/0492
mittels der Verdrahtung des rückgekoppelten Schieberegisters festgelegte Polynom 1 + X + X ergebende Rest. Der ganzzahlige
Quotient der Division erscheint während der Division am Ausgang Z und steht dort nach insgesamt m+1 Schritten vollständig
zur Verfügung.
Umfaßt die bei X eingeschobene Bitkombination m+1 Stellen, so bilden die nach m+1 Schiebeschritten in den fünf Registerstufen
1 bis 5 anstehenden Bits beim Ausschieben aus dem Register bei aufgetrennter Rückkopplung die Prüfsteilen, die
im Anschluß an die ursprüngliche Bitkombination zum Empfänger der eingangs beschriebenen Datenübertragungsanlage gesendet
werden.
In der Empfangsstation ist ein identisch verdrahtetes fünfstufiges
Schieberegister vorhanden, an dessen Eingang X die über den Ubertragungskanal geschickte Bitkombination und anschließend
die Prüfstellen eingeschoben werden. Nach einer der Anzahl der Bits der Bitkombination zuzüglich der Prüfstellen
entsprechenden Anzahl von Schiebeschritten wird der Inhalt
des Schieberegisters ausgewertet und festgestellt, ob die Übertragung fehlerhaft war oder nicht.
Ein rückgekoppeltes Schieberegister der bekannten Art wird jeweils dem gewünschten Generatorpolynom entsprechend verdrahtet
und wird als durch dieses Polynom charakterisierter Baustein jeweils sender- und empfängerseitig eingesetzt. Somit unterscheiden
sich derartige Bausteine, mittels denen unterschiedli -ho
509814/0492
KN 73/6 /5
KN 73/6 /5
Generatorpolynome realisiert werden sollen, jeweils durch ihre spezifische Verdrahtung. Aus diesem Grunde sind die bekannten
rückgekoppelten Schieberegister nicht in Form von Bausteinen in integrierter Technik aufbaubar und ergeben unhandliche
und voluminöse Bausteingebilde.
Die Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung der eingangs genannten Art zu konzipieren, die einen
identischen Aufbau aller Schieberegisterstufen erlaubt und
dementsprechend als für jedes beliebige Generatorpolynom
verwendbarer integrierter Baustein realisierbar ist.
Diese Aufgabe wird dadurch gelost, daß Schaltmittel vorgesehen
sind, mittels denen die mit dem Rückkopplungsweg zu verbindenden bestimmten Registerstufen,frei anwählbar sind.
Gemäß einer Weiterbildung der erfindungsgemäßen Anordnung
wird diese als integrierter Baustein realisiert, der einen programmierbaren Festwertspeicher umfaßt, mittels dem das
gewünschte Generatorpolynom einstellbar und in gewissem Umfang auch nachträglich veränderbar ist.
Die Erfindung läßt die Benutzung jedes beliebigen Generatorpolynoms
zur Bildung der Prüfstellen zu. Die Anzahl der Prüfstellen ist innerhalb eines Bausteins beliebig festlegbar und
durch Zusammenschaltung mehrerer Bausteine beliebig verlängerbar.
KN 73/6 5098U/0492 /6
Die Erfindung wird im weiteren anhand der weiteren Zeichnungen näher erläutert.
Fig. 2 - zeigt das detaillierte Schaltungskonzept eines
in erfindungsgemäßer Weise aufgebauten rückgekoppelten Schieberegister;
Fig. 3 zeigt das Blockschaltbild eines in erfindungsgemäßer
Weise aufgebauten l6-stufigen rückgekoppelten Schieberegisters;
Fig. k zeigt einen gemäß der Erfindung in integrierter
Technik hergestellten Baustein, der ein l6-stufiges Schieberegister gemäß Fig. 3 umfaßtj
Fig. 5 zeigt einen integrierten Baustein nach Fig. k zur
Realisierung einer Folge von acht Prüfstellen;
Fig. 6 zeigt ein Beispiel zweier hintereinander geschalteter Bausteine gemäß Fig. h zur Realisierung einer Folge
von 32 Prüfstelleni
Fig. 7 zeigt einen integrierten Baustein nach Fig. h, dem
zusätzlich ein programmierbarer Festwertspeicher einintegriert ist, mittels dem die Rückkopplungswege
frei anwählbar sind und ein Minimum an Anschlußklemmen erreichbar ist.
In Fig. 2 ist die detaillierte Schaltungsanordnung eines in erfindungsgemäßer Weise konzipierten η-stufigen rückgekoppelten
Schieberegisters dargestellt. Dieses Schieberegister weist
KN 73/6 /7
509814/0492
insgesamt η Registerstellen auf, die jeweils aus der Hintereinanderschaltung
einer logischen Verknüpfungsschaltung 10 und einer als Ein-Bit-Speicher dienenden bistabilen Kippstufe
bestehen.
Die logischen Verknüpfungsschaltungen 10 selbst müssen so ausgelegt
sein, daß sie im Falle des Codiervorgangs, d.h. im Falle des Einlaufe einer Bitkombination am Eingang X gegebenenfalls,
d.h. im Falle des aktivierten Rückkopplungsweges eine modulo-2-Addition
bewirken und daß sie im Falle des Ausgebens der Prüfstellen, also nach dem eigentlichen Codiervorgang, einen reinen
Schiebebetrieb ermöglichen. Demzufolge weist jede logische Verknüpfungsschaltung 10 einen Statuseingang M auf, über den
die Verknüpfungsfunktion entsprechend den genannten Operationen umschaltbar ist.
Im einzelnen bestehen die logischen Verknüp'fungsschaltungen 10
jeweils aus einem Exclusiv-ODER-Glied 11, welches im Falle der
aktivierten Rückkopplung R die rückgekoppelte Größe und die von der davorliegenden Registerstufe zugeführte Größe verknüpft.
Bei der ersten Registerstufe 1 wird die rückgekoppelte Größe R
mit einer vorgegebenen Eingangsgröße E verknüpft, die der im Ausführungsbeispiel zugrunde gelegten positiven Logik entsprechend
mit binär "L" gewählt ist.
Die Ausgangsgröße des Exclusiv-ODF.H-Gliedes 11 wird in ninera
ersten UND-Glied 13 mit dem am F1atuseingang M zugeführt en
Statussignal verknüpft. Das in einem Inverterglied 12 negierte
509814/0492
KN 73/6 /8
KN 73/6 /8
Statussignal M wird in einem zweiten UND-Glied \k mit der Ausgangsgröße
der jeweils davorliegenden Registerstufe bzw. der vorgegebenen Eingangsgröße E verknüpft.
Die Konjunktionsergebnisse der ersten und zweiten UND-Glieder
werden jeweils anschließend in einem NOR-Glied 15 verknüpft, dessen jeweilige Ergebnisse unter Einfügung eines Inverters
dem Steuereingang der bistabilen Kippstufen 20 zugeführt werden. Der Inverter l6 ist notwendig, um die richtige Polarität der
in die bistabilen Kippstufen 20 einzuspeichernden Bits zu gewährleisten.
Die bistabilen Kippstufen 20 sind vorzugsweise als J-K-Flipflops
realisiert, deren beide Eingänge J und K mit dem komplementären Ergebnis der NOR-Verknüpfung der davorliegenden Konjunktionsergebnisse beschaltet werden. Die bistabilen Kippstufen 20
weisen ferner je einen Takteingang auf.
__ wird
' Ein Taktsignal T/mit einem Durchschaltsignal DT
als Takt verknüpft und das Ausgangssignal den Kippstufen 20/zugeführt.
Über einen weiteren Steuereingang der bistabilen Kippstufen werden diese jeweils zu Beginn eines Codiervorgangs mittels
eines entsprechenden Signals N normiert, also in eine Ausgangsstellung gebracht. Diese Ausgangsstellung ist für alle Registeretufen
binär "0".
73/6 5098U/0492
73/b ORIGINAL INSPECTED
Der letzten Registerstufe η des rückgekoppelten Schieberegisters
ist eine weitere modulo-2-Additionsschaltung nachgeschaltet,
in welcher jeweils die am Eingang X zugeführte Bitkombination modulo-2 mit den aus der bistabilen Kippstufe
der letzten Registerstufe ausgeschobenen Bits addiert wird.
Die modulo-2-Additionsschaltung besteht aus einem Exclusiv-ODER- ·
Glied 11. Diesem ist^analog zu den Verknüpfungsschaltungen
ein Inverter 12, je ein erstes und ein zweitesUND-Glied .13
und l4, und ein NOR-Glied 15 angegliedert. ~Der Ausgang
des NOR-Gliedes 15 ist der Ausgang der gesamten Schaltungsanordnung - das entsprechende AusgangssignalCentspricht der
rückgekoppelten Größe für das Schieberegister.
Das Wesen der vorliegenden Erfindung besteht nun darin, entsprechend dem gewünschten Generatorpolynom beliebige bestimmte
Registerstufen anzuwählen, die sodann die modulo-2-Addition
der rückgekoppelten Größe mit der von der davorliegenden Registerstufe gelieferten Ausgangsgrößevbzw. der
zugeführten Eingangsgröße E durchführen und das Ergebnis in den zugehörigen bistabilen Kippstufen 20 abspeichern.
Zur Realisierung der freien Anwählbarkeit der Registerstufen
ist den logischen Verknüpfungsschaltungen 10 jeweils ein weiteres logisches Verknüpfungsglied 17« insbesondere ein
NOR-Glied vorgeschaltet, das die rückgekoppelte Größe mit jeweils einem externen Steuersignal X°...Xn verknüpft/Die NOR-Glieder
aller Registerstufen l...n sind also mit dem gemeinsamen Rück
kopplungsweg R verbunden. Die Bestimmung der für das
XN 73/6 509814/04 9-2 original inspected /10
Generatorpolynom auszuwählenden Registerstufen erfolgt über
die externen Steuersignale X ...Xn. Bei einem binär "0" entsprechenden
externen Steuersignal ist die zugehörige Registerstufe als bestimmte Registerstufe ausgewählt. Bleibt ein
externer Steuereingang unbeschaltet, so liegt der entsprechende Eingang des NOR-Gliedes 17 auf Grund des Spannungsabfalls an
einem _ ^J ~ ~~_ J^~ Widerstand
auf binär "L". Auf Grund dieser Konstellation wird die von einer bistabilen Kippstufe 20 zur nachfolgend angeordneten
bistabilen Kippstufe zu übertragende Information übertragen wie es der in Fig. 1 gezeigten Anordnung entspricht. Demgegenüber
wird, wenn das externe Steuersignal auf binär "0" steht, die zwischen zwei Registerstufen zu übertragende Information
modulo-2 mit der rückgekoppelten Größe addiert.
Die beschriebene Funktionsweise entspricht dem Codierbetrieb, was durch Zuführung eines binär "L" entsprechenden Statussignals
M bestimmt ist. Soll im Anschluß an eine auf die Übertragungsstrecke gesandte Bitkombination die Prüfstellenfolge übertragen
werden, so wird das Statuesignal auf binär "0" umgestellt. In diesem Betriebsfall werden die in den Registerstufen l...n
stehenden Prüfsteilen bitweise am Ausgang Z ausgegeben, und zwar ohne, daß bei der Übertragung zwischen den Registerstufen
die Einzelbits irgendwie verändert werden. Für MaO arbeitet
die Schaltungsanordnung gemäß Fig. 2 nur als Schieberegister.
Wie bereits ausgeführt, erfordert die empfängerseitige Verwendung «ines rückgekoppelten Schieberegisters, mittels dem
509814/0492
KN 73/6 /11
eine Folge von Prüfsteilen erzeugt wird, eine Abfragemöglichkeit
zur Überprüfung, ob eine empfangene Bitkombination auch richtig empfangen wurde. Diese Abfrageeinrichtung 30 ist nur symbolisch
dargestellt und wirkt derart r daß die im Sender erzeugte, zum
Empfänger übermittelte Prüfstellenfolge mit der beim Einlaufen
der Bitkombination in den Empfänger hier erzeugten Prüfstellenfolge hinsichtlich Übereinstimmung geprüft wird.
Im wesentlichen besteht die Abfrageeinrichtung 30 aus einer
logischen Schaltung, die die komplementären Ausgangssignale der bistabilen Kippstufen 20 der Registerstufen^beispielsweise
auf "0" abfragt. Dadurch werden die empfangenen mit den erzeug-^
ten Prüfstellen verglichen. Die Übereinstimmung wird mit dem
Abfragesignal RI angezeigt. Gegebenenfalls kann dann die noch-__ malige Übertragung der j*l£_"_gestört_ erkannten Bitkorabination einr
geleitet werden.
In Fig. 3 ist das Blockschaltbild einer in Fig. 2 im Detail dargestellten und anhand der Fig. 2 beschriebenen l6-stufigen
Schaltungsanordnung wiedergegeben. Entsprechend dem höchstwertigen Koeffizienten des Generatorpolynoms ist eine äquivalente
Anzahl von Registerzellen vorgesehen. Die höchstwertige Prüfstelle
liegt dem Ausgang Z benachbart und wird bei senderseitiger Benutzung als erste dem Übertragungskanal übermittelt.
Die Registerzellen bestehen jeweils aus einem Ein-Bit-Speicher Ä...q und einer vorgeschalteten, mit dem Symbol φ gekennzeichneten
modulo-2-Additionsschaltung, Diese werden jeweils in
Abhängigkeit von mindestens einem den Koeffizienten des
Generatorpolynoms entsprechenden externen Steuersignal X°...X
ORIGINAL INSPECTED
KN 73/6 5098 U/0492 /12
aktiviert oder sie fungieren nur als Schiebestufe. Die die
Ein-Bit-Speicher a...q realisierenden bistabilen Kippstufen sind sämtlich mit der Abfrageeinrichtung 30 verbunden, durch die
ein Abfragesignal RI erzeugt ^wardT wenn alle Registerstuf en"~"
auf logisch "0'^ stehenV 7 Betrachtet man die in
Fig. 3 dargestellte Schaltungsanordnung als Einheit zur Erzeugung einer Folge von 16 Prüfstellen, so wird der Ausgang Z
mit dem Anschlußpunkt R des Rückkopplungswegs verbunden.
Die weiteren Ansteuereingänge für Takt, Takt-Durchschaltung,
Statussignal und Normierung sind der Einfachheit halber weggelassen. Ferner wären noch Eingänge für die Spannungsversorgung
vorzusehen.
In Fig. k ist ein in integrierter Technik realisierter, der
Schaltungsanordnung nach Fig. 3 entsprechender Baustein dargestellt. Dieser Baustein weist im wesentlichen 20 Anschlußklemmen
auf, von denen alleine l6 zur Zuführung der externen Steuersignale dienen. Als weitere Anschlußklemmen sind belegt:
je eine für den Ausgang Z1 für die Zuführung der rückgekoppelten
Größe H, für die Eingabe der zu codierenden Bitkombination (an X) und eine zur Zuführung der definierten Eingangsgröße E
für die erste Registerstufe.
Soll mit dem in Fig. k dargestellten integrierten Baustein
eine Folge von 16 Prüfstellen gebildet werden, so wird das externe Steuersignal X des zur ersten Registerstufe gehörenden
Steuereingangs auf binär "0" gesetzt. Entsprechend ist die
509814/0492 ,r„
KN 73/6 . " " :>^:-VrT /13
- 13 erste Registerstufe als bestimmte Registerstufe ausgewählt.
Gemäß der in Fig. 5 wiedergegebenen Darstellung kann ein
Baustein der in Fig. k gezeigten Art auch zur Erzeugung von
Prüfstellen benutzt werden, deren Anzahl geringer ist, als es
der Anzahl der Steuereingänge entspricht. Bei diesem Anwendungsfall wird nur eine der Ordnung des Generatorpolynoms entsprechende
Anzahl von Steuereingangen belegt. Die entsprechende
Gruppe von Registerstufen ist zusammenhängend von der letzten
Registerstufe an gewählt und entspricht hinsichtlich der
Wertigkeit den um das Maß der Verschiebung veränderten Potenzen. Im Beispiel nach Fig. 5 ist eine Anordnung zur Bildung einer
achtstelligen Prüfstellenfolge dargestellt. Die ersten acht
Steuereingänge bleiben gemäß dem Beispiel unbeschaltet, so daß am Ausgang der diesen,Steuereingängen entsprechenden
NOR-Glieder im Eingang der logischen Verknüpfungsschaltungen
ο jeweils binär "0" ansteht. Der neunte Steuereingang X wird
auf binär "0" gesetzt und ist dementsprechend als Eingangsstufe
für das verkürzte Schieberegister charakterisiert. Die verbleibenden Steuereingänge werden dem gewählten Generatorpolynom
entsprechend angesteuert.
Eine weitere mit einem in erfindungsgemäßer Weise konzipierten und realisierten Baustein aufbaubare Schaltungsanordnung ist
in Fig. 6 dargestellt. Diese Anordnung ist so ausgelegt, daß
KN 73/6 /Ik
509814/0492
-Ik-
sie zur Bildung einer Folge von 32 Prüfstellen benutzt
werden kann. Als Grundbaustein wird ein Baustein gemäß der in Fig. k gezeigten und anhand dieser Figur beschriebenen
Art benutzt, deren zwei 01 und 02 hintereinander geschaltet werden. Die Steuereingänge des einen Bausteins 01 entsprechen den Polynomkoeffizienten X bis X , die des anderen Bausteins den Koeffizienten X ...X . Die übrigen vier wesentlichen Steuereingänge werden wie folgt beschaltet:
werden kann. Als Grundbaustein wird ein Baustein gemäß der in Fig. k gezeigten und anhand dieser Figur beschriebenen
Art benutzt, deren zwei 01 und 02 hintereinander geschaltet werden. Die Steuereingänge des einen Bausteins 01 entsprechen den Polynomkoeffizienten X bis X , die des anderen Bausteins den Koeffizienten X ...X . Die übrigen vier wesentlichen Steuereingänge werden wie folgt beschaltet:
Baustein 01 | "τ" 3 L |
Baustein 02 | 3 Eingang | |
Eingang für | ||||
erste Registerstufe E | Ei | *T* 3 L |
E2 | 3 Ausgang |
Eingang für | - V | |||
Bitkombination X 1 |
Xl | *E2 | X2 | |
Ausgang für | ■ \ | |||
Bitkombination Z | Γ1 | \ | ||
Rückgekoppelte Größe R | Ri | R2 | ||
Die zu codierende Bitkombination wird also nur dem zweiten, die Prüfstellen abgebenden Baustein 02 zugeführt.
Durch Hintereinanderschaltung mehrerer Bausteine nach Fig. k
gemäß der in Fig. 6 gezeigten Art, sowie gegebenenfalls durch Hinzufügung eines nach Art von Fig. 5 reduzierten Bausteins
lassen sich einerseits beliebige Generatorpolynome und andererseits beliebig lange Generatorpolynome realisieren.
KN 73/6
509814/0492
/15
23A7317
Im einfachsten Fall lassen sich Art und Länge dieser Generatorpolynome
durch mechanische Brücken an den Steuereingängen realisieren.
Entsprechend einer vorteilhaften Weiterbildung der Erfindung läßt sich gemäß dem in Fig. 7 gezeigten Blockschaltbild ein
komplexer Baustein herstellen, der ein Minimum aus Anschlüssen aufweist. Dieser komplexe Baustein umfaßt einerseits einen
Baustein gemäß der in Fig. k gezeigten Art. Die Fortschrittlichkeit
gegenüber diesem Baustein besteht darin, daß ein programmierbarer Festwertspeicher 100 in den Gesamtkomplex
einintegriert wird.
Dieser programmierbare Festwertspeicher 100 besteht im
wesentlichen aus einem Decodierer 101, der entsprechend einer von außen angelegten codierten Adreßangabe jeweils einen
Ausgangsanschluß a ...a.. auswählt. Diese Ausgangsanschlüsse
sind jeweils mit einer Diode D ...D.- verbunden, die ihrerseits
bezüglich ihrer Anoden-Kathoden-Strecke zwischen einem Steuereingnng X ...X der Registerstufen und dem binär "0n entsprechenden
Potential, insbesondere Massepotential( angeordnet sind. Ale wesentliches Element weist der Festwertspeicher
einen sogenannten Programmierdraht P auf.
Die Programmierung des Festwertspeichers 100 und damit die Bestimmung der für das jeweilige Genratorpolynom notwendigen
Registerstufen wird folgendermaßen realisiert. Unter Zugrundelegung
einer dual codierten Adreßangabe für eine bestimmte
509814/0492
KN 73/6 . /16
KN 73/6 . /16
Registerstufe wird mittels einer an die Adreßeingänge A, B, C, D
angelegten Adresse ein bestimmter Ausgangsanschluß des Decodierers 101 angewählt. Über den Programmierdraht P wird nunmehr ein
derartiger Strom über die dem angewählten Ausgangsanschluß
a ...a zugeordnete Diode D ...D geschickt, daß diese
ο Ip ο 15
zerstört und der zugeordnete Steuereingang X ...X _ des
Schieberegister« somit auf binär "0" festgelegt wird.
Auf diese Weise werden die dem gewünschten Generatorpolynom entsprechdenden Dioden nacheinander angewählt und zerstört,
so daß die zugehörigen Registerstufen als mit dem Rückkopplungsweg verbunden ausgewählt sind. Gegebenenfalls kann ein derartiger
Baustein auch später noch modifiziert werden,und zwar, wenn noch zusätzliche zu denvbereits programmierten Prüfstellen gefordert
werden. ,
Ein Baustein der genannten Art stellt ein außerordentlich
kompaktes und in kleiner Bauform realisierbares Gebilde dar, das selbstverständlich nicht auf die beschriebene Ausführungsform hinsichtlich der logischen Verknüpfungsglieder beschränkt
ist. Die Freiheit hinsichtlich der beliebigen Anwählbarkeit der Registerstufen erlaubt eine universelle Verwendung als Codierbaustein,
der insgesamt, einschließlich der Anschlüsse für die Spannungsversorgung, nur l6 Anschlußklemmen aufweist.
KN 73/6 /17
509814/0492
Claims (10)
- - 17 Patentansprüche^1.) Schaltungsanordnung zur Erzeugung von Prüfstellen in Anlagen zur gesicherten Datenübertragung, wobei die Prüfstellen senderseitig im Anschluß an die zur codierende und zu übertragende Bitkombination ausgegeben und empfängerseitig mit den hier erzeugten verglichen werden, und wobei die Prüfst eilen selbst jeweils in einem rückgekoppelten Schieberegister gebildet werden, das aus einer Mehrzahl miteinander verbundener, jeweils eingangsseitig eine logische Verknüpfungsschaltung aufweisende Registerstufen besteht und bei dem ein Rückkopplungsweg zu den logischen Verknüpfungsschaltungen bestimmter Registerstufen vorgesehen ist und die logischen Verknüpfungsschaltungen im Falle der aktivierten Rückkopplung die rückgekoppelte Größe und die von der davorliegenden Registerstufe bzw. vom Eingang zugeführte Größe modulo-2 addieren, wobei die rückgekoppelteGröße das Ergebnis einer modulo-2-Addition der Bits der Bitkombination und der Ausgangsgröße der letzten Registerstufe des Schieberegisters istt dadurch gekennzeichnet, daß Schaltmittel (17· 100) vorgesehen sind, mittels denen die mit dem Rückkopplungsweg (R) zu verbindenden bestimmten Registerstufen (l...n) frei anwählbar sind.509814/0492
- 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß den logischen Verknüpfungsschaltungen (10) je ein weiteres logisches Verknüpfungsglied (17) zugeordnet ist, dessen Ausgangssignal die zugeordnete Registerstufe (l...n) als mit dem Rückkopplungseg (R) verbunden auswählt oder nicht.
- 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die weiteren logischen Verknüpfungsglieder (17) NOR-Glieder sind, die die rückgekoppelte Größe mit jeweils einem externen Steuersignal (X ...X ) verknüpfen und in Abhängigkeit von deren Aussagewert die entsprechende Registerstufe (l...n) als mit dem Rückkopplungsweg(R) verbunden ausgewählt ist oder nicht.
- k. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet , daß ein Festwertspeicher vorgesehen ist, der die Adressen der bestimmten Registerstufen speichert und entsprechend die externen Steuersignale an die weiteren logischen Verknüpfungsglieder vermittelt.
- 5. Schaltungsanordnung nach einem der Ansprüche 1 bis 3 mit einer logischen Fehlerüberwachungsschaltung zur empfängerseitigen Verwendung beim Vergleich der einlaufenden mit den erzeugten Prüfstellen, dadurch gekennzeichnet, daß sie als in integrierter Technik hergestellter Baustein realisiert ist.(Fig. k)KN 73/6 /19509814/0492
- 6. Schaltungsanordnung nach Anspruch 4 und 5» dadurch gekennzeichnet, daß der Festwertspeicher mit in den Baustein einintegriert ist. (Fig. 7)
- 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß der Festwertspeicher ein programmierbarer Festwertspeicher (100) ist.
- 8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß Adresseneingänge (A, B1 C, D) vorgesehen sind, über die mittels einer Decodierschaltung (lOl) und eines Programmierdrahtes (P) die Adressen der bestimmten Registerstufen im Festwertspeicher frei anwählbar sind.
- 9* Schaltungsanordnung nach einem der Ansprüche 5 bis 8 zur Erzeugung von weniger Prüfstellen als es der Anzahl der Registerstufen des Schieberegisters entspricht, dadurch gekennzeichnet, daß nur eine der Anzahl der Prüfstellen entsprechende zusammenhängende Gruppe von Registerstufen benutzt ist, wobei diese Gruppe vom Ausgang (Z) des Schieberegisters aus gewählt und das externe Steuersignal (X ) der ersten nicht zur Gruppe gehörenden nachfolgenden Registerstufe logisch "0" ist, und wobei die Steuersignale (X ...X ) der restlichen, zum Eingang des Schieberegisters hin angeordneten Registerstufen logisch 11L" sind. (Fig. 5)73/6 509814/0492 /20
- 10. Aus einer Mehrzahl von Schaltungsanordnungen nach einem oder mehreren der Ansprüche 5 his 9 bestehendes Codierwerk zur Erzeugung einer gegenüber der Anzahl der Registerstufen einer Schaltungsanordnung größeren Anzahl von Prüstellen, dadurch gekennzeichnet, daß eine von der Anzahl der Prüfstellen (z.D. zweiunddreißig) und der Anzahl der Registerstufen (z.B. sechzehn) eines Schieberegisters abhängige Zahl (z.B. zwei) von Schaltungsanordnungen (01, 02) in einer durch die Wertigkeit der Prüfstellen gegebenen Ordnung derart zusammengeschaltet ist, daß die zu codierende Bitkombination nur der die höherwertigen Prüfstellen (X ...X ) erzeugenden Schaltungsanordnung (Ausgangsschaltung 02) zugeführt wird, daß deren Ausgang (Z2) die codierte Bitkombination abgibt und mit den Rückkopplungswegen (Rl, R2) aller Schaltungsanordnungen (01, 02) verbunden ist, daß die Ausgänge (Zl) der anderen Schaltungsanordnungen (01) mit den Eingängen (E2) der jeweils nachfolgenden Schaltungsanordnung (02) verbunden sind, und daß die zur Aufnahme der Bits der Bitkombination vorgesehenen Eingänge (^1) der der Ausgangeschaltung (02) vorgeschalteten Schaltungsanordnungen (01) mit dem logisch "L" entsprechenden Potential verbunden sind. (Fig. 6)KN 73/6 S098U/(H92
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732347317 DE2347317A1 (de) | 1973-09-20 | 1973-09-20 | Schaltungsanordnung zur erzeugung von pruefstellen in anlagen zur gesicherten datenuebertragung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732347317 DE2347317A1 (de) | 1973-09-20 | 1973-09-20 | Schaltungsanordnung zur erzeugung von pruefstellen in anlagen zur gesicherten datenuebertragung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2347317A1 true DE2347317A1 (de) | 1975-04-03 |
Family
ID=5893138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732347317 Pending DE2347317A1 (de) | 1973-09-20 | 1973-09-20 | Schaltungsanordnung zur erzeugung von pruefstellen in anlagen zur gesicherten datenuebertragung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2347317A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0230730A2 (de) * | 1985-12-02 | 1987-08-05 | Advanced Micro Devices, Inc. | CRC-Rechenmaschinen |
US4959836A (en) * | 1987-12-09 | 1990-09-25 | Siemens Transmission Systems, Inc. | Register robustness improvement circuit and method |
-
1973
- 1973-09-20 DE DE19732347317 patent/DE2347317A1/de active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0230730A2 (de) * | 1985-12-02 | 1987-08-05 | Advanced Micro Devices, Inc. | CRC-Rechenmaschinen |
EP0230730A3 (en) * | 1985-12-02 | 1990-03-14 | Advanced Micro Devices, Inc. | Crc calculation machines |
US4959836A (en) * | 1987-12-09 | 1990-09-25 | Siemens Transmission Systems, Inc. | Register robustness improvement circuit and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2139731C2 (de) | Anordnung zur Code-Umsetzung | |
DE2539109C2 (de) | Schaltungsanordnung zum Übertragen von digitalen Signalfolgen | |
DE2607784A1 (de) | Datenchiffriervorrichtung | |
DE2607842C2 (de) | ||
DE3317545C2 (de) | ||
DE2325151A1 (de) | Anordnung zum erzeugen von zahlenfolgen fuer pruefzwecke bei integrierten schaltungen | |
EP0003480B1 (de) | Schaltungsanordnung zum Umwandeln von Binärinformationen mittels Kontrollbits | |
DE1937249B2 (de) | Selbstpruefende fehlererkennungsschaltung | |
DE2355786A1 (de) | Verfahren und anordnung zur decodierung von codes mit minimaler redundanz | |
DE2558287A1 (de) | Informationsspeicher | |
EP0159403A2 (de) | Anordnung zur Korrektur von Bündelfehlern in verkürzten zyklischen Blockcodes | |
DE2347317A1 (de) | Schaltungsanordnung zur erzeugung von pruefstellen in anlagen zur gesicherten datenuebertragung | |
DE2826454A1 (de) | Faksimilesignal-codiersystem | |
DE2057256A1 (de) | Verfahren und Schaltungsanordnung zur Datensicherung bei der UEbertragung binaerer Daten | |
EP0379625B1 (de) | Verfahren zur Behandlung von paritätsüberwachbaren Binärcodeworten, die im Zuge ihrer Übertragung eine digitale Dämpfung und/oder Codekonvertierung erfahren | |
DE1549577A1 (de) | Schaltung zur blockweisen Verschiebung von Speicherwerten in Eingabegeraeten fuer elektronische Datenverarbeitungsanlagen | |
DE19937456C2 (de) | Rechner zur Datenverarbeitung und Verfahren zur Datenverarbeitung in einem Rechner | |
DE2660858C1 (de) | Schaltung zur UEbertragung von durch je eine Bitgruppe darstellbaren Zeichen zwischen einer Rechenanlage und einem durch einen adressierbaren Ein-/Ausgabe Mehrfachschalter anwaehlbaren Leitungsvorsatzgeraet | |
DE10207966B4 (de) | Vorrichtung und Verfahren zum Codieren eines Stroms von Informationseinheiten bzw. zum Decodieren von Codewörtern | |
DE1524884A1 (de) | Verfahren und Schaltungsanordnung zur UEbertragung digitaler Nachrichten unter Bildung und Einfuegung von Pruefbits | |
DE1449906A1 (de) | System zum Verarbeiten Redundanz aufweisender Digitalfolgen | |
DE1449906C (de) | Dekodierer zum Verarbeiten redundan ter Digitalfolgen eines systematischen Ko | |
DE2720770C2 (de) | Schaltungsanordnung zur Kennzeichnung der Gruppenzugehörigkeit ein- oder mehrstelliger Kennzahlen unter Verwendung von Verknüpfungsgliedern, insbesondere für die Anwendung als Umwerter für die Leitweglenkung oder als Verzoner in Fernsprechvermittlungsanlagen | |
DE1922935B2 (de) | Rueckgekoppeltes schieberegister | |
DE3816203C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |