DE2346617B2 - Verfahren zur Prüfung einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit - Google Patents
Verfahren zur Prüfung einseitig begrenzten Laufzeitverzögerung einer FunktionseinheitInfo
- Publication number
- DE2346617B2 DE2346617B2 DE2346617A DE2346617A DE2346617B2 DE 2346617 B2 DE2346617 B2 DE 2346617B2 DE 2346617 A DE2346617 A DE 2346617A DE 2346617 A DE2346617 A DE 2346617A DE 2346617 B2 DE2346617 B2 DE 2346617B2
- Authority
- DE
- Germany
- Prior art keywords
- circuits
- test
- group
- primary
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318328—Generation of test inputs, e.g. test vectors, patterns or sequences for delay tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318577—AC testing, e.g. current testing, burn-in
- G01R31/31858—Delay testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318594—Timing aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Prüfung der
einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit nach dem Oberbegriff des Anspruches 1.
In der Vergangenheit hatte man beim Entwurf logischer Schaltungen für Datenverarbeitungsanlagen
praktisch vollständige Freiheit und Flexibilität in der Anordnung der einzelnen logischen Schaltkreise, um die
logischen Funktionen eines Systems und seiner Untersysteme in Zentraleinheiten, Kanälen und Steuereinheiten,
zu verwirklichen, wie sie bei Datenverarbeitungsanlagen benutzt werden. Aufgrund der Ausnutzung dieser
Flexibilität ergab sich eine beträchtliche Unterschiedlichkeit in den Schaltungsausführungen urd Anordnungen
der einzelnen Anlagen. Jede der einzelnen Ausführungsformen hatte ihre eigene besondere Abhängigkeit
von den Eigenschaften der in dem System verwendeten einzelnen Schaltungen. Die Schnittstelle,
die als Ergebnis dieser verschiedenen Ausführungsformen zwischen dem Entwerfer der logischen Schaltungen
und dem Hersteller der Bauelemente bestand , war wohl definiert und die bisher gefundenen Lösungen
ließen sich bei der Herstellung der Bauelemente leicht
verwirklichen, da die Parameter der einzelnen Schaltkreise, wie Signalanstiegs- und -abfallzeit, und Schaltkreisverzögerung,
leicht zu prüfen waren.
Mit dem Aufkommen in hohem Maße integrierter Schaltungen ist diese wohldefinierte und verläßlich
prüfbare Schnittstelle nicht mehr aufzufinden. Hochgradig integrierte Schaltungen geben sowohl dem Entwerfer
der logischen Schaltungen, ais auch dem Hersteller die Möglichkeit, hunderte von Schaltungen auf einem
einzigen Plättchen aus Halbleitermaterial anzubringen. Dadurch ergibt sich natürlich eine Möglichkeit, die
erforderliche Leistung zu verringern, die Arbeitsgeschwindigkeit zu erhöhen und die Kosten der einzelnen
digitalen Schaltkreise wesentlich herabzusetzen. Jedoch macht es eine solch außergewöhnlich dichte Anordnung
der einzelnen Bauelemente im wesentlichen unmöglich oder zumindest unpraktisch jede einzelne Schaltung,
d.h. jeden einzelnen Schaltkreis auf seine bekannten Wechselstrom-Schaltungsparameter zu prüfen. Es war
daher notwendig, logische Systeme und Untersysteme in funktionale Einheiten zu unterteilen, deren einzelnen
Eigenschaften im wesentlichen gegenüber diesen einzelnen Parametern unempfindlich waren. Ein allgemeines
modulares logisches System dieser Art ist beispielsweise in der DE-OS 23 49 377 beschrieben.
Solche Funktionseinheiten erfordern Prüfverfahren, die das gesamte Verhalten der vollständigen Funktionseinheit
messen. Die Meß- und Prüfmethoden der
Vergangenheit reichen jedoch nicht aus, um das richtige Arbeiten solcher Funktionseinheiten festzustellen.
In der Vergangenheit hat man beispielsweise jeden einzelnen Schaltkreis für die üblichen Gleich- und
Wechselstromparameter geprüft Die einzelnen Modulareinheiten wurden zum Prüfen an einer vorgegebenen
Anzahl von Eingangs- und AusgangsanschluBstiften angeschlossen, die Prüfbedingungen wurden diesen
Stiften zugeführt und die ausgangsseitigen Signale wurden zur Prüfung abgeleitet Bei den als Funktionseinheiten aufgebauten hochgradig integrierten Schaltungen
steht zwar die gleiche Anzahl von Eingangs-Ausgangsstiften zur Verfügung, jedoch enthält die
Schaltung wesentlich mehr einzelne Schaltkreise. Ein separater Zugriff zu einzelnen Schaltungen ist daher
nicht mehr möglich.
Ein typischer Modul kann beispielsweise einhundert Schaltungsplättchen enthalten mit bis zu sechshundert
Schaltungen je Plättchen und im Durchschnitt etwa dreihundert Schaltungen pro Plättchen, so daß ein
solcher Modul mindestens 30 000 einzelne Schaltkreise enthalten würde. Die Prüfung der Parameter des
bekannten Wechselstromverhaltens kann für die einzelnen Schaltkreise nicht mehr durchgeführt werden.
Demgemäß muß die Prüfung, durch die ausgewählten, empfindlich gemachten Pfade für die gesamte funktioneile,
logische Einheit durchgeführt werden, sei es für die einzelnen Schaltungsplättchen, sei es für den
modularen Aufbau oder in einer anderen Schaltungsebene. Eine derartige Prüfung bedarf einer automatischen
Prüfmustererzeugung, wobei die Muster dann dem gesamten Logiksystem zugeführt werden.
Bekanntlich bestehen Funktionseinheiten eines logischen Systems sowohl aus kombinatorischen als auch
aus sequentiellen Schaltungen. Obgleich es rechnerische Verfahren für die Berechnung von Prüfungen und
Prüfmustern für kombinatorische Schaltungen gibt, sind solche Verfahren doch ungeheuer schwierig auf
sequentielle Schaltungen anwendbar und es wurde bis heute keine allgemeine Lösung für das Problem der
Erzeugung von Prüfmustern für komplizierte sequentielle logische Schaltungen gefunden. Diese letztgenannten
Schaltungen hängen in ihrem Verhalten nämlich nicht nur von vorangegangenen Schaltvorgängen,
sondern auch gleichzeitig von den ihnen zugeführten Prüfmustern ab. Demgemäß ist es notwendig, daß
alle sequentiellen Schaltungen eines logischen Systems effektiv auf kombinatorische Schaltungen reduziert
werden, um ein Prüfverfahren an einem solchen Netzwerk von Schaltkreisen durchführen zu können.
Die zitierte Patentanmeldung beschreibt logische Schaltungen, mit deren Hilfe es effektiv möglich ist,
sequentielle Schaltungen in kombinatorische Form zu überführen. Danach kann man die automatische
Erzeugung von Prüfmustern einsetzen, die Prüfmuster für das gesamte logische System liefert.
Die Aufgabe der Erfindung besteht darin, eine Lösung anzugeben, mit deren Hilfe Funktionseinheiten, die in
der Technologie hochintegrierter Halbleiterschaltungen hergestellt sind, möglichst vollständig auf die Einhaltung
vorgegebener Werte der einseitig begrenzten Laufzeitverzögerung der Einzelschaltkreise geprüft werden
können.
Für ein Verfahren zur Prüfung der einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit
nach dem Oberbegriff des Anspruchs 1 besteht die Erfindung darin, daß die im Kennzeichen des Anspruches
1 aufgeführten Verfahrensschritte ausgeführt werden.
Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen des Gegenstandes der Erfindung sind
den Unteransprüchen zu entnehmen.
Gemäß einem wesentlichen Vorteil der Erfindung ist das neue Prüfverfahren bei einem allgemeinen logischen System anwendbar, das eingangs- wie ausgangsseitig abtastbar ist Es ist auf alle Ebenen der Hierarchie modularer Einheiten anwendbar. Das erfindungsgemäße Verfahren ist auch auf solche allgemeinen logischen Systeme anwendbar, die eine einseitig begrenzte Verzögerungsabhängigkeit aufweisen und bei denen die funktioneilen logischen Einheiten ausschließlich vom Auftreten mehrerer, dem System eigenen, Taktimpuls-Γ> züge, abhängen.
Gemäß einem wesentlichen Vorteil der Erfindung ist das neue Prüfverfahren bei einem allgemeinen logischen System anwendbar, das eingangs- wie ausgangsseitig abtastbar ist Es ist auf alle Ebenen der Hierarchie modularer Einheiten anwendbar. Das erfindungsgemäße Verfahren ist auch auf solche allgemeinen logischen Systeme anwendbar, die eine einseitig begrenzte Verzögerungsabhängigkeit aufweisen und bei denen die funktioneilen logischen Einheiten ausschließlich vom Auftreten mehrerer, dem System eigenen, Taktimpuls-Γ> züge, abhängen.
Logische Schaltungen, die durch das erfindungsgemäße Verfahren prüfbar sind, verwenden taktgesteuerte
Gleichstrom-Verriegelungsschaltungen für die gesamte interne Speicherung und die arithmetisch- logischen
Einheiten des Systems. Diese aus Verriegelungsschaltungen bestehende Gesamtschaltung ist in entsprechend
zugeordnete kombinatorische logische Netzwerke unterteilt und in Gruppen angeordnet Die mehrfachen
Taktimpulszüge sind synchron, überlappen sich aber
2Ί nicht gegenseitig und sind voneinander unabhängig.
Gruppen von Verriegelungsschaltungen sind über kombinatorische logische Schaltungen mit anderen
Gruppen von Verriegelungsschaltungen verbunden, die durch andere Taktimpulszüge des Systems gesteuert
jo werden.
Um diese eingangs- und ausgangsseitige Abtastung gemäß den erfindungsgemäßen Verfahren durchführen
zu können, weist jede Verriegelungsschaltung zusätzliche Schaltungen auf, so daß jede Verriegelungsschal-
)·> tung als eine Schieberegister-Verriegelungsschaltung
arbeitet und mit einem Eingang, einem Ausgang und Schiebesteuereingängen versehen ist, die unabhängig
von den Taktimpulszügen des Systems und dem Eingang bzw. Ausgang des Systems sind. Alle diese
Schieberegisterstufen sind miteinander zu einem einzigen Schieberegister verbunden, das einen einzigen
Eingang, einen einzigen Ausgang und einen Schiebesteuereingang enthält. Mit dieser zusätzlichen Schaltung
können alle Systemtaktimpulszüge unwirksam gemacht
4"> werden, so daß alle Gruppen von Verriegelungsschaltungen
voneinander isoliert sind. Die Wirkung einer solchen Trennung verbunden mit der Möglichkeit
eingangs- und ausgangsseitig abzutasten, besteht darin, daß alle sequentiellen Schaltungen auf kombinatorische
>ii Schaltungen zurückgeführt werden. Damit kann man
automatisch erzeugte Prüfmuster vorsehen und mit diesen die Laufzeitverzögerungen auf ausgewählten
Pfaden der gesamten logischen Einheit messen.
Zur Durchführung des Verfahrens nach der Erfindung
>i wird das logische System zur Vornahme der dynamischen
Wechselstrommessungen eingestellt Die Verriegelungsschaltungen, die in Gruppen organisiert sind,
werden initialisiert. Dieses erfolgt durch das Einschieben von Prüfmustern in die Verriegelungsschaltungen
ι-·" des Registers, welches den Abtastungszugriff benutzt.
Gleichzeitig mit der Initialisierung der Verriegelungsschaltungen wird das Prüfmuster an die Systemeingänge
angelegt. Das Anlegen dieser Prüfmuster an die Systemeingänge und an die Gruppen von Verriege-
■■ ι lungsschaltungen erfordert die Einstellung eines ausgewählten
Pfades innerhalb der zu prüfenden logischen Einheit. Ein solcher Pfad verläuft durch ein kombinatorisches
Netzwerk mit dem Zweck, die Eingänge der
individuellen Schaltungen des Netzwerkes einzustellen, so daß, wenn ein Signal an einem der Primäreingänge
verändert wird, die Ausbreitung dieser Änderung durch den eingestellten Pfad zu einer Meßstelle verläuft. Um
eine Veränderung zu bewirken, wird das Signal an einem Primäreingang verändert. Nach Ablauf einer
vorgegebenen Zeit nach der Änderung des Primäreingangssignals wird jede Veränderung eines Signals, die
sich am Ausgang des eingestellten Pfades des kombinatorischen Netzwerkes ergibt, gemessen.
Im allgemeinen müssen vier Arten von einstellbaren Pfaden für die Prüfung der Laufzeitverzögerung in
Betracht gezogen werden. Diese sind der Pfad von einem Primäreingang durch ein kombinatorisches
Netzwerk zu einem Primärausgang. Ein zweiter Pfad verläuft von einem Primäreingang über ein kombinatorisches
Netzwerk zu einer Verriegelungsschaltungsgruppe, die einen Teil des Schieberegisters bildet. Ein
dritter Pfad führt von einer Verriegelungsschaltungsgruppe, die ebenfalls einen Teil des Schieberegisters
bildet, durch ein kombinatorisches Netzwerk zu einem Primärausgang und der vierte Pfad schließlich führt von
einer Gruppe von Verriegelungsschaltungen durch ein kombinatorisches Netzwerk zu einer zweiten Gruppe
von Verriegelungsschaltungen. Ein Primäreingang, so wie er in dieser Beschreibung verwendet wird, ist
entweder ein Systemeingang oder ein Takteingang, dessen Signal zu einer bestimmten Zeit zur Verfugung
gestellt wird. Die Fähigkeit, Prüfmuster in die Gruppen von Verriegelungsschaltungen, die als Schieberegister
ausgebildet sind, hinein und wieder herauszuschieben, wobei unabhängige Abtastzugriffe und Steuerungen
benützt werden, die mit unabhängigen Taktsignalen gekoppelt sind, ermöglicht die Durchführung dynamischer
Prüfungen dieser Arten von Pfaden bezüglich ihrer Laufzeitverzögerungen.
Abhängig von dem betreffenden Pfad, der für die Messung der einseitig begrenzten Laufzeitverzögerung
eingestellt wurde, beruht die Messung entweder auf der direkten Beobachtung oder erfolgt durch die Verwendung
eines anderen Taktimpulszuges, der die Ausgangssignale eines kombinatorischen Netzwerkes in eine
Verriegelungsschaltungsgruppe durchschaltet. Auf diesem Wege kann die Information auch wieder herausgeschoben
werden, indem der Abtastzugriff und die Steuerung für die Messung verwendet wird. Daher wird
in solchen Pfaden, in denen ein primärer Ausgang verwendet wird, die Messung direkt durchgeführt. In
solchen Fällen jedoch, wo die eingestellten Pfade zu einer Verriegelungsschaltungsgruppe verlaufen, erfolgt
die Messung dadurch, daß die im kombinatorischen Netzwerk entstehenden Signale in eine andere Gruppe
von Verriegelungsschaltungen hineingetaktet und dann herausgeschoben werden, indem wiederum der Abtastzugriff
und die Steuerungen verwendet werden. In allen Fällen wird aber eine Abfrage durchgeführt, ob sich das
Ausgangssignal auf einen neuen Wert geändert hat Wenn keine Änderung vorlag, dann überschreitet die
Laufzeitverzögerung durch die ausgewählten Pfade einen vorgegebenen Wert und die geprüfte Einheit wird
als schlecht betrachtet, da ihre Werte außerhalb der
Spezifikation liegen. Andererseits wird, wenn eine Änderung festgestellt wurde eine Angabe darüber
abgeben, daß die einseitig begrenzte Laufzeitverzögerung innerhalb der vorgegebenen Spezifikation liegt, so
daß die Einheit als gut angesehen werden kann.
Auf diese Weise werden automatisch erzeugte Prüfmuster nacheinander zu der zu prüfenden Funktionseinheit
übertragen. Jede Gruppe von Prüfmustern wird in das Register eingeschoben und ebenfalls als
Eingangssignale an die Funktionseinheit angelegt. Durch eine gewollt vorgenommene Signaländerung an
ί einem der Systemeingänge oder in einem der Taktimpulszüge
wird ein ausgewählter Pfad durch mindestens einen Teil der Funktionseinheit eingestellt. Abhängig
von dem ausgewählten Teil wird eine Messung vorgenommen, um festzustellen, ob die geforderte
ι» Spezifikation bezüglich der einseitig begrenzten Laufzeitverzögerung
erfüllt wurde. Durch die Wiederholung dieses Verfahrens mit einer beträchtlichen Anzahl von
Prüfmustern eines automatischen Prümustergenerators wird eine klare Angabe über die einseitig begrenzten
Laufzeitverzögerungen in der Funktionseinheit gewonnen.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen
näher beschrieben. Dabei zeigt
-<> F i g. 1 ein Blockschaltbild einer Prüfanordnung zur
Ausführung des Verfahrens gemäß der Erfindung,
F i g. 2 ein Blockschaltbild des allgemeinen logischen Systems, das unter Verwendung des erfindungsgemäßen
Prinzips geprüft werden kann,
2"> Fig. 3 ein Taktdiagramm der Taktimpulsfolgen, die
zusammen mit dem logischen System nach Fig.2 verwendet werden,
Fig.4 ein Blockschaltbild einer Ausführungsform einer getakteten Gleichstromverriegelungsschaltung
in aus UND-Inverterstufen zur Verwendung in dem
logischen System nach F i g. 2,
F i g. 5 ein Blockschaltbild der Organisation eines allgemeinen logischen Systems für die eingangs- und
ausgangsseitige Abtastung des Systems zur Durchfüh-
r' rung des erfindungsgemäßen Verfahrens,
F i g. 6 ein Blockschaltbild einer getakteten Gleichstrom-Verriegelungsschaltung,
die in der Anordnung nach F i g. 5 verwendet wird, die für eingangs- und ausgangsseitige Abtastung vorgesehen ist,
■"' Fig.7 ein Flußdiagramm der einzelnen Verfahrensschritte gemäß der Erfindung,
F i g. 8 ein ausführlicheres Flußdiagramm der Verfahrensschritte zur Durchführung direkter Messungen und
F i g. 9 ein ausführlicheres Flußdiagramm der Verfah-
4~> rensschritte, die für eine Messung erforderlich ist, die
nach einer Abtastung erfolgt.
Das Prüfverfahren gemäß der Erfindung kann zur Überprüfung der einseitig begrenzten Laufzeitverzögerungen
auf ausgewählten und eingestellten Pfaden
'" allgemeiner modularer logischer Systeme benutzt werden die eine einseitig begrenzte Verzögerungsabhängigkeit
und die Möglichkeit eingangs- und ausgangsseitiger Signalabtastung aufweisen. Systeme dieser Art
werden in arithmetischen und/oder logischen Einheiten
von Datenverarbeitungsanlagen benutzt und bilden alle einen wesentlichen funktioneilen Teil einer Zentraleinheit,
eines Kanals, oder einer Steuereinheit in einei Datenverarbeitungsanlage. Die verallgemeinerte übliche
logische Konfiguration solcher Systeme ist nichi
"" anwendbar auf die Anordnung und den Aufbau anderei
arithmetischer und logischer Einheiten, wie ζ. Β
Speicheranordnungen, Registeranordnungen oder spezielle Schaltungen, wie Analogschaltkreise, Abfühlver
stärker und Treibverstärker für Druckhämmer.
°"' Die logische Anordnung eines solchen System!
zusätzlich zu der Eigenschaft einseitig begrenz! verzögerungsabhängig zu sein, ist so organisiert unc
aufgebaut, daß die richtige Arbeitsweise der Schaltung
nicht von der Anstiegszeit, Abfallzeit oder Mindestverzögerung
eines einzelnen Schaltkreises innerhalb der logischen Einheit abhängt. Die einzige Abhängigkeit
besteht darin, daß die Gesamtverzögerung über eine Anzahl von Ebenen oder Stufen der logischen Schaltung
geringer ist, als ein bekannter Wert. Eine solche Anordnung wird als signalpegelempfindlich bezeichnet.
Ein logisches System soll per Definition dann und nur dann »signalpegelempfindlich« sein, wenn das Ansprechverhalten
im eingeschwungenen Zustand auf jede ι ο zulässige Eingangszustansänderung unabhängig von der
Schaltung und den Leitungsverzögerungen innerhalb des Systems ist. Wenn ferner die Änderung an der
Eingangsstufe die Änderung von mehr als einem Eingangssignal betrifft, dann muß das Ansprechverhaiten
unabhängig sein von der Reihenfolge, in der die Eingangssignale sich ändern.
Aus dieser Definition wird leicht klar, daß ein signalpegelempfindliches Arbeiten davon abhängt, ob
nur zulässige Änderungen von Eingangssignalen auftreten. Somit umfaßt der Begriff signalpegelempfindliche
Anordnung auch die Beschränkung, in welcher Weise die Änderungen des Eingangssignals auftreten. Wie
bereits in der vorgenannten DE-OS 23 79 377 beschrieben ist, sind diese Beschränkungen der eingangsseitigen
Signaländerungen fast ausschließlich auf die Taktsignale des Systems anzuwenden. Für andere Eingangssignale,
wie z. B. Datensignale, gibt es praktisch keine Beschränkung, wann sie auftreten können.
Der Ausdruck Ansprechverhalten im eingeschwungenen Zustand bezieht sich auf den Endwert aller interner
Speicherelemente, wie Kippschaltungen, oder Rückkopplungskreise. Ein signalempfindliches System soll
also als Ergebnis einer Folge von zulässigen Änderungen der Eingangssignale mit ausreichendem zeitlichen
Abstand zwischen den Änderungen arbeiten, so daß sich das System auf einen neuen inneren Zustand stabilisieren
kann. Diese Zeitdauer wird normalerweise dadurch sichergestellt, daß die Taktsignalimpulsfolgen des
Systems benutzt werden, die das dynamische Arbeiten der logischen Schaltung steuert.
Die logische Anordnung eines solchen Systems umfaßt ebenso den Begriff der Anordnung aller interner
Speicherelemente, so daß sie als Schieberegister oder Teile von Schieberegistern arbeiten können, deren
Zugriffs- und Steuerleitungen unabhängig vom Zugriff und der Steuerung des Systems sind. Um diese
Anordnung zu verwirklichen, wird jede Speicherung innerhalb der logischen Organisation dadurch verwirklicht,
daß man Verriegelungsschaltungen nimmt, die nicht zu wilden Schwingungen neigen, wodurch man
logische Schaltsysteme erhält, die gegen irgendwelche Wechselstromeigenschaften unempfindlich sind. Diese
Verriegelungsschaltungen sind außerdem auch signalpegelempfindlich oder signalpegelabhängig. Verwendet
man eine solche Schieberegisteranordnung, dann läßt sich eingangs- wie ausgangsseitig eine Signalabtastung
durchführen.
Das ganze System wird durch zwei oder drei überlappende voneinander unabhängige Taktimpulssignalzüge
angesteuert Jedes der Signale in einem Signalzug braucht nur so lang zu sein, wie erforderlich
ist, um eine Verriegelungsschaltung einzustellen. Das Erregungssignal und das Durchschaltsignal für eine
getaktete Verriegelungsschaltung sind eine kombinatorische logische Funktion der Eingangssignale des
Systems und der Ausgangssignale der Verriegelungsschaltungen, die wiederum durch andere Taktimpulszü
ge des Systems, als die eingangsseitigen an den getakteten Verriegelungsschaltungen anliegenden Impulszüge,
gesteuert werden.
Ein Weg, dieses Ziel zu erreichen, besteht darin, daß jede solche taktmäßig angesteuerte Verriegelungsschaltung
exakt nur durch ein einziges der Taktsignale des Systems gesteuert wird. Wenn das Durchschaltsignal
und das Taktsignal beide »eins« sind, dann wird die getaktete Verriegelungsschaltung in den durch das
Erregungssignal für diese Verriegelungsschaltung bestimmten Zustand eingestellt.
Ist die Organisation der logischen Schaltungen gemäß diesen Anforderungen gewählt, dann werden durch
einen automatischen Prüfgenerator erzeugte Prüfmuster zur Durchführung der Laufzeitverzögerungsprüfung
des logischen Systems in Übereinstimmung mit dem erfindungsgemäßen Verfahren zugeführt. Bei der
Prüfsignalerzeugung gemäß einer Anordnung nach F i g. 1 werden Prüfmuster einer zu prüfenden Einheit 10
zugeführt. Eine solche Einheit wird als hochintegrierte Halbleiterschaltung hergestellt. Es kann sich dabei um
die niedrigste Stufe der Integration, wie z. B. um ein Halbleiterplättchen oder Chip handeln, auf dem
hunderte von Schaltungen aufgebaut sind, oder es kann auch eine größere modulare Einheit sein, auf der sich
tausende solcher Schaltungen befinden. In allen Fällen befriedigt dies die Anforderung auf eine einseitig
begrenzt verzögerungsabhängige Anordnung, die eingangs- wie ausgangsseitig auf Signal abtastbar ist. Eine
vollständige Beschreibung einer solchen Organisation wird im nachfolgenden gegeben.
Die der zu untersuchenden und prüfenden Funktionseinheit 10 zugeführten Prüfmuster enthalten sowohl
Anreize als auch von dieser Einheit auf einen bestimmten Anreiz zu erwartende Prüfantworten. Die
Prüfmuster werden durch ein automatisches Prüfsystem erzeugt, das hier als Teil einer Datenverarbeitungsanlage
dargestellt ist.
Die Organisation des Systems enthält ferner einen automatischen Prüfgenerator 11 mit einer Liste oder
Bibliothek angenommener Fehler 12, die darin gespeichert sind. Es ist ferner ein Satz Steuerkarten 13
einschließlich aller für die Erzeugung der Prüfmuster notwendigen Parameter vorgesehen. Die Steuerkarten
13 enthalten auch das Betriebsverfahren und bestimmen, welche Routinen und Unterroutinen zur Durchführung
der Prüfung einer bestimmten zu prüfenden Einheit durchgeführt werden müssen. Die angenommenen
Fehler 12 sind ein für jede Art von Schaltungsanordnung oder zu prüfendes Netzwerk ermittelter
Algorithmus. Zur Bestimmung der bestimmten zu erzeugenden Prüfmuster und der Pfade, die empfindlich
gemacht werden müssen wird eine logische Beschreibung der zu prüfenden Einheit 10 dem automatischen
Prüfmustergenerator 11 von 14 zugeführt Die logische Beschreibung 14 besteht aus der tatsächlichen Schaltung
einer bestimmten Einheit und dies dient als Grundlage für die Bestimmung der entsprechenden Prüfung und
der dabei möglicherweise auftretenden Fehler.
Der automatische Prüfgenerator 11 liefert die logischen Prüfmuster für die ausgewählten Pfade, die
einer zu prüfenden Einheit gemäß Definition durch ihre logische Beschreibung 14, zugeführt werden müssen.
Diese logischen Muster werden in dem System einem Compiler 15 zugeführt, der außerdem noch technische
Spezifikationen 16 der bestimmten Technologie der zu prüfenden Einheit aufnimmt Diese Spezifikationen 16
enthalten die Spannungs- und Stromwerte, die in der
bestimmten Technologie zur Darstellung der binären Eins und binären Null eines logischen Musters
verwendet werden müssein. Der Compiler 15 liefert Technologiemuster von binären Einsen und Nullen mit
bestimmten Spannungen und Strömen zum Prüfen des Prüfcompilers und Operationscodeprüfgenerators 17.
Compiler und Generator 17 liefert die Prüfmuster, die der zu prüfenden Einheit 10 zugeführt werden.
Wie bereits angegeben, enthalten die Prüfmuster sowohl Anreize für die zu prüfende Einheit, als auch die
erwarteten Prüfantworten. Prüfmuster für zulässige Laufzeiten werden der zu prüfenden Einheit 10
unmittelbar zugeleitet. Es wird die Einheit geprüft, und nach Vergleich mit der erwarteten Prüfantwort
entweder bei 18 die Einheit als geprüft und gut akzeptiert oder bei 19 als geprüft und schlecht
zurückgewiesen. Die Zurückweisung fehlerhafter Einheiten kann außerdem als Teil des Prüfsystems einer
Voraussageeinheit 20 zugeführt werden, die der Voraussage möglicher Fehler dient, und die außerdem
von dem Prüfcompiler und Operationsprüfgenerator 17 Prüfdaten zur Voraussage der Fehlerfeststellung erhält.
Dieser Teil des Prüfsystems wird auch bei diagnostischem Prüfen herangezogen. Die Voraussageschaltung
20, die der Voraussage der Fehlerursache dient, liefert dann bei 21 eine Voraussage für einen bestimmten
Fehler.
Die einzelnen Vorrichtungen, und die Programmsteuerungen, die zur Erzeugung der Prüfmuster und zur
Auswahl und Einstellung der Pfade erforderlich sind, sind an sich bekannt. Beispielsweise ist das zur
Entwicklung der Prüfmuster zur Durchführung kombinatorischer Prüfungen einer zu prüfenden Einheit
erforderliche Programm in einem Aufsatz beschrieben mit dem Titel »Algorithmen für die Feststellung von
Fehlern in logischen Schaltungen« von W. G. B ο u r i cius,
u. a, der im Research Report RC 3117 des IBM Thomas J. Watson Research Center vom 19. Oktober
1970 veröffentlicht wurde. Ein Algorithmus für die Berechnung der Prüfungen auf Fehler ist beschrieben in
dem Aufsatz »Diagnose von Automatenfehlern, ein Rechenverfahren und eine Methode« von J. Paul Roth
in IBM journal of Research and Development, Juli 1966. Diese Aufsätze beschreiben wie man programmierbare
Algorithmen für die Prüfsignalerzeugung und Prüfauswertung entwickelt. Diese enthalten auch die Ableitung
der Daten für angenommene Fehler, die für die automatische Prüfsignalerzeugung notwendig sind.
Die Generierung der Laufzeitverzögerungsprüfungen nach der vorliegenden Erfindung sind ähnlich
schwierig, wie die Erzeugung einer kombinatorischen Gleichstromprüfung. Jede Prüfung wird mittels einer
kombinatorischer: Funktion, im Gegensatz zu einer sequentiellen Funktion definiert Daher wird jede
mögliche Wechselstromprüfung durch eine der 2" Kombinationen der π Binärwerte der Systemeingänge
in die funktionale logische Einheit und die internen Eingänge der sequentiellen logischen Schaltungen der
Einheit bestimmt
Es sei erwähnt, daß die vorliegende Erfindung nicht in
der Erzeugung der Prüfmuster zum Anlegen an einer zu prüfenden Einheit besteht, sondern sich auf das
Prüfverfahren der zu prüfenden Einheit richtet, wenn
die Prüfmuster an die ausgewählten, Pfade angelegt werden. Um das Prüfen einer Einheit durchzuführen,
müssen die Forderungen der einseitig begrenzten Verzögerungsabhängigkeit und der eingangs- und
ausgangsseitigen Abtastbarkeit der zu prüfenden Einheit erfüllt sein. Eine verallgemeinerte, logische
Organisation und ein entsprechender Aufbau, bei dem diese Gedanken verwirklicht sind, ist in F i g. 2 gezeigt.
Die Schaltung gemäß F i g. 2 besteht aus einer Anzahl kombinatorischer logischer Netzwerke, 30, 31 und 32,
die zueinander parallel angeordnet sind. Jedes Netzwerk ist an eine zugehörige Gruppe von Verrieg;elungsschaltungen
33, 34 bzw. 35 angekoppelt. Somit ist also das logische System in eine Anzahl von Teilen unterteilt,
ίο deren jedes für sich aus einem Kombinationsnctzwerk
und einer Gruppe von Verriegelungsschaltungen besteht. Obgleich drei solche Unterteilungen dargestellt
sind, kann jede kleinere oder größere Zahl vorgesehen sein. Die Schaltung enthält ein zusätzliches kombinatorisches
oder Kombinationsnetzwerk 36, zur Aufnahme der von den einzelnen Gruppen von Verriegelungsschaltungen kommenden Ausgangssignale und zur
Erzeugung der Ausgangssignale des Gesamtsystems, die als Gruppe von Signalen R bezeichnet sind.
Jedes der kombinatorischen Netzwerke 30,31 und 32 ist ein logisches Netzwerk mit mehrfachen Eingängen
und Ausgängen. Es enthält jede Anzahl von Ebenen oder Stufen kombinatorischer Schaltungen in der Form
üblicher logischer Schaltkreise. Jedes Netzwerk spricht auf eine bestimmte eingangsseitige Kombination von
Signalen an und erzeugt ebenso eine bestimmte Kombination von Ausgangssignalen. Diese Ausgangssignale
wie z. B. Ei, E2, E3, sind tatsächlich Gruppen von Ausgangssignalen, so daß das Symbol El
tatsächlich für ell.e 12 bis e ΙΛ/steht. In gleicher Weise
betreffen die Symbole Gl, C2 und G3 Gruppen von
DurchschaltS'gnalen, die von den einzelnen kombinatorischen
Netzwerken abgegeben werden. Die den kombinatorischen zugeführten Eingangssignale sind die
externen Eingangssignale, die am Eingang der Gesamtschaltung als eine Gruppe von 5 solcher Eingangssignale
dargestellt sind und als Gruppen von Rückkopplungssignalen, die von den kombinatorischen Netzwerken
und Gruppen von Verriegelungsschaltungen kommen.
Dabei ist unter dem Ausdruck Gruppe von Schaltungen oder Netzwerken jeweils zu verstehen, daß es sich dabei
um eine einzelne Schaltung oder aber um eine wesentliche Anzahl solcher Schaltungen handeln kann.
Damit diese allgemeine Anordnung nach dem Verfahren gemäß der Erfindung geprüft werden kann,
ist es ein notwendiges Erfordernis, daß eine Verriegelungsschaltung oder eine Gruppe von Verriegelungsschaltungen, die durch einen Taktsignalimpulszug
gesteuert wird, nicht über kombinatorische logische
so Schaltungen nach anderen Verriegelungsschaltungen zurückgekoppelt werden können, die durch den
gleichen Taktimpulszug gesteuert werden. Somit kann also das Ausgangssignal von der Verriegelungsschaltungsgruppe
33 nicht in das kombinatorische Netzwerk 30 zurückgekoppelt werden, da die Verriegelungsschaltungsgruppe
33 auf den Taktimpulszug C1 anspricht
Diese Gruppe von Verriegelungsschaltungen kann dann aber nach den kombinatorischen Netzwerken 31
und 32 rückgekoppelt werden, die beide durch andere Taktimpulszüge angesteuert werden.
Ein Weg, dieser Forderung zu genügen, besteht darin, für jeden Abschnitt in Fig.2 einen gesonderten
Taktimpulszug vorzusehen. Somit dient der Taktimpulszug Ci zur Steuerung der Verriegelungsschaltungsgruppe
33, Taktimpulszug C2 steuert die Verriegelungsschaltungsgruppe 34 und Taktimpulszug C3
steuert die Verriegelungsschaltungsgruppe 35. Die Art und Weise, wie jede Gruppe von Verriegelungsschal-
tungen genau durch einen dieser Taktimpulszüge gesteuert wird, besteht darin, daß jedes steuernde
Taktimpulssignal Ci einer Verriegelungsschaltung Lij
zugeordnet ist, die zwei andere Signale aufnimmt: ein Erregungssignal Eij und möglicherweise ein Durchschaltsignal
Gij. Diese drei Signale steuern die Verriegelungsschaltung in der Weise, daß dann, wenn
sowohl das Durchschaltsignal als auch das Taktsignal den Zustand »Eins« aufweisen, die Verriegelungsschaltung
auf den Wert des Erregungssignals eingestellt wird. 1st entweder das Taktsignal oder das Durchschaltsignal
eine »Null«, dann kann die Verriegelungsschaltung ihren Zustand nicht ändern. Die Taktgabe kann
außerdem dadurch vorgenommen werden, daß die Taktimpulszüge unmittelbar auf die entsprechenden
Gruppen von Verriegelungsschaltungen ohne Mitwirkung der Durchschaltsignale G 1, G 2 und G 3 sowie der
dazwischenliegenden U N D-Torschaltungen einwirken.
Für die normale Arbeitsweise des logischen Systems erfolgt die Steuerung durch die Taktimpulszüge. In
Bezug auf F i g. 3, ist mit C1 in Zeitabschnitt 22 auf Eins
sowohl C2 und C3 auf binär Null, so daß die Eingänge und Ausgänge des kombinatorischen Netzwerkes 30
stabil sind. Angenommen, daß in der extern zugeführten Gruppe von Eingangssignalen sich nicht alle ändern,
dann wird das Taktsignal Cl durch die Verriegelungsschaltungen der Gruppe 33 hindurch geschaltet, wenn
die entsprechende Gruppe von Durchschaltsignalen G 1 eine binäre Eins aufweisen. Die Verriegelungsschaltungen
der Gruppe 33 werden dann auf den Wert der ihnen zugeführten Erregungssignale Fl eingestellt. Somit
können also einige der Verriegelungsschaltungen der Gruppe 33 während des Zeitabschnittes, in dem C1 eine
binäre Eins ist, geändert werden. Der Zeitabschnitt 22 braucht nur so lang zu sein, daß die Verriegelungsschaltungen
eingestellt werden können. Die Signaländerungen in den Verriegelungsschaltungen durchlaufen
unmittelbar die kombinatorischen Netzwerke 31 und 32 über die entsprechende Rückkopplungsverbindungen.
Sie gelangen außerdem weiter an das Kombinationsnetzwerk 36.
Ehe das Taktsignal C2 sein Binärzustand Eins annimmt, müssen die von der Verriegelungsschaltungsgruppe
33 kommenden Ausjangssignale die Kombinationsnetzwerke 31 und 32 durchlaufen haben. Der
zeitliche Abstand zwischen den Taktsignalen Cl und C2 liegt im Zeitabschnitt 23, der mindestens so lang sein
muß wie die Durchlaufzeit durch das Netzwerk 31.
Wenn das Taktsignal C2 den Wert »Eins« annimmt, wird das Verfahren mit den Verriegelungsschaltungen
in der Gruppe 34 fortgesetzt, die die Erregersignale von Netzwerk 31 einspeichern. In gleicher Weise wird das
Taktsignal C3 für die Steuerung der Verriegelungsschaltungsgruppe 35 den Wert »Eins« annehmen. Für
eine korrekte und richtige Arbeitsweise des logischen Systems ist es daher erforderlich daß die Dauer der
einzelnen Taktsignale groß genug ist, um die Verriegelungsschaltungen
einzustellen und daß ein Zeitintervall zwischen aufeinanderfolgenden Taktimpulszügen liegt,
das ausreichend lange ist, damit alle Signaländerungen in den Verriegelungsschaltungen die durch die Rückkopplungsverbindungen
betätigten kombinatorischen Netzwerke durchlaufen können. Eine solche Arbeitsweise
erfüllt die Forderung nach einem signalpegelempfindlichen System und stellt eine kleinstmögliche
Abhängigkeit von Wechselstromparametern dar. Diese Pfade durch das kombinatorische Schaltnetzwerk sind
es, die bezüglich ihrer einseitig begrenzten Laufzeitverzögerung ebenso untersucht werden, wie die Einstellzeiten
der Verriegelungsschaltungen.
Die Information gelangt in das signalpegelempfindliche
logische System über eine Gruppe von Eingangssignalen 5. Diese Eingangssignal wirken mit dem
logischen System zusammen, indem sie das System unter Verwendung der Taktsignale steuern, die mit dem
logischen System synchronisiert sind. Der Taktzeitpunkt, zu dem die Signale sich ändern, wird gesteuert,
ίο und somit das Eingangssignal auf das bestimmte
Kombinationsnetzwerk beschränkt. Wenn beispielsweise in F i g. 2 die Gruppe von Eingangssignalen S sich
immer zum Taktzeitpunkt Cl ändert, dann kann die Eingangssignalgruppe S als Eingangssignal für das
Kombinationsnetzwerk 31 oder 32, nicht aber als Eingangssignal für das Netzwerk 30 benutzt werden.
Wenn die externen Eingangssignale in der Weise asynchron sind, daß sie ihren Zustand zu jeden
beliebigen Zeitpunkt ändern können, dann werden diese Signale innerhalb des logischen Systems unter Verwendung
der Verriegelungsschaltungen synchronisiert. Eine Verriegelungsschaltung nimmt gleichzeitig eingangsseitig
das Erregungssignal und das entsprechende Taktsignal auf. Die Verriegelungsschaltung kann ihren
Einstellzustand nicht ändern, wenn das Taktsignal auf »Null« ist. Das Ausgangssignai der Verriegeiungsschaltung
ändert sich nur in dem Zeitabschnitt, in dem der Taktimpuls »Eins« ist. Selbst dann, wenn die Eingangssignale S sich während der Zeit ändern, in der das
Taktsignal auf »Eins« ist, ergeben sich keine Betriebsschwierigkeiten, vorausgesetzt, die Gruppe von Eingangssignalen
S verbleibt über den vollen Taktzyklus auf diesem neuen Wert. Die Verriegelungsschaltung
ändert dann beim Eintreffen des nächsten Taktsignals ihren Zustand. Wenn sich der Betriebszustand der
Verriegelungsschaltung beinahe ändert, könnte während der Zeit, in der der Taktimpuls eine »Eins« ist, ein
spitzer Ausgangsimpuls an der Verriegelungsschaltung auftreten. Das ergibt jedoch keinerlei Schwierigkeiten,
da das Ausgangssignal dieser Verriegelungsschaltung nur während einer anderen Taktzeit benutzt wird.
Externe Ausgangssignale, wie z. B. die Gruppe von Ausgangssignalen R, rufen normalerweise keine
Schwierigkeiten hervor, es sei denn es gebe besonders kritische Einschränkungen in bezug auf die Zeitlage
dieser Ausgangsimpulse. Die meisten Ausgangssignale sind wahrscheinlich irgendeine Funktion der Ausgangssignale
der Verriegelungsschaltungen, die alle durch das gleiche Taktsignal gesteuert werden. Sie bleiben daher
für eine gegebene Anzahl von Taktzyklen auf einem gegebenen Wert.
Die in F i g. 2 gezeigte logische Schaltung weist eine einseitig begrenzte Verzögerungsabhängigkeit auf. Sie
hat damit eine der Fähigkeiten, die zur Durchführung dieses Prüfverfahrens notwendig sind. Die andere
Fähigkeit ist die Möglichkeit zur eingangs- und ausgangsseitigen Signalabtastung (d. h. Signalabfrage).
Die Speicherelemente eines solchen allgemeinen Systems sind signalpegelempfindliche Vorrichtungen,
die sicher arbeiten und nicht zu wilden Schwingungen neigen. Schaltungen, die dieser Forderung entsprechen,
werden allgemein als getaktete GleichstromverriegelungsschaJtungen
bezeichnet Eine solche Verriegelungsschaltung zum Halten einer Polarität ist, wie F i g. 4
zeigt aus UND-Inverterstufen aufgebaut Der Speicherteil ist mit 24 bezeichnet, die UND-Inverterstufen mit
25,26 und die Inverterstufe mit 27. Die dieser Schaltung zugeführten Eingangssignale
sind E und Q das Ausgangssignal wird bei L abgenommen. Im Betrieb ka^n die Verriegelungsschaltung,
wenn das Taktsignal C bei Null liegt, ihren Betriebszustand niciit ändern. Geht jedoch das Taktsignal
C auf »Eins« über, dann wird der innere Zustand der Verriegelungsschaltung auf den Wert der Erregung,
d. h.den Einstellwert am Eingang feingestellt
Zur Ausnutzung dieses Verfahrens ist es notwendig, daß das allgemeine logische System den Zustand aller
interner Speicherelemente dynamisch Überwachen kann. Damit können alle besonderen Prüfpunkte
weggelassen werden, alle Phasen manueller Entstörung werden dadurch vereinfacht und man erhält eine
Normschnittstelle für eine Betriebs- und Wartungskonsole. Zu diesem Zweck ist bei jeder Verriegelungsschaltung
jeder Verriegelungsschaltungsgruppe des Systems eine Schaltung vorgesehen, durch die die Verriegelungsschaltung als eine Stufe eines Schieberegisters mit einer
von der Systemtaktgabe unabhängigen Schiebesteuerung arbeiten kann, und einer Eingabe/Ausgabe, die von
der Systemeingabe/Ausgabe unabhängig ist. Die Schaltungsart wird als Schieberegister-Verriegelungsschaltung
bezeichnet. Alle diese Schieberegister-Verriegelungesschaltungen eines gegebenen Schaltungsplättchens,
Moduls od. dgl., sind zu einem oder mehreren Schieberegistern miteinander verbunden. Jedes der
Schieberegister hat einen Eingang und einen Ausgang und an den Klemmen des Aufbaues zugängliche
Schiebesteuerleitungen.
Durch Umwandlung getakteter Gleichstromverriegelungsschaltungen
in Schieberegisterschaltungen erhält man die Vorteile der Schieberegister-Verriegelungsschaltungen. Das heißt bei diesen Schaltungen kann man
allgemein die Systemtaktschaltung anhalten, den Betriebszustand aller Verriegelungsschaltungen ausspeiehern
und/oder neue oder die ursprünglichen Werte in jede Verriegelungsschaltung eingeben. Dies wird als
eingangs- und ausgangsseitige Signalabtastung und ggf. -abspeicherung bezeichnet.
Bei dem Prüfverfahren gemäß der Erfindung wird die Messung der einseitig begrenzten Laufzeitverzögerung
auf ausgewählten Pfaden durch kombinatorische Schaltungen von einer sequentiellen Prüfung auf eine
kombinatorische Prüfung reduziert, die wesentlich leichter und wirksamer durchzuführen ist. Die eingangs-
und ausgangsseitige Signal-Abtastung ergibt die notwendige Möglichkeit, sowohl Konstruktionsfehler als
auch den Ausfall von Schaltungen beim Einrichten des Systems, beim Systemendtest und der Fehlerdiagnose
im Feld, genau festzustellen. Die Schieberegister sind
außerdem für Systemfunktionen, wie Schnittstelle mit einer Konsole, Systemrückstellung und Setzen von
Prüfpunkten, brauchbar.
Wie aus der Technik allgemein bekannt ist, ist die automatische Erzeugung von Prüfmustern, wie sie im
Zusammenhang mit F i g. 1 beschrieben ist, für kombinatorische logische Netzwerke viel leichter durchzuführen,
als die Erzeugung von Prüfmustern für komplizierte sequentielle logische Schaltungen. Es ist demgemäß
erforderlich, die sequentiellen logischen Schaltungen, wie z. B. die internen Speicherschaltungen eines
allgemeinen logischen Systems, in eine kombinatorische Form zu überführen. Dies wird durch Hinzufügen
zusätzlicher Schaltungen erreicht, die selektiv die getakteten Gleichstromverriegelungsschaltungen in
Schieberegisterschaltungen umwandeln und gleichzeitig die Möglichkeit für ein- und ausgangsseitige Abtastung
schaffen.
In F i g. 5 ist ein logisches System gezeigt, daß diese
zusätzlichen Schaltungen aufweist und von zwei Taktsignalzügen gesteuert wird. Die kombinatorischen
Netzwerke 40, 41 und 42 sind gleicher Art wie die im Zusammenhang mit Fig.2 beschriebenen Netzwerke.
Sie sprechen auf Gruppen von Eingangssignalen S sowie auf die von den Verriegelungsschaltungsgruppen
43 und 44 gelieferten Verriegelungssignale an. Die kombinatorischen Netzwerke 40 und 41 liefern jeweils
eine Gruppe von Erregungssignal EX, E2 und eine Gruppe von Durchschaltsignalen Gl, G 2. Über
UND-Torschaltungen 45 und 46 werden die Systemtaktsignale CX, C2 nach den Gruppen von Verriegelungsschaltungen
43 bzw. 44 durchgeschaltet.
Die Gruppe von Verriegelungsschaltungen 43 und 44 unterscheiden sich von den in Fig.2 dargestellten
dadurch, daß sie als Schieberegister-Verriegelungsschaltungen geschaltet sind. Eine solche Schieberegister-Verriegelungsschaltung
ist symbolisch in Fig.6 dargestellt. Sie enthält zwei getrennte Verriegelungsund
Speicherschaltungen 47 bzw. 52. Die Verriegelungsschaltung 47 ist die gleiche Schaltung wie sie in den
Schaltungsgn'.ppen der F i g. 2 benutzt wird und in einer
AusführungsOrm in Fig.4 gezeigt ist. Jede solche
Verriegelungsschaltung weist einen Erregungseingang E, eine Eingangsklemme C für einen Taktimpulszug und
einen Ausgang für das Ausgangssignal L auf.
Die Verriegelungsschaltung 52 ist die zusätzliche Schaltung, die die Gesamtschaltung zur Schieberegister-Verriegelungsschaltung
macht. Sie enthält einen getrennten Eingang U, einen getrennten Ausgang Vund
Schiebesteuerleitungen A und B.
Die zusätzliche Eingangsklemme U führt nach einer UND-Invertierlogik mit den Torschaltungen 49 und 50
sowie der Invertierstufe 51. Diese Schaltung nimmt außerdem über Leitung 57 die erste Schiebesteuerung
von der Eingangsklemme A auf. Von diesen Torschaltungen 49 und 50 wird eine Kopplung an die
Verriegelungsschaltung 47 hergestellt. Am Ausgang der Verriegelungsschaltung 47 ist eine zweite Verriegelungsschaltung
angekoppelt, mit einem Speicherteil 52 und den UND-Invertier-Torschaltungen 53, 54, die die
Ausgangssignale der Verriegelungsschaltung 47 sowie von dem zweiten Verschiebesteuereingang B Verschiebesignale
über die Leitung 58 aufnehmen.
Die Schaltung 52 dient der zeitweiligen Speicherung während des Einspeicherns und Ausspeicherns mit Hilfe
von Verschiebeimpulsen Die Schieberegister-Verriegelungsschaltungen
dienen dazu, jedes gewünschte Muster aus »Eins« und »Null« zum Halten der Polarität nach
den Verriegelungsschaltungen 47 zu verschieben. Diese Muster werden dann als Eingangssignale für die
kombinatorischen Netzwerke benutzt. Die Ausgangssignale der Verriegelungsschaltung 47 werden dann
taktgesteuert nach der Verriegelungsschaltung 52 übertragen und, gesteuert durch das bei B zugeführte
Verschiebesignal, zur Überprüfung und Messung ausgegeben.
Jede der Gruppen von Verriegelungsschaltungen 43,
44 in F i g. 5 enthält eine Anzahl der in F i g. 6 gezeigten Schaltungen. Diese Schaltungen sind sequentiell miteinander
verbunden, so daß die Eingangsklemme U in F i g. 6 die Eingangsleitung 55 in F i g. 5 sein würde. Der
Schiebetaktimpuls A wird der ersten Schaltung beispielsweise Schaltung 47, aller der Verriegelungsschaltungen der Gruppen zugeleitet. In gleicher Weise
wird der Schiebetaktimpuls B der zweiten Schaltung jeder Verriegelungsschaltung einer Gruppe zugeleitet
Das Ausgangssigna] an der Ausgangsklemme V der Schaltung 52 in F i g. 6 würde als Eingangssignal für die
nächstfolgende Verriegelungsschaltung der Gruppe dienen bis zur letzten Verriegelungsschaltung des
gesamten Registers, worauf dieses Ausgangssignal das Äquivalent des Ausgangssignals auf Leitung 56 der
Anordnung in F i g. 5 wäre. Die Schieberegister-Verriegelungsschaltungen
sind daher mit einem Eingang, einem Ausgang und zwei Schiebetakteingängen zu einem Schieberegister verbunden.
Mit den Erfordernissen der einseitig begrenzten Verzögerungsabhängigkeit und der eingangs- und
ausgangsseitigen Abtastbarkeit, wie sie zusammen mit Fig.5 beschrieben sind, können Prüfmuster vom
Prüfcompiler und Operationscode-Prüfgenerator 17 in F i g. 1 benutzt werden, um die zu prüfende Einheit 10
nach dem diesem Verfahren zu prüfen.
Im allgemeinen sind vier Pfade durch ein solches allgemeines Logiksystem vorhanden, das primäre
Eingänge und Ausgänge besitzt, die bezüglich ihrer Laufzeitverzögerungen geprüft werden müssen. Zwei
dieser Pfade enden an den Primärausgängen und die anderen zwei in einer Gruppe von Verriegelungsschaltungen.
Wie F i g. 5 zeigt, verläuft ein solcher Pfad von einer Gruppe S von Systemeingängen durch das kombinatorische
Netzwerk 42 zu einer Gruppe R von Systemantworten. Ein zweiter Pfad führt von den Systemeingängen
durch ein kombinatorisches Netzwerk zu einer Gruppe von Verriegelungsschaltungen, wie beispielsweise
S, durch das kombinatorische Netzwerk 40 zu der Verriegelungsschaltungsgruppe 43. Ein dritter Pfad
verläuft von einer Verriegelungsschaltungsgruppe, wie beispielsweise 43, durch ein kombinatorisches Netzwerk,
wie beispielsweise 42, zu den Systemantworten (Antwortausgängen) R. Der vierte Pfad schließlich
verläuft von einer Gruppe von Verriegelungsschaltungen zu einer zweiten Gruppe von solchen Schaltungen.
Daher wird der Ausgang der Verriegelungsschaltungsgruppe 43 über das kombinatorische Netzwerk 41 auf
die Verriegelungsschaltungsgruppe 44 zurückgekoppelt.
Zur Prüfung der Laufzeitverzögerungen in jedem dieser Pfade oder durch irgendwelche Schaltungen, die
in Reihe in einem dieser Pfade eingeschaltet sind, liefert das vorliegende Verfahren Systemtakte Cl, C2. von
F i g. 5, die abgeschaltet sind, wie der Block 60 in F i g. 7 zeigt. Ein bestimmter Pfad, der von dem Prüfgenerator
des System nach F i g. 1 bestimmt wurde, wird dann für die Durchschaltung ausgewählt. In das Schieberegister,
gebildet aus den Verriegelungsschaltungsgruppen 43, 44, wird ein Prüfmuster auf der Eingangsleitung 55,
gesteuert von den Schiebetakten A und B, die der Block 61 liefert, abgetastet. Die Wirkung dieses Hineinschiebens
des Prüfmuster; ist die Initialisierung der Zustände aller Verriegelungsschaltungen in den Gruppen 43 und
44. Im wesentlichen gleichzeitig mit der Initialisierung der Verriegelungsschaltungs-Zustände in dem Schieberegister
wird das Prüfmuster an den Systemeingängen S für den ausgewählten und durchgeschalteten Pfad des
zu prüfenden Logiksystems (Block 62) zur Verfügung gestellt.
In seiner allgemeinen Form sorgt das vorliegende Verfahren dafür, daß ein Primäreingangssignal geändert
wird (Block 63). Dieser Eingang wird direkt mit dem ausgewählten und durchgeschalteten Pfad verbunden,
so daß dieser dadurch beeinflußt wird. Unter einem Primäreingang versteht man einen solchen, der
Eingangssignale für den Systemeingang oder eines der Taktsigi-ale zur Verfügung stellt, die von dem Pfad
abhängig sind, der gerade geprüft wird. Nachdem eine gegebene Zeitperiode verstrichen ist, die einer zulässigen
Laufzeitverzögerung in dem ausgewählten und eingestellten Pfad entspricht, wird das Ausgangssignal
dieses Pfades gemessen, wie es in Block 64 angedeutet ist Wenn diese Messung anzeigt, daß sich dieser
Ausgang nicht bei der Anfrage durch Block 65 auf einen neuen Signalwert ändert, dann wird diese Einheit als
schlecht (Block 66) betrachtet
In ähnlicher Weise wird, wenn eine Veränderung des Ausgangssignals, des eingestellten Pfades während der
Abfrage durch Block 65 gemessen wurde, dann eine Abfrage gemacht ob der Prüfvorgang für die Funktionseinheit
vollständig beendet ist (Block 67). In der Praxis können hunderte und tausende derartiger Tests
durchgeführt werden, um die Laufzeitverzögerungscharakteristiken der Funktionseinheit zu bestimmen. Wenn
die Prüfungen noch nicht beendet sind, wird das Verfahren fortgesetzt, wie Block 61 angibt Wenn die
Prüfungen beendet sind, wird die Funktionseinheit wie Block 68 zeigt als in Ordnung angesehen, was bedeutet,
daß die betreffenden Laufzeitverzögerungscharakteristiken, die von dem automatischen Prüfgeneratorsystem
eingestellt wurden, eingehalten wurden.
Wie zuvor bereits erwähnt wurde, sind vier allgemeine Typen von Pfaden vorhanden, die während
des Ablaufs des vorliegenden Verfahrens zur Bestimmung von Laufzeitverzögerungen eingestellt werden
müssen. Ein solcher Pfad verläuft von einem Primäreingang zu einem Primärausgang. Wie F i g. 5 zeigt, führt
dieser Pfad von der Gruppe S von Systemeingangssignalen durch das kombinatorische Netzwerk 42 zu einer
Gruppe R von Systemantworten. Um eine Signaländerung an einem Primäreingang herbeizuführen, wird
eines der Systcmcingangssignale verändert. Die Messung einer Änderung wird in einer ausführlichen
Implementierung des Messteils des vorliegenden Verfahrens durchgeführt, wie F i g. 8 zeigt. Nachdem
eine vorgegebene Zeitperiode vergangen ist, die sich wiederum auf eine zulässige Laufzeitverzögerung
bezieht wird die Messung direkt am Ausgang des eingestellten Pfades vorgenommen, wie Block 70 angibt.
Die Abfrage wird bei 71 durchgeführt, um zu bestimmen, ob wenigstens eine der Systemantworten
der Gruppe R sich verändert hat. Wenn dieses nicht der Fall ist, dann wird die Einheit als schlecht betrachtet, wie
Block 74 des Ablaufdiagramms zeigt. Andererseits wird aber die Abfrage fortgesetzt, um festzustellen,
so wann die Prüfung beendet ist, wie Block 72 zeigt. Wenn die Prüfung noch nicht beendet ist, werden zusätzliche
Prüfmuster gemäß dem vorliegenden Verfahren angelegt. Wenn die Prüfung aber vollständig ist und alle
Messungen für alle Prüfmuster eine Signaländerung angegeben haben, dann kann die geprüfte Funktionseinheit
als gut betrachtet werden, wie Block 73 zeigt.
Die Meßschritte, die für einen Pfad notwendig sind, der von einer Gruppe von Verriegelungsschaltungen zu
einem Primärausgang verläuft, werden in der gleichen Weise durchgeführt. Ein solcher Pfad würde in einer der
Schaltungen in der Verriegelungsschaltungsgruppe 43 beginnen, durch das kombinatorische Netzwerk 42
verlaufen und zu einer Gruppe R von Systemantworten führen. Bei der Durchführung der Laufzeitverzögerungsprüfung
für einen eingestellten Pfad dieses Typs, wird das erforderliche Prüfmuster dazu verwendet, die
Zustände der Verriegelungsschaltungen in den Verriegelungsschaltungsgruppen 43 und 44 zu initialisieren,
wobei dann das erforderliche Muster der Gruppe S von Primäreingangssignalen angeboten wird. Darüber
hinaus werden Eingangssignale an das kombinatorische Netzwerk 40 von der Gruppe Sund den Ausgängen der
Verriegelungsschaltungsgruppe 44 angelegt, um sicherzustellen,
daß die gewünschten Signaländerungen auch in der Verriegelungsschaltungsgruppe 43 auftreten. Die
Prüfung erfolgt dann durch Ansteigen- und Abfallenlassen des Cl-Taktsignalzuges. Dieses bewirkt dann, daß
der Zustand einer der Verriegelungsschaltungen in der Verriegelungsschaltungsgruppe 43 seinen Zustand ändert
Diese Zustandsänderung wird über das kombinatorische Netzwerk 42 zu den Systemantworten R
übertragen. Die Messung erfolgt dann gemäß der in F i g. 8 dargestellten Methode direkt am Ausgang des
eingestellten Pfades.
Die Messung erfolgt nach dem Ablauf einer Zeitperiode zwischen dem Ansteigen des Signals auf der
Ct-Taktzugleitung, um festzustellen, wie es in Block 70
angedeutet ist, ob eine Veränderung in R beobachtet wurde. Dieser besondere, abgelaufene Zeitraum ist dann
die spezifische zulässige Verzögerung für einen solchen Pfad. Abhängig von dem Ergebnis der Abfrage
bezüglich einer Signaländerung, wie Block 71 angibt, wird das vorliegende Verfahren in der bereits
beschriebenen Weise fortgeführt, wenn der eingestellte Pfad von einem Primäreingang zu einem Primärausgang
führt. Ähnliche Schritte werden für Pfade verwendet, die von den Verriegelungsschaltungen der Verriegelungsschaltungsgruppe
44 zu den Systemantworten R verlaufen.
Die anderen beiden generellen Arten von Pfaden durch eine Funktionseinheit enden in einer Gruppe von
Verriegelungsschaltungen. Die Messung wird in der Weise durchgeführt, daß die Signale, die von einem
kombinatorischen Netzwerk zur Verfügung gestellt werden, zu einer Gruppe von Verriegelungsschaltungen
durchgeschaltet werden und dann die unabhängigen Abtastungszugriffe und Steuerungen des Systems nach
Fig.5 für das Heraustasten der Zustände der Verriegelungsschaltungsgruppe benützt werden. Auf
diese Weise wird bestimmt, ob sich die Eingangssignale zu den Verriegelungsschaltungsgruppen auf ihre neuen
Werte verändert hatten, bevor der Systemtakt abgeschaltet wurde. Die Verfahrenschschritte für diesen Typ
von Pfaden sind in F i g. 9 dargestellt.
Ein solcher allgemeiner Pfad führt von einem Primäreingang zu einer Verriegelungsschaltungsgruppe,
beispielsweise von der Gruppe S durch das kombinatorische Netzwerk 40 zu der Verriegelungsschaltungsgruppe
43. Die Prüfung der Laufzeitverzögerung durch einen derartigen Pfad wird dadurch
vorgenommen, daß eines der Primäreingangssignale der Gruppe S (Block 63) verändert wird. Danach wird der
Taktimpulszug C1 verwendet, indem seine Signalpotentiale
angehoben und gesenkt werden, wie es in Block 75 der Fig.9 angezeigt ist. Auf diese Weise wird jede
Veränderung in den Ausgangssignalen des Netzwerkes 40 zu der Verriegelungsschaltungsgruppe 43 durchgeschaltet.
Um die Messung für eine mögliche Signaländerung durchzuführen, wird der Zustand der Verriegelungsschaltungen in der Gruppe 43 herausgeschoben, indem
die Schiebesteuerung verwendet wird; das sind die Takte A und B. Der Zustand dieser Schaltungen
erscheint auf der Leitung 56 (Block 76). Die Signalwerte, die auf der Leitung 56 auftreten, werden gemessen und
abgefragt (Block 77, 78), um festzustellen, ob eine Änderung in einer Verriegelungsschaltung in einer
bestimmten Position aufgetreten war, um so anzugeben, ob die Laufzeitverzögerung kleiner war, als die Zeit
zwischen der Signaländerung am Primäreingang und dem Abfall des Taktimpulszuges Cl. Die Abfrage
gemäß Block 78 liefert eine Angabe einer Veränderung.
Wenn keine Signaländerung auftrat, dann wird die
geprüfte Funktionseinheit als schlecht betrachtet (Block 79). Wenn aber eine Änderung auftrat wird wieder eine
ίο Abfrage durchgeführt (Block 80), um zu bestimmen, ob
die Prüfungen der Funktionseinheit vollständig durchgeführt sind. Wenn dieses nicht der Fall ist, wird die
Prüfung fortgesetzt, wie es in Block 61 angedeutet ist Im anderen Falle wird die Funktionseinheit für gut
befunden (Block 81).
Die vierte generelle Art von ausgewählten Pfaden verläuft von einer Verriegelungsschaltungsgruppe über
ein kombinatorisches Netzwerk zu einer zweiten Verriegelungsschaltungsgruppe, beispielsweise von der
Verriegelungsschahungsgruppe 44 durch das kombinatorische Netzwerk 40 zu der Verriegelungsschaltungsgruppe
43. Die entsprechenden Eingangssignale werden an das kombinatorische Netzwerk 40 von der Gruppe S
von Priroäreingängen und auch als Eingangssignale angelegt, die von der Verriegelungsschaltungsgruppe 44
abgeleitet sind, nachdem die Verriegelungsschaltungsgruppen 43 und 44 während unabhängiger Abtastungszugriffe und Steuerungen initialisiert wurden. Darüber
hinaus werden geeignete Prüfmustersignale an das kombinatorische Netzwerk 41 von der Gruppe 5 von
Primäreingängen und von der Verriegelungsschaltungsgruppe 43 angelegt, um die gewünschte Änderung in der
Verriegelungsschaltungsgruppe 44 sicherzustellen.
Die Prüfung der Laufzeitverzögerung durch diesen ausgewählten Pfad wird dann so durchgeführt, daß die Signalpegel auf der Leitung für die C2-Taktimpulszüge angehoben und abgesenkt werden. Nach Ablauf einer vorgegebenen Zeit wird das Potential auf der Leitung für die Cl-Taktimpulszüge angehoben und danach wieder abgesenkt. Wenn die Änderung in einer Verriegelungsschaltung aus der Gruppe 44 von Verriegelungsschaltungen eine Schaltung in der Verriegelungschaltungsgruppe 43 erreicht hat, z. Zt. zu der die Potentiale des Taktimpulszuges C 2 abgesenkt wurden, dann besteht für die Schaltung in der Verriegelungsschaltungsgruppe 43 ein neuer Zustand. Dieser Zustand kann dann herausgeschoben werden (vgl. Block 76 in F i g. 9) für die Messung (Block 77), und zwar dann, wenn er auf der Leitung 56 erscheint. Es kann die Feststellung getroffen werden, ob die Verzögerung durch den ausgewählten Pfad zulässig ist.
Die Prüfung der Laufzeitverzögerung durch diesen ausgewählten Pfad wird dann so durchgeführt, daß die Signalpegel auf der Leitung für die C2-Taktimpulszüge angehoben und abgesenkt werden. Nach Ablauf einer vorgegebenen Zeit wird das Potential auf der Leitung für die Cl-Taktimpulszüge angehoben und danach wieder abgesenkt. Wenn die Änderung in einer Verriegelungsschaltung aus der Gruppe 44 von Verriegelungsschaltungen eine Schaltung in der Verriegelungschaltungsgruppe 43 erreicht hat, z. Zt. zu der die Potentiale des Taktimpulszuges C 2 abgesenkt wurden, dann besteht für die Schaltung in der Verriegelungsschaltungsgruppe 43 ein neuer Zustand. Dieser Zustand kann dann herausgeschoben werden (vgl. Block 76 in F i g. 9) für die Messung (Block 77), und zwar dann, wenn er auf der Leitung 56 erscheint. Es kann die Feststellung getroffen werden, ob die Verzögerung durch den ausgewählten Pfad zulässig ist.
Das vorstehend beschriebene Verfahren dient zur Prüfung der einseitig begrenzten Laufzeitverzögerungen
durch ausgewählte Pfade kombinatorischer logi-
scher Netzwerke. Die Verzögerungszeiten der Verriegelungsschaltungen
werden geprüft, indem Taktimpulse der Impulszüge Cl und C2 minimaler Dauer angelegt
werden. Auf diese Weise kann jeder Pfad, der während des normalen Betriebes eines derartigen allgemeinen
Logiksystems benutzt wird, nach diesem Verfahren ausgewählt und geprüft werden. Das Verfahren
beinhaltet das Aufsetzen der Verriegelungsschaltungsgruppen mit vorgegebenen Prüfmustern in den Schaltungen
dieser Gruppen. Danach werden die Signale an den Primäreingängen verändert. Abhängig von einem
bestimmten Pfad ruft diese Änderung eine Signalveränderung einer der Gruppe S der Primäreingänge oder
eines der Taktimpulszüge hervor. Dann wird nach
er vorgegebenen Zeitperiode die Messung irt, um die Änderung des Ausgangssignals der
ten Pfade festzustellen, und zwar entweder • mit Hiife der Taktierung und Durchschaljnale
in eine Verriegelungsschal tungsgruppe,
wobei dann aber eine Abtastung dieser Verriegelungsschaltungsgruppe
für die Beobachtung erfolgen muß. Dieses Verfahren liefert daher eine substanzielle
Angabe über das dynamische Verhalten einer Funktionseinheit.
Hierzu 6 Blatt Zeichnungen
Claims (4)
1. Verfahren zur Prüfung der einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit bestehend
aus kombinatorischen Netzwerken mit oder ohne nachgeschalteten sequentiellen Schaltungen,
deren Schaltkreise eine einseitig begrenzte Verzögerung aufweisen und die primäre Eingänge
(Eingangsleitungen in einer logischen Schaltung, die keine Rückkopplungsverbindungen zu anderen
Leitungen des gleichen Schaltkreises aufweisen) (S, Ein A, B, Q-C3) und primäre Ausgänge (Leitungen
in einer logischen Schaltung, deren Ausgangssignale nur außerhalb der logischen Schaltung zur Verfügung
stehen) (R, Aus) besitzt, unter Verwendung einer Selektions- und Prüfsignale an den Prüfling
anlegenden Prüfeinrichtung, gekennzeichnet d u r r. h folgende Verfahrensschritte
Die Prüfeinrichtung wählt mittels Selektionssignal einen Prüfpfad aus, indem sie diese nur an diejenigen
kombinatorischen Netzwerke und sequentiellen Schaltungen anlegt, die im gewünschten Prüfpfad
liegen,
die Prüfeinrichtung stellt die Schaltkreise des ausgewählten Prüfpfades auf einen definierten
Anfangszustand ein,
die Prüfeinrichtung legt die Prüfmuster, die aus Signalen bestehen, die einen von zwei möglichen
zusätzlichen Pegelwerten aufweisen, an die primären Eingänge des ausgewählten Priifpfades an,
die Prüfeinrichtung ändert die Prüfmuster an den primären Eingängen nach Ablauf eines durch die
zugelassene einseitige Verzögerungsabhängigkeit des Prüflings definierten Zeitintervalls (Dmail) auf den
jeweiligen anderen zulässigen Signalpegelwert,
die Prüfeinrichtung fragt die Ausgangssignale der im Prüfpfad liegenden Schaltkreise nach Ablauf
einer dem definierten Zeitintervall (Dmax) entsprechenden
Zeit gemessen vom Zeitpunkt der Prüfmusteränderung zur Feststellung ab, ob alle im
ausgewählten Prüfpfad liegenden Schaltkreise eine Laufzeitverzögerung, die nicht größer ist als die
zulässige (Dmax),
° die Prüfeinrichtung setzt die Prüfung mit den Schaltkreisen des nächsten Prüfpfades fort.
2. Verfahren nach Anspruch t, gekennzeichnet durch die Auswahl folgender Prüfpfade:
Von einer Gruppe von Primäreingängen (S) durch ein kombinatorisches Netzwerk (42), das primäre
Ausgänge ^besitzt,
von einer Gruppe von Primärausgängen (S) durch ein kombinatorisches Netzwerk (40 bzw. 41) zu einer
Gruppe von Verriegelungsschaltungen (43 bzw. 44),
von einem anderen Primäreingang (Ein) eines aus den Gruppen von Verriegelungsschaltungen (43,44) μ
gebildeten Schieberegisters zu einer Gruppe von Verriegelungsschaltungen (43 bzw. 44) durch ein
kombinatorisches Netzwerk (42) das primäre Ausgänge (R) besitzt und
von dem anderen Primäreingang (Ein) eines aus ">
den Gruppen von Verriegelungsschaltungen (43,44) gebildeten Schieberegisters zu einer Gruppe von
Verriegelungsschaltungen (43 bzw. 44) durch eine Gruppe von kombinatorischen Netzwerken (41 bzw.
40) anderen ohne primäre Ausgänge zu einer i>">
Gruppe von Verriegelungsschaltungen (44 bzw. 43).
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein Teil der Primäreingänge Taktsignaleingänge
(Q — Cj, A, B) sind.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei der Messung des zweiten
Prüfpfades nach Anspruch 2 die Ergebnisse der Laufzeitmessung nach dem fünften Verfahrensschritt gemäß Anspruch 1, die sich in den
sequentiellen Schaltungen befinden, an einen Primärausgang (Aus) zur Verfügung gestellt werden,
indem die sequentiellen Schaltungen nach Art eines Schieberegisters hintereinander geschaltet sind und
mit Hilfe des Schiebetaktes an den Taktsignaleingängen (A, B) die in ihnen gespeicherten Meßinformationen
zu dem genannten Primärausgang (Aus) übertragen werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29807172A | 1972-10-16 | 1972-10-16 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2346617A1 DE2346617A1 (de) | 1974-05-02 |
DE2346617B2 true DE2346617B2 (de) | 1978-11-23 |
DE2346617C3 DE2346617C3 (de) | 1979-07-19 |
Family
ID=23148886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2346617A Expired DE2346617C3 (de) | 1972-10-16 | 1973-09-15 | Verfahren zur Prüfung der einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit |
Country Status (7)
Country | Link |
---|---|
US (1) | US3784907A (de) |
JP (1) | JPS5228613B2 (de) |
CA (1) | CA989482A (de) |
DE (1) | DE2346617C3 (de) |
FR (1) | FR2203231B1 (de) |
GB (1) | GB1441774A (de) |
IT (1) | IT1045381B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0032222A1 (de) * | 1979-12-21 | 1981-07-22 | Siemens Aktiengesellschaft | Prüfeinrichtung |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4013951A (en) * | 1974-08-02 | 1977-03-22 | Nissan Motor Co., Ltd. | Circuit testing apparatus |
US3988670A (en) * | 1975-04-15 | 1976-10-26 | The United States Of America As Represented By The Secretary Of The Navy | Automatic testing of digital logic systems |
US4058767A (en) * | 1975-04-29 | 1977-11-15 | International Business Machines Corporation | Apparatus and process for testing AC performance of LSI components |
US4051353A (en) * | 1976-06-30 | 1977-09-27 | International Business Machines Corporation | Accordion shift register and its application in the implementation of level sensitive logic system |
US4051352A (en) * | 1976-06-30 | 1977-09-27 | International Business Machines Corporation | Level sensitive embedded array logic system |
US4071902A (en) * | 1976-06-30 | 1978-01-31 | International Business Machines Corporation | Reduced overhead for clock testing in a level system scan design (LSSD) system |
US4055802A (en) * | 1976-08-12 | 1977-10-25 | Bell Telephone Laboratories, Incorporated | Electrical identification of multiply configurable circuit array |
US4174805A (en) * | 1978-04-13 | 1979-11-20 | Ncr Corporation | Method and apparatus for transmitting data to a predefined destination bus |
FR2432175A1 (fr) * | 1978-07-27 | 1980-02-22 | Cii Honeywell Bull | Procede pour tester un systeme logique et systeme logique pour la mise en oeuvre de ce procede |
US4242751A (en) * | 1978-08-28 | 1980-12-30 | Genrad, Inc. | Automatic fault-probing method and apparatus for checking electrical circuits and the like |
DE2842750A1 (de) * | 1978-09-30 | 1980-04-10 | Ibm Deutschland | Verfahren und anordnung zur pruefung von durch monolithisch integrierten halbleiterschaltungen dargestellten sequentiellen schaltungen |
GB2030807B (en) * | 1978-10-02 | 1982-11-10 | Ibm | Latch circuit |
US4225957A (en) * | 1978-10-16 | 1980-09-30 | International Business Machines Corporation | Testing macros embedded in LSI chips |
US4244048A (en) * | 1978-12-29 | 1981-01-06 | International Business Machines Corporation | Chip and wafer configuration and testing method for large-scale-integrated circuits |
US4293919A (en) * | 1979-08-13 | 1981-10-06 | International Business Machines Corporation | Level sensitive scan design (LSSD) system |
US4312066A (en) * | 1979-12-28 | 1982-01-19 | International Business Machines Corporation | Diagnostic/debug machine architecture |
US4340857A (en) * | 1980-04-11 | 1982-07-20 | Siemens Corporation | Device for testing digital circuits using built-in logic block observers (BILBO's) |
EP0037965B1 (de) * | 1980-04-11 | 1987-07-15 | Siemens Aktiengesellschaft | Einrichtung zum Prüfen einer digitalen Schaltung mittels in diese Schaltung eingebauter Prüfschaltungen |
US4363124A (en) * | 1980-06-26 | 1982-12-07 | International Business Machines Corp. | Recirculating loop memory array tester |
US4313199A (en) * | 1980-06-26 | 1982-01-26 | International Business Machines Corp. | Recirculating loop memory array fault locator |
US4388701A (en) * | 1980-09-30 | 1983-06-14 | International Business Machines Corp. | Recirculating loop memory array having a shift register buffer for parallel fetching and storing |
US4404519A (en) * | 1980-12-10 | 1983-09-13 | International Business Machine Company | Testing embedded arrays in large scale integrated circuits |
US4441075A (en) * | 1981-07-02 | 1984-04-03 | International Business Machines Corporation | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection |
US4503386A (en) * | 1982-04-20 | 1985-03-05 | International Business Machines Corporation | Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks |
US4564943A (en) * | 1983-07-05 | 1986-01-14 | International Business Machines | System path stressing |
US4580137A (en) * | 1983-08-29 | 1986-04-01 | International Business Machines Corporation | LSSD-testable D-type edge-trigger-operable latch with overriding set/reset asynchronous control |
DE3375843D1 (en) * | 1983-12-28 | 1988-04-07 | Ibm | Electrical-diagnosis method for a defect cell in a chain of cells of a shift register |
JPS60254626A (ja) * | 1984-05-30 | 1985-12-16 | Sharp Corp | ウエハテスト方法 |
US4669081A (en) * | 1986-02-04 | 1987-05-26 | Raytheon Company | LSI fault insertion |
US4726023A (en) * | 1986-05-14 | 1988-02-16 | International Business Machines Corporation | Determination of testability of combined logic end memory by ignoring memory |
US4876501A (en) * | 1987-04-13 | 1989-10-24 | Prime Computer, Inc. | Method and apparatus for high accuracy measurment of VLSI components |
JPS649380A (en) * | 1987-06-15 | 1989-01-12 | Ibm | Delay test for integrated circuit |
US5047710A (en) * | 1987-10-07 | 1991-09-10 | Xilinx, Inc. | System for scan testing of logic circuit networks |
US5068603A (en) * | 1987-10-07 | 1991-11-26 | Xilinx, Inc. | Structure and method for producing mask-programmed integrated circuits which are pin compatible substitutes for memory-configured logic arrays |
US5155432A (en) * | 1987-10-07 | 1992-10-13 | Xilinx, Inc. | System for scan testing of logic circuit networks |
US4855669A (en) * | 1987-10-07 | 1989-08-08 | Xilinx, Inc. | System for scan testing of logic circuit networks |
US4875209A (en) * | 1988-04-04 | 1989-10-17 | Raytheon Company | Transient and intermittent fault insertion |
US5039939A (en) * | 1988-12-29 | 1991-08-13 | International Business Machines Corporation | Calculating AC chip performance using the LSSD scan path |
US5132974A (en) * | 1989-10-24 | 1992-07-21 | Silc Technologies, Inc. | Method and apparatus for designing integrated circuits for testability |
US4972414A (en) * | 1989-11-13 | 1990-11-20 | International Business Machines Corporation | Method and apparatus for detecting oscillator stuck faults in a level sensitive scan design (LSSD) system |
US5079725A (en) * | 1989-11-17 | 1992-01-07 | Ibm Corporation | Chip identification method for use with scan design systems and scan testing techniques |
JP2945103B2 (ja) * | 1990-05-15 | 1999-09-06 | 株式会社リコー | テスト用スキャン回路装置 |
US5274568A (en) * | 1990-12-05 | 1993-12-28 | Ncr Corporation | Method of estimating logic cell delay time |
US5271019A (en) * | 1991-03-15 | 1993-12-14 | Amdahl Corporation | Scannable system with addressable scan reset groups |
US6687865B1 (en) * | 1998-03-25 | 2004-02-03 | On-Chip Technologies, Inc. | On-chip service processor for test and debug of integrated circuits |
US6748565B1 (en) | 2000-10-02 | 2004-06-08 | International Business Machines Corporation | System and method for adjusting timing paths |
US6892314B2 (en) * | 2001-04-02 | 2005-05-10 | International Business Machines Corporation | Method and system of automatic delay detection and receiver adjustment for synchronous bus interface |
US7234092B2 (en) * | 2002-06-11 | 2007-06-19 | On-Chip Technologies, Inc. | Variable clocked scan test circuitry and method |
US7200784B2 (en) * | 2003-01-24 | 2007-04-03 | On-Chip Technologies, Inc. | Accelerated scan circuitry and method for reducing scan test data volume and execution time |
CN100342158C (zh) * | 2004-04-30 | 2007-10-10 | 王高元 | 一种密封装置 |
US7257745B2 (en) * | 2005-01-31 | 2007-08-14 | International Business Machines Corporation | Array self repair using built-in self test techniques |
US7415678B2 (en) * | 2005-11-15 | 2008-08-19 | Synopsys, Inc. | Method and apparatus for synthesis of multimode X-tolerant compressor |
US8051352B2 (en) | 2006-04-27 | 2011-11-01 | Mentor Graphics Corporation | Timing-aware test generation and fault simulation |
US7949921B2 (en) * | 2007-09-21 | 2011-05-24 | Synopsys, Inc. | Method and apparatus for synthesis of augmented multimode compactors |
US7882409B2 (en) * | 2007-09-21 | 2011-02-01 | Synopsys, Inc. | Method and apparatus for synthesis of augmented multimode compactors |
US7908532B2 (en) * | 2008-02-16 | 2011-03-15 | International Business Machines Corporation | Automated system and processing for expedient diagnosis of broken shift registers latch chains |
US10345369B2 (en) | 2012-10-02 | 2019-07-09 | Synopsys, Inc. | Augmented power-aware decompressor |
US10380303B2 (en) | 2015-11-30 | 2019-08-13 | Synopsys, Inc. | Power-aware dynamic encoding |
US10613142B2 (en) | 2017-02-22 | 2020-04-07 | International Business Machines Corporation | Non-destructive recirculation test support for integrated circuits |
US10585142B2 (en) | 2017-09-28 | 2020-03-10 | International Business Machines Corporation | Functional diagnostics based on dynamic selection of alternate clocking |
CN112631216B (zh) * | 2020-12-11 | 2023-07-21 | 江苏晶度半导体科技有限公司 | 一种基于dqn和dnn孪生神经网络算法的半导体测试封装生产线性能预测控制系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1278694A (en) * | 1969-07-04 | 1972-06-21 | Sperry Rand Corp | Improvements in or relating to apparatus for testing electronic circuits |
US3659088A (en) * | 1970-08-06 | 1972-04-25 | Cogar Corp | Method for indicating memory chip failure modes |
US3714403A (en) * | 1971-09-01 | 1973-01-30 | Gte Automatic Electric Lab Inc | Computer implemented method of detecting and isolating electrical faults in core memory systems |
-
1972
- 1972-10-16 US US00298071A patent/US3784907A/en not_active Expired - Lifetime
-
1973
- 1973-08-31 IT IT28414/73A patent/IT1045381B/it active
- 1973-09-06 FR FR7332552A patent/FR2203231B1/fr not_active Expired
- 1973-09-11 CA CA180,754A patent/CA989482A/en not_active Expired
- 1973-09-15 DE DE2346617A patent/DE2346617C3/de not_active Expired
- 1973-09-19 JP JP48105121A patent/JPS5228613B2/ja not_active Expired
- 1973-09-25 GB GB4481773A patent/GB1441774A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0032222A1 (de) * | 1979-12-21 | 1981-07-22 | Siemens Aktiengesellschaft | Prüfeinrichtung |
Also Published As
Publication number | Publication date |
---|---|
CA989482A (en) | 1976-05-18 |
JPS5228613B2 (de) | 1977-07-27 |
GB1441774A (en) | 1976-07-07 |
US3784907A (en) | 1974-01-08 |
IT1045381B (it) | 1980-05-10 |
FR2203231A1 (de) | 1974-05-10 |
DE2346617A1 (de) | 1974-05-02 |
FR2203231B1 (de) | 1976-05-14 |
JPS4974856A (de) | 1974-07-19 |
DE2346617C3 (de) | 1979-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2346617C3 (de) | Verfahren zur Prüfung der einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit | |
DE2349324C2 (de) | Verfahren zum Prüfen einer Funktionseinheit und Einrichtung zur Durchführung des Verfahrens | |
DE2729053C2 (de) | Prüfverfahren für eine monolithisch integrierte stufenempfindliche, einseitig verzögerungsabhängige logische Einheit | |
DE2349377C2 (de) | Schaltwerk zur Durchführung von Datenverarbeitungsoperationen | |
DE69221452T2 (de) | Teil-Abtastverfahren mit eingebauter Selbstprüfung | |
DE3700251C2 (de) | ||
DE69533275T2 (de) | Ein Steuergerät zur Durchführung der Abtastprüfung | |
DE4110151C2 (de) | Integrierte Schaltungsvorrichtung | |
DE4221748C2 (de) | Bypass-Abtastpfad und integrierte Schaltkreiseinrichtung mit mindestens einem solchen Bypass-Abtastpfad | |
DE69126575T2 (de) | Durch Ereignis befähigte Prüfarchitektur | |
DE4434927C2 (de) | Verfahren zum Testen einer Schaltungsplatine | |
DE3832113C2 (de) | ||
DE69126848T2 (de) | Integrierte Halbleiterschaltung | |
DE69220709T2 (de) | Prüfmustererzeugungseinrichtung für sequentielle Logikschaltung einer integrierten Schaltung und Verfahren dazu | |
DE2842750A1 (de) | Verfahren und anordnung zur pruefung von durch monolithisch integrierten halbleiterschaltungen dargestellten sequentiellen schaltungen | |
DE3788586T2 (de) | Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung. | |
DE3702408C2 (de) | ||
DE3855410T2 (de) | Diagnosegerät für ein Datenverarbeitungssystem | |
DE69017169T2 (de) | Testen integrierter Schaltungen unter Verwendung von Taktgeberstössen. | |
DE60109321T2 (de) | Prüfung von asynchroner rücksetzschaltung | |
DE10045671A1 (de) | Testvorrichtung und Testverfahren für eine integrierte Halbleiterschaltung | |
DE4232271C1 (de) | Elektronischer Baustein mit einer Schieberegisterprüfarchitektur (Boundary-Scan) | |
DE3854636T2 (de) | Automatischer Prüfprozess für logische Geräte. | |
DE2902375A1 (de) | Logikbaustein fuer integrierte digitalschaltungen | |
DE69830967T2 (de) | Verfahren und System zur Prüfung einer integrierten Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |