DE2330645B2 - Verfahren zum kontaktieren von integrierten schaltungen - Google Patents

Verfahren zum kontaktieren von integrierten schaltungen

Info

Publication number
DE2330645B2
DE2330645B2 DE19732330645 DE2330645A DE2330645B2 DE 2330645 B2 DE2330645 B2 DE 2330645B2 DE 19732330645 DE19732330645 DE 19732330645 DE 2330645 A DE2330645 A DE 2330645A DE 2330645 B2 DE2330645 B2 DE 2330645B2
Authority
DE
Germany
Prior art keywords
layer
insulating layer
molybdenum
insulating
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732330645
Other languages
English (en)
Other versions
DE2330645A1 (de
DE2330645C3 (de
Inventor
Jacques Grenoble; Montier Michel Meylan; Suat Jean-Pierre Echirolles; Lacour (Frankreich)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of DE2330645A1 publication Critical patent/DE2330645A1/de
Publication of DE2330645B2 publication Critical patent/DE2330645B2/de
Application granted granted Critical
Publication of DE2330645C3 publication Critical patent/DE2330645C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Description

55
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs I.
Die gegenwärtigen Ergebnisse auf dem Gebiet der integrierten Schaltunpen, der MO1 bzw. MlS- oder bipolaren Transistoren /eigen, daß in erster Linie die durch eine Schaltung eingenommene (lache der entscheidende Faktor ist. der die Ausbeule bei der Herstellung dieser Schaltungen festlegt. Über alle fortschreitenden Verbesserungen hinaus, die auf eine Erhöhung der Ausbeute bei jedem Verfahrensschritt zur Fertigung in einer bestimmten Technologie abzielen, soll mit jedem neuen Prinzip, das zur Verringerung der Fläche einer Schaltung dient, vor allem die Ausbeute bei der Herstellung dieser Schaltung vergrößert werden. Insbesondere ist die Ausführung der elektrischen Verbindungen oder Leiterbahnen eine bedeutende Ursache für einen Flächenverlust der betrachteten integrierten Schaltung.
Die Fig. 1, die ein berei's diskutiertes Verfahren zur Herstellung eines MOS-Feldeffekttransistors erläutert, zeigt acht wesentliche Verfahrensschritte. Auf einem Siliziumsubstrat 2 eines gegebenen Leitfähigkeitstyps wird eine dicke Schicht 4 aus Isolierstoff aufgetragen. In die Schicht 4 werden zwei Diffusionsfenster 6 und 8 für die Source-Zone und die Drain-Zone des Feldeffekttransistors eingebracht. Durch Diffusion werden Zonen 10 und 12 jeweils für Drain und Source hergestellt, wobei während dieser Diffusion Isolierschichten 14 und 16 aufwachsen, die die Diffusion.sfensier 6 und 8 bedecken. Dann (Fig. Ib) wird zwischen diesen beiden Zonen 10 und 12 ein Fenster 20 geöffnet, um eine Gate-Isolierschicht 22 herzustellen. Anschließend werden die Isolierschichten 14 und 16 (F i g. Ic) teilweise in Fenstern 24 und 26 abgetragen, um dort Elektroden bzw. elektrische Leiter bilden zu können. Diese Fenster 24 und 26 haben eine gegenüber den Diffusionsfensiei η 6 und 8 kleinere Fläche. Auf den Fenstern 20, 24 und 26 wird eine strukturierte Metallschicht aufgetragen, um gleichzeitig Elektroden 28, 30 und 32 und deren Verbindungen herzustellen.
Einige der oben beschriebenen Verfahrensschritte sind schwierig durchzuführen. Dies gilt insbesondere für das Ätzen der Isolierschichten, was eine sehr genaue Ausrichtung der Fenster bzw. Kontaktlöcher zu den Diffusionszonen erfordert, und für die Metallisierung in bezug auf die Kontaktlöcher.
Be; einem bekannten Verfahren (DT-OS 17 89 10b) der eingangs genannten Art wird eine erste Isolierschicht auf einem Halbleitersubstrat aufgetragen. In die erste isolierschicht werden Fenster eingebracht. Anschließend wird eine erste dünne Metallschicht aus Molybdän aufgebracht, die mit Leiterbahnen weit über die eigentlichen Elektroden hinausreicht. Die erste Metallschicht bedeckt also einen großen Teil der ersten Isolierschicht. Anschließend wird eine zweite Isolierschicht erzeugt, die zur Öffnung eines Fensters geätzt wird. Sodann wird eine zweite Metallschicht aus Molybdän aufgetragen, die einen elektrischen Kontakt mit der ersten Metallschicht über das Fenster der /weiten Isolierschicht herstellt.
Auch bei diesem bekannten Verfahren sind zur Kontaktierung mehrere Ätzschritte erforderlich: Zunächst muß die erste Isolierschicht geätzt werden, um in diese die Fenster einzubringen. Anschließend muß die erste Metallschicht geätzt werden, aus der die Elektroden erzeugt werden. Hierzu sind wenigstens zwei Masken erforderlich, deren genaue justierung gewisse Schwierigkeiten bereitet und zwangläufig mit einer bestimmten Ungcnauigkeit behaftet ist. Um diese zu kompensieren, werden die Fenster etwas größer gemacht, wodurch aber der Flächenbedarf steigt und die Packungsdichte herabgesetzt wird. Daraus ergibt sich, daß ein Verfahren mit nur einer Maske vorteilhaft wäre.
F.s ist weiterhin das sogenannte LOCOS-Verfahren zur Herstellung integrierter Schaltungen bekannt (DT-OS 16 14 283), bei dem auf einem Substrat mit leitenden Zonen eine Leiterschichtanordnung zur Kontaktgabe der Zonen und eine Isolierschicht vorgesehen werden. Die Leiterschichtanordnung wird direkt an Stellen von Elektroden aufgebracht. Die
Isolierschicht wird selektiv so aus der Gasphase abgeschieden, daß die Oberfläche der Leiterschichtanordnung im wesentlichen in einer Ebene mit der isolierschicht liegt.
Im Gegensatz zu dem eingangs genannten Verfahren ist hier keine zweite Leiterschichianoraiung vorgesehen. Außerdem wird die Leiterschichtanordnung nicht zuerst, sondern zuletzt und außerdem auf die Isolierschicht und die freiliegenden Teile des Substrats und nicht direkt auf das Substrat aufgebracht. Schließlich wird noch die Isolierschicht vor der Leiterschichtanord- ' nung aufgetragen, so daß nicht durch diese selbst die Fenster in der Isolierschicht bestimmt werden.
Es ist daher Aufgabe der Erfindung, ein Verfahren der eingangs genannten Art anzugeben, das die Herstellung integrierter Schaltungen mit zwei Leiterschichtanordnungen bei einfacher Justierung ermöglicht, so daß die Packungsdichte der Schaltung erhöhl weiden kann.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
Bei der Erfindung wird also zuerst die erste l.eiterschichtnnordnung und dann die Isolierschicht selektiv aufgetragen. Dabei >..rgibi sich /wischen dei ersten l.eitcrschichlanordnung Lind der Isolierschicht eine Selbstjustierung, so daß keine größeren Fenster zur Kompensation möglicher Ungenauigkeiien benötigt w.eitlen. Dadurch kann der Platzbedarf verringert und die Packungsdichte erhöht werden.
Für die Leiterschichtanordnungen ist Molybdän cm besonders geeigneter Werkstoff. Allerdings ist bereits ein Verfahren zur Herstellung einer Halbleitervorrichtung bekannt (DT-OS 19 27 64b). bei dem auf einem Halbleitersubstrat mit strukturierter Siliziumdioxidschicht eine Palladiumschicht aufgebracht wird, die einem Wasserstoff enthaltenden (i.is ausgesetzt wird, um den die Siliziumdioxidschicht bedeckenden Teil der Palladiumschicht zu entfernen.
Die Erfindung ist auch auf die ! lei stellung integrierter Schallungen mit MOS-Fcldeffekliransisloren anwendbar. Hierzu wird auf ein Halbleitersubstrat, das mit einem bestimmten Isolierstoff eines ersten Leitfähigkeitstyps dotiert ist, eine Isolierschicht zur Bildung des Gate aufgetragen. In die Isolierschicht werden zwei Fenster eingebracht. Mit einem isolierstoff des zweiten. zum ersten entgegengesetzten l.ciil'ühigkcitiyps werden durch die Fenster Source und Drain ohne Aufwachsen einer Isolierschicht dotiert. Dann wird die erste Leiterschichlanorclnung strukturier1, aufgetragen. Anschließend wird die strukturierte Isolierschicht aufgebracht. Schließlich wird die zweite Leiterschichianordiiung aufgetragen und zur Herstellung der gewünschten Verbindungen strukturiert.
Beim beanspruchten Verfahren ist nach der Diffusion oder Implantation der Isolierstoffe für Drain und Source keine Strukturierung der Isolierschicht zur Festlegung einer Elektrode erforderlich. Dies ist für die Abmessung der Schaltung sehr wichtig, bei der eine Sli'ukturicrung der Isolierschicht schwierig durch/uführen und immer eine zusätzliche Breite der dotierten tiereiche wegen der auftretenden I Ingenaiiigkeit vorzusehen ist.
Infolge der strukturierten Auftragung der Isolier schicht und da die erste I .eilerschichtanordnung in einer Ebene mit der oberen Flüche der Isolierschicht liegt. stellt die genaue Kontaktierung keinen »kritischen« Verfahrensschrilt dar. Diese Unterdrückung eines »kritischen« Vcrfahrcnsschrills erlaubt eine Verringerung der Anzahl der durch die Herstellung der Elektroden schadhaft gewordenen Schaltungen.
Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert. Es zeigt
Fig. 1 Schnitte zur Erläuterung der verschiedenen Verfahrensschritte bei einem bereiis bekannten Verfahren.
Fig. 2 Schnitte zur Erläuterung der verschiedenen Verfahrensschritte bei einem ersten Ausführungsbeispiel,
F i g. 3 Schnitte zur Erläuterung der verschiedenen Verfahrensschritte bei einem zweiten Ausführungsbeir.picl.
In der Fig. 2 sind die verschiedenen Verfahrenssehritte zur Herstellung eines MOS Feldeffekttransistors dargestellt. Es wird von einem .Siliziumsubstrat 2 ausgegangen, das beispielsweise p-doiieri ist. Auf diesem Substrat 2 wird eine erste Schicht 22 abgeschieden oder aufgetragen, die die Ga:e-Isoiierschicht und die Diffusionsmaske bildet. Auf tier Schicht 22 kann gegebenenfalls eine Schicht 38 aus Siliciumnitrid abgeschieden werden, um die Eigenschaften der Schicht 36 zu verbessern. Durch die Schichten 22 und 58 werden zwei Fenster 6 und 8 für die Diffusion des Dotierstoffs der Source- und der Drain-Zone eingebracht. Durch die Fenster 6 und 8 wird ein n-leiiender Dotierstoff diffundiert oder implantiert, um jeweils die Source- und die Drain-Zone IO und 12 ohne Oxidation der Oberfläche zu bilden.
Auf dieser Seite des Substrats 2 wird eine Metallschicht mit im wesentlichen konstanter Dicke aufgetragen. Das verwendete Metall kann in vorteilhalter Weise Aluminium sein. Dann wird durch Ätzen eine erste Verbindungsebene mit Fllektroden 48. 50. .52 tür jeweils Source, Drain und Gate festgelegt. Beim folgenden, in der F i g. 2c dargestellten Verfahrensschritt, wird bereichsweise eine dicke Isolierschicht 54 so aulgetragen, daß die obere Fläche der Elektroden 48. 50 und 52 in einer Ebene mit der Oberfläche der Isolierschicht 54 liegt. Diese Isolierschicht besteht in vorteilhafter Weise aus .Siliziumdioxid.
Für die bereichsweise oder strukturierte Aiiftragung der Isolierschient können zwei Gruppen von Verlahren verwende! weiden. Bei der ersten Gruppe wird die Einwirkuiigsgesehwindigkeil des verschieden aufgetragenen Sili/.iunidioxids entsprechend den Zonen ties Reliefs (Orte der Elektroden) oder der Vertiefungen verwendet. Bei der anderen Gruppe wird die Auftragung der Isolierschicht auf den Elektroden vermieden.
Mit der ersten Gruppe können verschiedene F.inwi'·- kungsgeschwindigkciien erhalten werden.
Ein erstes Verfahren besteht darin, ein mit Siliziumdioxid bedecktes Substrat mechanischen Schwingungen in einem Ätzbad auszusetzen.
Fs können Frequenzen von 10 Hz bis 10 kHz und Amplituden in der Größenordnung \on i mm verwendet werden.
Ein zweites Verfahren verwendet einen mechanischchemischen Abrieb des aul der Oberfläche oder dem Relief mitgetragenen Oxids. F.inc andere Technik hesiehi in einer Abwandlung der F'inwukungsgesehwin tligkeit des auf den Metallteilen aufgetragenen Silizium dioxids mit einer anfänglichen Schicht auf ilen Bereichen des Siliziumdioxids, die mit Phosphor dotiert sind. Vor der Einwirkung wird Phosphor in die obere Schieb! eindifftindiert, wobei diese Technik nicht mit Aluminium, jedoch mit polykristallinem Silizium oder einem temperaturbeständigen Metall verträglich ist. das
für die auftretenden Temperaturen geeignet ist.
Ein weiteres Verfahren kann angewendet werden, wenn die leitenden Bereiche bzw. Elektroden aus Molybdän bestehen. Die enispreehenden Verfahrensschritte sind in den Fig. Ja, 3b und 3c dargestellt. Zunächst wird Molybdän und dann mit Phosphor dotiertes Siliziumdioxyd aufgetragen. Das Verhältnis der Menge von PI 11 zur Menge von S1H4 liegt in der Dampfphase beispielsweise zwischen 0,05 und 0,2. Diese beiden Schichten werden geätzt, was einen Kontakt 70 ergibt, der aus einer Molybdänschicht 48 und einer dotierten Siliziumdioxydschicht 72 besieht. Die Molybdänschicht ist etwas iinlerätzt. so daß die Siliziumdioxvdsehicht etwas vorsteht. |ede der beiden Schichten hat eine Dicke in der Größenordnung von 2000 Λ. Sodann wird eine Silizinmdioxydschicht 76 auf dem gesamten Substrat bei einer Temperatur in der Größenordnung von 400 C" und in einem oxydierenden gasförmigen Medium (Oj und H2O) aufgetragen. Während seiner Oxydation an der Oberfläche und an seinen Rändern dehnt «.ich das Molybdän au?., was durch die IKvugs/eichen 78 und 80 angedeutet ist. Die Verformung tier dotierten Siliziumdioxydschichl 72. die auf mechanischen .Spannungen auf Grund von Unterschieden der Wärmeausdehnungskoeffizienten und auf der Ausdehnung der Molybdänschicht beruht, führt /ii der in der Fig. 3b dargestellten Anordnung. Fs tritt ein Bruch des Teils 82 der .Siliziumdioxydschicht 76 auf. was zu einem »Schnitt« der dotierten Siliziumdioxydschicht 72 führt. Durch die Verwendung eines selektiven Lösungsmittels des mit Phosphor dotierten Siliziumdiowds tritt ein sehr schneller Angriff der Schicht 72 auf. wodurch gleichzeitig die nicht dotierte Siliziumdioxydschicht 82 abgelöst wird. Fs entsteht die in der F i g. 3c dargestellte Anordnung, bei der die Oberfläche einer Flektrode aus der Molybdänschicht frei von Silizium dioxyd ist.
Bei lter anderen Gruppe der Verfahren kann:
- die Isolierschicht durch thermisches Aufbrechen eine /wischen den metallischen Verbindungen vorgesehenen Materials ausgeschlossen werden; das in Frage kommende Material kann vorteilhafterweise das Harz oder der Lack sein, das bzw. der zum Ätzen der Metallelcktroden diente, oder
- ein Material zersetzt werden, das vor der Auftragung des Siliziumdioxids dazwischcngebracht wurde, wodurch dessen Ablagerung auf den metallischen Verbindungen verhindert wird.
Dieses zweite Verfahren, das insbesondere bei Verbindungen bzw. Elektroden aus Molybdän angewendet wird, besteht in der partiellen Sublimation des Molybdäns während der Auftragung des Siliziumdioxyds in der Gasphase. Die gasförmigen Produkte verhindern die Auftragung des vorteilhafterweise auf dem Molybdän.
Zur Frzieliing dieses Ergebnisses wird im Trägergas dem Silan und dem zur Erzeugung des Siliz.iumdioxids erforderlichen Oxydationsmittel ein geringer Anteil an Chlorwasserstoffgas zugefügt. Es tritt dann eine Sublimation eines kleinen Teils des Molybdäns auf. um eine flüchtige Verbindung zu ergeben: Chlorhydrin. Diese Freisetzung verhindert die Ablagerung von Siliziumdioxid auf Molybdän. Der Gehalt an Chlorwasserstoffgas im Trägergas kann vorteilhafterweise in der Größenordnung von 0,4% liegen.
Während des letzten Verfahrensschritts, der in der F i g. 2d dargestellt ist, wird eine zweite Metallschicht 56 aufgetragen, was von einem Ätzen dieser Schicht gefolgt wird, um die gewünschten Verbindungen oder Leiterbahnen herzustellen.
Das Ätzen der Metallschichten kann mittels bekannter Mittel erfolgen. Insbesondere kann ein Photoätz.verfahrcn mit einer Maskentechnik verwendet werden.
An Stelle des Ätzens der Metallschicht kann ein
zo anderes Verfahren zur Begrenzung des gewünschten leitenden Bereichs in einer einheitlichen Schicht verwendet werden (zur Herstellung der Elektroden oder der Verbindungen bzw. Leiterbahnen); beispielsweise kann entsprechend einer bekannten Technik die Metallschicht außerhalb des gewünschten leitenden Bereichs oxydiert werden (vgl. »Electronics«, Juli 20, 1970, S. 3i). Sie besteht in der Auftragung einer einheitlichen Aluminiumschicht auf der gesamten Oberfläche des Siliziumsubstrats. Mittels eines geeigncten Lacks werden die Bereiche maskiert, in denen die Elektroden-Kontakte hergestellt werden sollen. Das Siliziumsubstrat wird einem Oxydationsmittel ausgesetzt. Die gesamte Oberfläche des nicht maskierten Aluminiums wird in Aluminiumoxid übergeführt. Beim zweiten Verfahrensschritt wird der Lack mit einem Lösungsmittel entfernt. Diese Technik hat den Vorteil, daß gleichzeitig die leitenden Bereiche begren/l und die bereichsweise Isolierschicht hergestellt werden. Es ist auch möglich, direkt die leitenden Bereiche mit der gewünschten Geometrie herzustellen: Beispielsweise wird das Substrat bereichsweise lichtempfindlich gemacht, indem ein Haften der Melallschichten auf den einzigen gewünschten Bereichen ermöglicht wird; ein derartiges Verfahren ist bereits bekannt (vgl. den Artikel von P. T. S t r ο u d. erschienen in der Zeitschrift »Thin Splid Films« 9/72. S. 273 bis 281).
Mittels dieses Verfahrens kann die Toleranzgrenze bei der Positionierung der zweiten Ebene der Verbindungen oder Leiterbahnen, d.h. der Metall-
jo schicht 56. eingeschränkt werden. Dies erlaubt einen bedeutenden Platzgewinn und damit eine noch größere Verkleinerung der erhaltenen Anordnung.
Zusätzlich erfordert dieses Verfahren lediglich drei Ätzschritte und somit lediglich drei Masken.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zum Kontaktieren von integrierten Schaltungen, bei dem auf einem Substrat mit dotierten Zonen eine erste Leiterschichtanordnung zur Kontaktgabe der Zonen mit Elektroden, eine strukturierte Isolierschicht und eine zweite Leiterschichtanordnung vorgesehen werden, von denen einerseits mindestens eine Leiterschichtanordnung durch Ätzen aus einer einheitlichen leitenden Schicht und andererseits die Isolierschicht durch bereichsweises Abtragen einer aus der Gasphase abgeschiedenen einheitlichen isolierenden Schicht et halten werden, dadurch gekennzeichnet, daß die erste Leiterschichtanordnung (48, 50, 52) direkt nur an den Stellen der Elektroden aufgebracht wird, und daß die isolierschicht (54) in einer solchen Schichtdicke aufgetragen wird, daß die Oberfläche der ersten Leiterschichtunordnung (48. 50. 52) in einer Ebene mit der Oberflache der Isolierschicht (54) liegt.
2. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß die Isolierschicht (54) durch Auftragung eines die Haftfähigkeit der isolierenden Schicht auf der ersten Leitcrschichuinordnung (48, 50. 52) verhindernden Films auf deren Überfläche erhalten wird.
3. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß die isolierend1: Schicht mittels höherer Einwirkungsgeschwindigkcit im Bereich der ersten Lciierschichtanordnung (48. 50. 52) als in den übrigen Bereichen (Vertiefungen) abgetragen wird.
4. Verfahren nach Anspruch 3. dadurch gekennzeichnet, daß die l.eiterschichtanordniingen (48. 50, 52) aus Molybdän bestehen, daß ein Film (72) aus dotiertem Siliziumdioxid auf den Leilersehiehlanordiuingen (48. 50, 52) abgeschieden wird, daß die isolierende Schicht aus .Siliziumdioxid mit einem Oxydationsmittel auf dem Substrat (2) abgeschieden wird, wodurch sich das Molybdän ausdehnt und der das Molybdän bedeckende Teil der isolierenden Schicht bricht, und daß dieser Teil der isolierenden Schicht mit einem Lösungsmittel abgehoben wird (Fig. 3b).
5. Verfahren nach Anspruch 2. dadurch gekennzeichnet, daß die Leiierschichtanordnungen (48, 50, 52; 56) aus Molybdän bestehen, und daß die isolierende Schicht erhalten wird, indem das Substrat (2) einem Gasstrom ausgesetzt wird, der Silan (S1II4). Sauerstoff und Chlorwasserstoffgas (HCI) enthält.
DE2330645A 1972-06-15 1973-06-15 Verfahren zum Kontaktieren von integrierten Schaltungen Expired DE2330645C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7221657A FR2188304B1 (de) 1972-06-15 1972-06-15

Publications (3)

Publication Number Publication Date
DE2330645A1 DE2330645A1 (de) 1974-01-24
DE2330645B2 true DE2330645B2 (de) 1976-11-18
DE2330645C3 DE2330645C3 (de) 1982-07-08

Family

ID=9100271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2330645A Expired DE2330645C3 (de) 1972-06-15 1973-06-15 Verfahren zum Kontaktieren von integrierten Schaltungen

Country Status (7)

Country Link
US (1) US3930305A (de)
JP (1) JPS588143B2 (de)
DE (1) DE2330645C3 (de)
FR (1) FR2188304B1 (de)
GB (1) GB1440627A (de)
IT (1) IT986462B (de)
NL (1) NL182107C (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621332A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
DE3828812A1 (de) * 1988-08-25 1990-03-08 Fraunhofer Ges Forschung Dreidimensionale integrierte schaltung und verfahren zu deren herstellung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3274453A (en) * 1961-02-20 1966-09-20 Philco Corp Semiconductor integrated structures and methods for the fabrication thereof
US3341753A (en) * 1964-10-21 1967-09-12 Texas Instruments Inc Metallic contacts for semiconductor devices
US3667005A (en) * 1966-06-30 1972-05-30 Texas Instruments Inc Ohmic contacts for semiconductors devices
NL153374B (nl) * 1966-10-05 1977-05-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
US3434020A (en) * 1966-12-30 1969-03-18 Texas Instruments Inc Ohmic contacts consisting of a first level of molybdenum-gold mixture of gold and vanadium and a second level of molybdenum-gold
NL158024B (nl) * 1967-05-13 1978-09-15 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting verkregen door toepassing van de werkwijze.
US3495324A (en) * 1967-11-13 1970-02-17 Sperry Rand Corp Ohmic contact for planar devices
US3642528A (en) * 1968-06-05 1972-02-15 Matsushita Electronics Corp Semiconductor device and method of making same
US3641661A (en) * 1968-06-25 1972-02-15 Texas Instruments Inc Method of fabricating integrated circuit arrays
US3700508A (en) * 1970-06-25 1972-10-24 Gen Instrument Corp Fabrication of integrated microcircuit devices
JPS4851595A (de) * 1971-10-29 1973-07-19

Also Published As

Publication number Publication date
JPS588143B2 (ja) 1983-02-14
NL182107C (nl) 1988-01-04
GB1440627A (en) 1976-06-23
JPS4952589A (de) 1974-05-22
DE2330645A1 (de) 1974-01-24
NL7308278A (de) 1973-12-18
FR2188304B1 (de) 1977-07-22
DE2330645C3 (de) 1982-07-08
NL182107B (nl) 1987-08-03
IT986462B (it) 1975-01-30
FR2188304A1 (de) 1974-01-18
US3930305A (en) 1976-01-06

Similar Documents

Publication Publication Date Title
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3311635C2 (de)
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE3106202C2 (de)
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE3855469T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Gräben als Isolationszonen
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
EP0049392A2 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE3230077A1 (de) Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
EP0129045A1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE2140108A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3027954A1 (de) Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2818525A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
EP0028786A1 (de) Ionenimplantationsverfahren
DE2330645C3 (de) Verfahren zum Kontaktieren von integrierten Schaltungen
EP1344245B1 (de) Verfahren zum herstellen eines eine mikrostruktur aufweisenden festkörpers

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee