DE2323217B2 - Verfahren zur Herstellung von ebenen, passivierten pn-Übergängen - Google Patents
Verfahren zur Herstellung von ebenen, passivierten pn-ÜbergängenInfo
- Publication number
- DE2323217B2 DE2323217B2 DE19732323217 DE2323217A DE2323217B2 DE 2323217 B2 DE2323217 B2 DE 2323217B2 DE 19732323217 DE19732323217 DE 19732323217 DE 2323217 A DE2323217 A DE 2323217A DE 2323217 B2 DE2323217 B2 DE 2323217B2
- Authority
- DE
- Germany
- Prior art keywords
- silicon nitride
- layer
- silicon
- production
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021653 sulphate ion Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Weting (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von ebenen, passivierten pn-Übergängen mittels Diffusion
von Fremdstoffen in einem mit einer Maske versehenen Halbleiterkörper.
In der Halbleitertechnologie werden bei der Behandlung
von Halbleiterkörpern insbesondere dann, wenn man sie Diffusionsprozessen aussetzt, Masken aus
diffusionshemmenden Isolierschichten, zum Beispiel aus
Eigen- oder Fremdoxiden des betreffenden Halbleiterkörpers benutzt. Man erzeugt solche Maskierungsschichten durch bestimmte technologische Prozesse,
zum Beispiel durch thermische Oxidation oder pyrolitische Abscheidung, auf dem Halbleiterkörper. Eine
vielfach benutzte Maskierungsschicht ist Siliziumdioxid SiO2, da dieses Oxid sich durch eine hohe Stabilität und
eine gute diffusionshemmende Wirkung auszeichnet. Auch ein durch Zusätze verändertes Glas wird häufig als
Maskierungsschicht auf dem Halbleiterkörper verwendet. Auch eine Siliziumnitridschicht ist besonders; dann
als Maskierungsschicht geeignet, wenn verhindert werden soll, daß die darunterliegende Siliziumoberfläche
mit Sauerstoff in Berührung kommen soll. Bei den modernen technologischen Verfahren zur Herstellung
von Halbleiterbauelementen und integrierten Festkörperschaltungen, insbesondere bei dem bekannten
Planarverfahren werden mit Hilfe von Photogravierung und Ätztechnik öffnungen in die auf den Halbleiterkörper
aufgebrachte Maskierungsschicht eingebracht, so daß an diesen Stellen die Halbleiteroberfläche freigelegt
und hier die Eindiffusion von Fremdatomen vorgenommen werden kann.
Durch Eindiffusion von Fremdatomen in den Halbleiterkörper durch diese Öffnungen können im
Halbleiterkörper beispielsweise pn-Übergänge erzeugt werden. Da die Diffusion aber nach allen Richtungen in
gleicher Weise (isotrop) erfolgt, wächst in einem derartigen Planarverfahren die durch eindiffundierte
Fremdstoffe angereicherte Schicht auch seitlich unter die Siliziumdioxidschicht bis zu einer Entfernung von
der eingeätzten öffnung, die etwa der Schichttiefe entspricht, in die die Fremdstoffe unmittelbar unter der
öffnung eindiffundieren. Das hat zur Folge, daß der durch die Diffusion erzeugte pn-übergang zwar
unmittelbar unter der öffnung parallel zur Oberfläche τ des Halbleiterkörper verläuft, zur Seite hin aber, wo die
Halbleiteroberfläche von der Siliziumdioxidmaske bedeckt ist, sehr stark gekrümmt ist; vgl. zum Beispiel
DE-OS 17 89 055. In manchen Bauelementen würde man jedoch einen ebenen pn-Übergang bevorzugen, das
ίο heißt einen pn-übergang, der parallel zur Halbleiteroberfläche
verläuft und nicht am Rande gekrümmt ist.
Derartige ebene pn-Übergänge können nach einem anderen Verfahren, der sogenannten Mesa-Technik
hergestellt werden, bei welcher aus einem großflächig
ii diffundiertem pn-übergang dadurch einzelne Bauelemente
gebildet werden, daß man ein Netz von Gräben in die Oberfläche einätzt, welche bis in das unter der
obersten aktiven Schicht liegende Material hineinreichen; vgl. zum Beispiel DE-PS 12 32 269. Dieses
2i> Verfahren hat jedoch den Nachteil, daß der pn-Übergang
nach der Ätzung frei liegt, und den Umgebungseinflüssen ausgesetzt ist, also nicht passiviert ist.
Der Erfindung liegt die Aufgabe zugrunde, ein auf der
an sich bekannten Planartechnik beruhendes Verfahren
j'i zur Herstellung von ebenen passivierten pn-Übergängen
in einem Halbleiterkörper anzugeben.
Diese Aufgabe wird erfindungsgemäß durch folgende Verfahrensschritte gelöst:
— ganzflächiges Bedecken eines Substrates aus p(n)-Sii(l
lizium mit einer Schicht aus Siliziumnitrid,
— Herstellen von öffnungen aus den Siliziumnitridschicht
unter Anwendung an sich bekannter Photolack-Techniken,
— Erhitzen des Substrats in einer Atmosphäre aus u feuchtem Sauerstoff,
— selektives Abätzen der Siliziumnitridschicht,
— Diffusion von Fremdstoffen durch von Siliziumdioxidschichten
seitlich begrenzten öffnungen.
4(i Das erfindungsgemäße Verfahren besitzt den großen
Vorteil, daß bei seiner Anwendung nach der in der Halbleitertechnologie sehr gut bewährten Planartechnik
auch ebene pn-Übergänge hergestellt werden können, die zudem noch passiviert sind. Ein Ausführungsbeispiel
des erfindungsgemäßen Verfahrens wird anhand der Figur näher erläutert.
Das Substrat 1, ein Halbleiterkörper aus p- oder η-dotiertem Silizium wird zunächst ganzflächig mit
einer dünnen Schicht 2 aus Siliziumnitrid bedeckt. Eine
so derartige Siliziumnitridschicht kann auf der polierten
Oberfläche des Substrats in einem Quarzreaktor aus den Gasen Silan und Ammoniak abgeschieden werden,
wobei Stickstoff als Trägergas verwendet wird. Dabei liegt die Temperatur vorzugsweise bei 10000C. Unter
« Anwendung an sich bekannter Photolacktechniken (Metalloberfläche, 25, Heft 1 [1971], Seiten 16 bis 19)
werden anschließend öffnungen 4 in dieser Siliziumnitridschicht 2 erzeugt, die bis auf die Oberfläche des
Siliziumsubstrats hinunterreichen. Durch Glühen des
ho Siliziiimsubstrats mit den darauf befindlichen Siliziumnitridmasken
in einer Atmosphäre aus feuchtem Sauerstoff bei etwa 12000C wird, wie in Fig. c dargestellt,die
Oberfläche mit einer Siliziumdioxidschicht 3 bedeckt. Die Oberflächen der aus Siliziumnitrid bestehenden
ho Maskenbereiche überziehen sich dabei mit einer relativ
dünnen SiO2-Schicht, die eine endliche Dicke erreicht
und dann nicht mehr weiterwächst. Auf diese Weise wird an den von den Siliziumnitridmasken bedeckten
Stellen des Siliziumsubstrates 1 die Ausbildung einer Oxidschicht verhindert Im Bereich der aus der
Siliziuiunitridschicht 2 hergestellten öffnungen 4 bildet sich dagegen eine relativ dicke Siliziumdioxidschicht 3
aus. In einem weiteren Verfahrensschritt wird anschließend durch eine selektive Ätzung mit Phosphorsäure
die aus Siliziumnitrid bestehende Maskenschicht 2 entfernt Da die Phosphorsäure das Siliziumdioxid nichi
angreift, entsteht die in F i g. d abgebildete Anordnung, bei der sich Süziumdioxid-Masken 3 relativ weit in das
darunterliegende Substrat 1 erstrecken und eine öffnung 5 begrenzen. Bei der anschließenden Diffusion
von Fremdstoffen, wie beispielsweise Bor- oder Phosphoratomen durch die öffnung 5 zur Herstellung
der n- oder p-dotierten Schicht 6, die mit aem Substrat 1 einen pn-übergang 7 bildet wirken die vorhandenen
Oxidschichten 3 als Diffusionsmaske. Die Diffusionsbedingungen können dabei auf einfache Weise derart
gewählt werden, daß der pn-Übergang 7 nicht tiefer im Siliziumsubstrat 1 entsteht als die Unterkante der
Oxidschichten 3. Dadurch wird verhindert, daß der pn-Übergang 7 die sonst bei bekannten Verfahren der
Planartechnik entstehende seitliche Krümmung aufweist. Der nach dem Verfahren gemäß Fig.a bis e
hergestellte pn-Übergang 7 ist vollkommen eben und erstreckt sich parallel zur Oberfläche des Siliziumsubstrats I. Durch die Oxidschichten 3 ist der pn-Übergang
7 gleichzeitig zur Seite hin geschützt (passiviert).
Claims (2)
1. Verfahren zur Herstellung von ebenen, passivierten pn-Übergängen mittels Diffusion von
Fremdstoffen in einem mit einer Maske versehenen Halbleiterkörper, gekennzeichnet durch
folgende Verfahrensschritte:
— ganzflächiges Bedecken eines Substrates (1) aus p(n)-Silizium mit einer Schicht aus Siliziumnitrid
— Herstellen von Öffnungen (4) aus der Siliziumnitridschicht
(2) unter Anwendung von Photolacktechniken,
— Erhitzen des Substrats in einer Atmosphäre aus feuchtem Sauerstoff,
— selektives Abätzen der Siliziumnitridschicht (2),
— Diffusion von Fremdstoffen durch die von Siliziumdioxidschichten (3) seitlich begrenzte
öffnung (5).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur selektiven Abätzung der Siliziumnitridschichten
(2) Phosphorsäure verwendet wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19732323217 DE2323217B2 (de) | 1973-05-09 | 1973-05-09 | Verfahren zur Herstellung von ebenen, passivierten pn-Übergängen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19732323217 DE2323217B2 (de) | 1973-05-09 | 1973-05-09 | Verfahren zur Herstellung von ebenen, passivierten pn-Übergängen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2323217A1 DE2323217A1 (de) | 1974-11-21 |
| DE2323217B2 true DE2323217B2 (de) | 1980-11-13 |
Family
ID=5880300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732323217 Withdrawn DE2323217B2 (de) | 1973-05-09 | 1973-05-09 | Verfahren zur Herstellung von ebenen, passivierten pn-Übergängen |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2323217B2 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1005092A1 (de) * | 1998-11-26 | 2000-05-31 | STMicroelectronics S.r.l. | PN-übergangstruktur für hohe Durchbruchspannungen und diesbezügliches Herstellungsverfahren |
-
1973
- 1973-05-09 DE DE19732323217 patent/DE2323217B2/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE2323217A1 (de) | 1974-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2832740C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung | |
| DE1614999A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen mit einer einem vorgegebenen Flaechenmuster entsprechenden dielektrischen Schicht auf der Oberflaeche eines Halbleiterkoerpers | |
| WO1997004319A1 (de) | Verfahren zur herstellung von beschleunigungssensoren | |
| DE2641752C3 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
| DE3402629A1 (de) | Verfahren zur herstellung einer halbleitereinrichtung | |
| DE2615754C2 (de) | ||
| WO1999049521A1 (de) | Verfahren zur einseitigen dotierung eines halbleiterkörpers | |
| DE2103468C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE2149766A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE1963162B2 (de) | Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe | |
| DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
| DE1489240B1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE2506436C3 (de) | Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente | |
| DE2323217B2 (de) | Verfahren zur Herstellung von ebenen, passivierten pn-Übergängen | |
| EP1344245B1 (de) | Verfahren zum herstellen eines eine mikrostruktur aufweisenden festkörpers | |
| DE2755168A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE1908901C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen | |
| DE1614691B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE2658304A1 (de) | Halbleitervorrichtung | |
| DE1464921B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
| DE1614358C3 (de) | Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern | |
| DE3545239C2 (de) | Verfahren zur Herstellung eines Kontaktierungsbereichs auf einem strukturierten Halbleiterkörper | |
| DE1816082B2 (de) | ||
| DE2620814C3 (de) | Verfahren zur Herstellung einer dielektrisch isolierten Unterlage fur integrierte Halbleiterschaltungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OF | Willingness to grant licences before publication of examined application | ||
| OD | Request for examination | ||
| 8263 | Opposition against grant of a patent | ||
| 8239 | Disposal/non-payment of the annual fee |