DE2317514B1 - Lotverbindung zwischen einem Halbleiterkörper und einem Trägerteil - Google Patents

Lotverbindung zwischen einem Halbleiterkörper und einem Trägerteil

Info

Publication number
DE2317514B1
DE2317514B1 DE2317514A DE2317514A DE2317514B1 DE 2317514 B1 DE2317514 B1 DE 2317514B1 DE 2317514 A DE2317514 A DE 2317514A DE 2317514 A DE2317514 A DE 2317514A DE 2317514 B1 DE2317514 B1 DE 2317514B1
Authority
DE
Germany
Prior art keywords
solder
semiconductor body
soft
solder connection
elevations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2317514A
Other languages
English (en)
Other versions
DE2317514A1 (de
DE2317514C2 (de
Inventor
Erich 7800 Freiburg Anders
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19732317514 priority Critical patent/DE2317514C2/de
Priority claimed from DE19732317514 external-priority patent/DE2317514C2/de
Priority to CH43774A priority patent/CH570341A5/xx
Publication of DE2317514B1 publication Critical patent/DE2317514B1/de
Publication of DE2317514A1 publication Critical patent/DE2317514A1/de
Application granted granted Critical
Publication of DE2317514C2 publication Critical patent/DE2317514C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

  • Ein Vorteil der Lotverbindung nach der Erfindung besteht in der leichten Herstellbarkeit des Trägerteilsl, der im Hinblick auf eine gute Wärmeableitung vorzugsweise aus Kupfer gefertigt wird. Die nach der Erfindung vorgesehenen Erhöhungen 2 werden ohne Fertigungsschwierigkeiten mittels eines einfachen Prägevorganges hergestellt. Bei einem Ausführungsbeispiel betrug die Höhe der Erhöhungen 2 über der sonst ebenen Fläche 3 des Trägerteils 1 30 zm und der Abstand 4 2 mm. Durch die Erhöhungen 2 ist bei leichter Druckausübung auf den Halbleiterkörper5 gewährleistet, daß bei Schmelzen des Lotes 6 die Dicke der Lotschicht genau und reproduzierbar durch die Höhe der Erhöhungen 2 eingestellt ist. Es ergibt sich auch der Vorteil, daß das geschmolzene Lot sich ungehindert und weitgehend blasenfrei im Zwischenraum zwischen der Trägerfläche 3 und der auf den Erhöhungen 2 liegenden Oberflächenseite des Halbleiterkörpers 5 ausfüllen kann. Da die Auflagefläche zwischen dem Halbleiterkörper 5 und den Erhöhungen gegenüber der Gesamtfläche der Lotverbindung vernachlässigbar klein ist, liegt praktisch eine einheitliche Lotschicht gleichmäßiger Dicke vor.
  • Beim Ausführungsbeispiel gemäß der Fig.1 ist ein Trägerteil 1 aus Kupfer in den Stahlbodenteil 7 eines Gehäuses eingepreßt. Da die Erhöhungen 2 bei diesem Einpreßvorgang bereits gleichzeitig hergestellt werden können, ist kein zusätzlicher Arbeitsgang erforderlich, so daß die Realisierung einer Lotverbindung nach der Erfindung kaum Mehrkosten verursachen dürfte.
  • In der Fig. 2, in der die Schnittlinie A-A strichpunktiert eingetragen ist, entlang der der Trägerteil 1 der F i g. 1 senkrecht zur Lotfläche geschnitten worden ist, sind vier Erhöhungen 2 gezeichnet. Wie an Hand der vorstehenden Beschreibung der Herstellung einer Lotverbindung nach der Erfindung ohne weiteres erkennbar ist, genügen bereits drei Erhebungen (Dreipunktlagerung), um sicherzustellen, daß reproduzierbar definierte Lotschichtdicken erhalten werden.

Claims (6)

  1. Patentansprüche: 1. Lotverbindung zwischen einem plattenförmigen Halbleiterkörper und einem eine Oberflächenseite des Halbleiterkörpers bedeckenden Trägerteil, der mit in die Lotschicht zwischen dem Halbleiterkörper und dem Trägerteil ragenden Erhöhungen auf einer ebenen Lotfläche versehen ist, dadurch gekennzeichnet, daß die Grundfläche der Erhöhungen (2) weniger als 5 ovo der Gesamtfläche der Lotverbindung ausmacht, daß mindestens drei Erhöhungen (2) am Trägerteil (1) angebracht sind, deren Höhe 20 bis 100 ym beträgt, und daß ein Weichlot verwendet wird, welches mit dem Halbleitermaterial nicht legiert.
  2. 2. Lotverbindung nach Anspruch 1, dadurch gekennzeichnet, daß die Erhöhungen (2) und der Trägerteil (1) einen einheitlichen Körper bilden.
  3. 3. Lotverbindung nach Anspruch 1 oder 2, gekennzeichnet durch einen Trägerteil (1) aus Kupfer und einen Halbleiterkörper (5) aus Silicium.
  4. 4. Lotverbindung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch ein Weichlot mit einem Schmelzpunkt von mehr als 2500 C.
  5. 5. Lotverbindung nach Anspruch 4, gekennzeichnet durch ein Zinn-Gold-Weichlot.
  6. 6. Lotverbindung nach Anspruch 4, gekennzeichnet durch ein Blei-Silber-Indium-Weichlot.
    Aus der deutschen Patentschrift 1116827 ist eine Lotverbindung zwischen einem plattenförmigen Halbleiterkörper und einem mit einer Metall auflage versehenen Trägerteil bekannt, wobei die Metallauflage mit in die als Lotschicht verwendete Legierungselektrode ragenden Erhöhungen in Form eines Waffelmusters versehen ist. Durch eine solche Lotverbindung sollen schädliche durch Wärmespannungen verursachte Scherkräfte vermieden werden, welche bei Fehlen der Erhöhungen durch Wulstbildung des erstarrenden Lotes am Rande der Lotverbindung zu Rissen im Halbleiterkörper führen können und letzten Endes durch unterschiedliche Wärmeausdehnungskoeffizienten der benachbarten Materialien an der Lotverbindung entstehen.
    Bei Verwendung der Erhöhungen als Abstandhalter bei der bekannten Lotverbindung zur Oberfläche eines Halbleiterkörpers würden die vielen Auflagepunkte etwa 30 bis 40 O/o der gesamten Kristallfläche ausmachen und damit die thermischen Scherkräfte nicht mehr auffangen, selbst wenn ein Lot verwendet würde, das keine Ermüdungserscheinungen bei thermischen Wechselbeanspruchungen aufwiese. Es ist bekannt, daß besonders Blei-Zinn-Lote solche schädlichen Ermüdungserscheinungen bei Wechselbeanspruchungen von Halbleitergleichrichtern zeigen, so daß die Lotverbindung allmählich gelockert wird.
    Bei einem ähnlichen Verfahren der deutschen Auslegeschrift 1 272457 wird ein mit einer als Sammelbecken für das schmelzende Lot dienenden Öffnung oder Vertiefung bzw. Öffnungen oder Vertiefungen versehener Trägerteil zusätzlich mit Erhöhungen in Form kreuzweise eingepreßter Kerben versehen und eine Oberflächenseite des zu verlötenden Halbleiterkörpers über die Öffnung gebracht. Bei diesem Verfahren muß aber eine Verschlechterung der Wärmeableitung in Kauf genommen werden.
    Bei der Lotverbindung nach Anspruch 1 wird zwischen der Oberflächenseite des zu verlötenden Halbleiterkörpers und dem Trägerkörper eine Weichlotschicht angeordnet, um die Scherkräfte, welche auf Grund der unterschiedlichen thermischen Ausdehnungskoeffizienten vom Halbleitermaterial und dem Material des Trägerteils auftreten, aufzufangen. Die Erfindung geht von der Erkenntnis aus, daß es bei einer besonderen Dickenbemessung und Zusammensetzung der Weichlotschicht ohne wesentliche Verschlechterung der Wärmeableitung möglich ist, Ermüdungserscheinungen in der Weichlotschicht auszuschließen. Auf Grund dieser Erkenntnis ergab sich die Notwendigkeit, in der Großfertigung die Dicke der Lotschicht reproduzierbar und genau einzustellen.
    Aufgabe der Erfindung ist daher, bei geringem Kostenaufwand die Dicke der Lotschichten reproduzierbar und definiert einzustellen.
    Die Erfindung betrifft eine Lotverbindung zwischen einem plattenförmigen Halbleiterkörper und einem eine Oberflächenseite des Halbleiterkörpers bedeckenden Trägerteil, der mit in die Lotschicht zwischen dem Halbleiterkörper und dem Trägerteil ragenden Erhöhungen auf einer ebenen Lotfläche versehen ist.
    Die vorstehend genannte Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Grundfläche der Erhöhungen weniger als 5 °/o der Gesamtfläche der Lotverbindung ausmacht, daß mindestens drei Erhöhungen am Trägerteil angebracht sind, deren Höhe 20 bis 100 Fm beträgt, und daß ein Weichlot verwendet wird, welches mit dem Halbleitermaterial nicht legiert.
    Vorzugsweise werden Weichlote mit Schmelzpunkten von mehr als 2500 C verwendet; normalerweise weisen die üblichen Blei-Zinn-Weichlote Schmelzpunkte von weniger als 2500 C auf. In diesem Zusammenhang wurden Zinn-Gold-Weichlote und Blei-Silber-Indium-Weichlote mit einem Schmelzpunkt von mehr als 2500 C als geeignet ermittelt.
    Diese Weichlote weisen auch im Vergleich zu herkömmlichen Blei-Zinn-Loten im allgemeinen geringere Ermüdungserscheinungen bei Wechselbeanspruchungen auf.
    Die Bedingung, daß das verwendete Weichlot mit dem Halbleitermaterial nicht legiert, kann stets dadurch eingehalten werden, daß zwischen bzw. an der zu verlötenden Oberfläche des Halbleiterkörpers eine Zwischenschicht verwendet wird, die ein Legieren des Weichlotes mit dem Halbleitermaterial ausschließt. Durch eine solche Zwischenschicht ist gewährleistet, daß die Eigenschaften und die Dicke der Lotverbindung in der Großfertigung reproduzierbar bleiben.
    Die Erfindung wird im folgenden an Hand der Zeichnung erläutert, deren F i g. 1 eine Lotverbindung nach einer Ausführungsform der Erfindung im Längsschnitt durch einen Trägerteil und den daran angelöteten Halbleiterkörper und die Fig. 2 einen Trägerteil in Aufsicht veranschaulichen.
DE19732317514 1973-04-07 1973-04-07 Lotverbindung zwischen einem Halbleiterkörper und einem Trägerteil Expired DE2317514C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19732317514 DE2317514C2 (de) 1973-04-07 Lotverbindung zwischen einem Halbleiterkörper und einem Trägerteil
CH43774A CH570341A5 (de) 1973-04-07 1974-01-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732317514 DE2317514C2 (de) 1973-04-07 Lotverbindung zwischen einem Halbleiterkörper und einem Trägerteil

Publications (3)

Publication Number Publication Date
DE2317514B1 true DE2317514B1 (de) 1974-10-10
DE2317514A1 DE2317514A1 (de) 1974-10-10
DE2317514C2 DE2317514C2 (de) 1976-09-02

Family

ID=

Also Published As

Publication number Publication date
CH570341A5 (de) 1975-12-15
DE2317514A1 (de) 1974-10-10

Similar Documents

Publication Publication Date Title
DE1300788C2 (de) Verfahren zur herstellung kugeliger loetperlen auf traegerplatten
DE60111330T2 (de) Lötstruktur und elektronische leiterplatte
DE3442537A1 (de) Verfahren zum blasenfreien verbinden eines grossflaechigen halbleiter-bauelements mit einem als substrat dienenden bauteil mittels loeten
DE2944368A1 (de) Verfahren zum verbinden nicht-loetbarer oberflaechen
DE2817480C2 (de) Hybridschaltung, die mit einer Halbleiterschaltung versehen ist
DE2807350C2 (de) Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis
DE2735493C2 (de) Verfahren zur Herstellung einer Flüssigkristallzelle und danach hergestellte Flüssigkristallzelle
DE2730566B2 (de) Halbleitervorrichtung mit einem pn-Übergang und Verfahren zu ihrer Herstellung
DE1627762A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2159531B2 (de) MetaU-Keramik-Durchführung
DE3625543C2 (de)
DE3322674A1 (de) Kondensator
DE1915148C3 (de) Verfahren zur Herstellung metallischer Höcker bei Halbleiteranordnungen
DE1646795C3 (de) Trägerkörper für einen Halbleiterkörper einer Halbleiteranordnung und Verfahren zu seiner Herstellung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2528000B2 (de) Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen
EP0090079A2 (de) Substrat
DE2317514B1 (de) Lotverbindung zwischen einem Halbleiterkörper und einem Trägerteil
DE2317514C2 (de) Lotverbindung zwischen einem Halbleiterkörper und einem Trägerteil
DE1540268B2 (de) Verfahren zur herstellung einer thermodruckverbindung zwischen metallen und nicht metallischen stoffen und vorrichtung zur durdurchfuehrung des verfahrens
DE2157766C3 (de) Gasentladungs-Anzeigevorrichtung
DE3413264C2 (de) Verfahren zur Herstellung einer Bitumenbahn mit mehreren Bitumenschichten
DE7026304U (de) Halbleiterscheibe mit vorgeformten goldenen loetbereichen.
DE1483293C (de) Legierung fur eine Siliziumdiode mit ubersteüer Grenzflache und veränderlicher Kapazität und Verfahren zu ihrer Herstel lung
DE2749428C2 (de) Halterungsvorrichtung für einen plattenförmigen Resonator

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee