DE2309186B2 - Speicheranordnung - Google Patents
SpeicheranordnungInfo
- Publication number
- DE2309186B2 DE2309186B2 DE2309186A DE2309186A DE2309186B2 DE 2309186 B2 DE2309186 B2 DE 2309186B2 DE 2309186 A DE2309186 A DE 2309186A DE 2309186 A DE2309186 A DE 2309186A DE 2309186 B2 DE2309186 B2 DE 2309186B2
- Authority
- DE
- Germany
- Prior art keywords
- lines
- amplifier
- read
- potentials
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
(5 6) des Leseverstärkers im voneinander getrenn- 10 Symmetrien der Leitungskapazitäten bewirken jedoch
unterschiedlich·' A'.!F°!e"-hsströme in den beider, Leitungszweigen,
so daß ein vom tatsächlichen Lesesignal unabhängiger Differenzstrom zu Beginn eines Lesevorganges
an den Eingängen des Leseverstärkers auftritt. Es ist deshalb erforderlich, daß zuerst alle Ausgleichsströme
abklingen, bevor das eigentliche Nutzsignal gelesen werden kann. Die Zugriffszeit des
Speichers wird daher um die für die Ausgleichsvorgänge
benötigte Zeitspanne verlängert,
so Es ist somit die Aufgabe der vorliegenden Erfindung, eine Speicheranordnung mit über Schaller mit den Eingängen eines Leseverstärktrs verbindbaren Leseleitungen zu scharfen, bei der eine Verkürzung des Lesevorganges und damit der Zugriffszeit erreicht wird.
so Es ist somit die Aufgabe der vorliegenden Erfindung, eine Speicheranordnung mit über Schaller mit den Eingängen eines Leseverstärktrs verbindbaren Leseleitungen zu scharfen, bei der eine Verkürzung des Lesevorganges und damit der Zugriffszeit erreicht wird.
ten Zustand denselben, von den extern angelegten Betriebspotentialen (Vn\ Masse) verschiedenen
Wert aufweisen und von einem gemeinsamen Potential abgeleitet sind.
2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Potentiale der Leseleitungen
und der Eingangsleitungen des Leseverstärkers über einander entsprechende Bauelemente einer
integrierten Halbleiterschaltungsanordnung vom gemeinsamen Potential abgeleitet sind.
3. Speicheranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Potentiale der Leseleitungen
und der Eingangsleitungen des Leseverstärkers jeweils über Diodenspannungsabfälle bewirkende
sind.
4. Speicheranordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß zur Erzielung definierter
Spannungsabfälle an in Reihe geschalteten Widerständen mindestens einem dieser Widerstände
eine Diode parallel geschaltet ist.
Bauelemente vom gemeinsamen Potential abgeleitet ="5 Diese Aufgabe wird bei der anfangs genannten
Speicheranordnung erfindungsgemäß dadurch gelöst, daß die Potentiale der Leseleitungen und der zugeordneten
Eingangsleitungen des Leseverstärkers im voneinander getrennten Zustand denselben, von den
extern angelegten Betriebspotentialen verschiedenen Wert aufweisen und von einem gemeinsamen Potential
abgeleitet sind. Vorzugsweise sind die Potentiale der Leseleitungen und der Eingangsleitungen des Leseverstärkers
über einander entsprechende Bauelemente einer integrierten Halbleiterschaltungsanordnung vom
gemeinsamen Potential abgeleitet. Die Potentiale der Leseleitungen und der Eingangsleitungen des Leseverstärkers
sind vorteilhaft jeweils über Diodenspannungsabfälle bewirkende Bauelemente vom gemeinsamen
Potential abgeleitet.
Die Erfindung wird in folgenden an Hand eines in den Figuren dargestellten Ausführungsbeispieles näher
erläutert.
Es zeigt:
Fig. 1 das Prinzipschallbild einer Speicheranordnung mit einer Speichermatrix und einem Leseverstärker
und j,
Fig. 2 das Schaltbild eines Leseverstärkers und einer Anordnung zur Erzeugung der Potentiale für die Leseleitungen
und die Verstärkereingangsleitungen.
In Fig. 1 ist eine εη sich bekannte Speichermatrix 1
in Blockdarstellung gezeigt, die eine größere Anzahl von Leseleitungspaaren aufweist. Es sind in Fig. 1 der
Übersichtlichkeit wegen nur die drei Leseleitungspaare 2.1, 2.2 und 2.3 dargestellt. Mit jedem Leseleitungspaar
ist einer der Schalter 3.1, 3.2 und 3.3 verbunden. Die durch die Schalter von der Speichermatrix getrennten
Enden der Leseleitungen sind zu einem Paar Eingangsleitungen des Leseverstärkers 4 zusammengefaßt.
Es kann somit jedes Leseleitungspaar durch Betätigen des zugeordneten Schalters selektiv mit den Eingängen
des Leseverstärkers verbunden werden.
In Fig. 2 ist eine Schaltungsanordnung gezeigt, durch die die zu beiden Seilen der geöffneten Schalter
3.1, 3.2 und 3.3 in Fig. I angeordneten, jeweils Voneinander
getrennten Leitungsteile auf gleiches Poten-
Die Erfindung betrifft eine Speicheranordnung mit mehreren voneinander getrennten Leseleitungen, die
jeweils einzeln oder paarweise selektiv an einen Leseverstärker geschaltet werden können.
Bei Halbleiterspeicher!! sind die einzelnen Speicherzellen
im allgemeinen in Matrixform angeordnet. Bei wortorganisierten Speichern stellen dabei die Zeilenleitungen
gewöhnlich die Wortleitungen dar, während die Spaltenleitungen den Bitleitungen entsprechen. Die
Bitleitungen werden dabei gleichzeitig als Leseleitungen verwendet. Für jede Spalte einer Speichermatrix erhält
man somit eine Leseleitung bzw. ein Leseleitungspaar. Da einer Speichermatrix oder sogar mehreren Speichermatrizen
jeweils nur ein Leseverstärker zugeordnet ist, kann bei einem Lesevorgang immer nur das mit einer
zu lesenden Speicherzelle verbundene Leseleitungspaar an den Eingang des Leseverstärkers angeschlossen
werden. Zur Auswahl des betreffenden Leseleitungspaares müssen daher zwischen den einzelnen Leseleitungen
und dem Leseverstärker Schalter angeordnet werden, von denen während eines Lesevorganges nur
die jeweils einem Leseleitungspaar zugeordneten Schalter geschlossen sind.
Die Leseleitungen und die Eingangsleitungen des Leseverstärkers sollen bei geöffneten Schaltern auf
gleiche Potentiale gebracht werden. Die Kapazitäten dieser voneinander getrennten Leitungen werden jedoch
von verschiedenen Sfiannungsquellen aufgeladen. Durch Schwankungen der zugeführten Versorgungsspannungen sowie durch die Toleranzen der einzelnen
bauelemente laßt es sich jedoch kaum vermeiden, daß die Potentiale der Leseverstärkereingänge voneinander
6o tial gebracht werden. Weiterhin cnthült die
den Si.haltungsaufbau des Lcsovcrstärkcrs.
den Si.haltungsaufbau des Lcsovcrstärkcrs.
Fic. 2
Die Leitungen 5 und 6 stellen die Eingangsleitungen des Leseverstärker dar. Das auf diesen Leitungen
herrschende Potential ist mit Vnsi und Vns-i bezeichnet.
In die Leitungen 5 und 6 sind Feldeffekttransistoren 7 und 8 eingesetzt, die einem der Schalter 3.1, 3.2
oder 3.3 in Fig. 1 entsprechen. Durchfeinen geeigneten, an die Tor-Elektroden der Feldeffekttransistoren /
und 8 angelegten Impuls können diese in den leitenden
Zustand versetzt werden. Die Leitungen 9 und lü in Fig. 2 entsprechen einem der 1 cselei^r^gspaare 2.1.
2.2 oder 2.3 in'Fig. I. Die Felocffekttransistoren 11
Und 12 sind in Folge eines geeigneten Potentials an diesen Tor-Elektroden normalerweise stark leitend, so
daß das in der gezeigten Schaltungsanordnung erzeugte Potential l'n auf diese Leitungen übertragen wird. Die
Feldeffekttransistoren 11 und 12 werden gesperrt, wenn die Feldeffekttransistoren 7 und 8 in den leitenden
Zustand gebracht werden.
Der Leseverstärker enthält einen aus den Tran- $istoren 13 und 14 gebildeten und von den Eingangs-
«ignalen gesteuerten Differenzverstärker sowie zwei Emitterfolger 15 und 16 und Rückkopplungswiderstände
17 und 18. Die Dioden 19 und 20 dienen zur Erhöhung des dynamischen Bereiches des Verstärkers
für an beiden Eingängen auftretende Störsignale. Zwischen den Punkten 21 und 22 wird die Ausgangsspannung
des Leseverstärkers abgenommen.
Die aus den Transistoren 23 und 24. der Diode 25 und dem Widerstand 26 gebildete Anordnung ist als
Stromquelle für den Differenzverstärker vorgesehen Der über den Transistor 24 fließende SKom /i stellt
sich dabei so ein, daß am Widerstand 26 gerade eine Basis-Emitter-Spannung(K/jf;) abfällt. Dieser Zustand
wird durch die dem Widerstand 26 parallel geschaltete Diode 25 bewirkt. Im signallosen Zustand, d. h. bei
Vnsi = Vbs2, teilt sich der Strom in zwei einander
gleich große Ströme /, und /3 auf, die über jeweils einen der Transistoren 13 und 14 fließen. Jeder der
beiden Widerstände 27 und 28 besitzt einen doppelt so großen Wert wie der Widerstand 26. Damit entspricht
der an diesen Widerständen auftretende Spannungsabfall ebenfalls einer un einem Basis-Emitter-Übergang
bzw. einer Diode abfallenden Spannung. Die Widerstände 17 und 18 sind so dimensioniert, daß
der an ihnen auftretende Spannungsabfall vernachlässigbar klein ist.
Die Erzeugung der Potentiale V bsi. Vη si und Vn
im signallosen Zustand erfolgt mit Hilfe eines Spannungsteilers aus den Widerständen 29 und 30, den
Dioden 25, 31, 32, 33, 34, 35 und 36 und dem Transistor 23. Dieser Spannungsteiler liegt zwischen dem
zugeführten Potential Vu und Erdpotential.
Ausgehend von dem Potential V\ an der Basis des Transistors 37 erhält man für das Potential Vnsi:
abfall V be an einem Basis-Emitter-Übergang bzw.
einer Diode enbprieht und daß der Spannungsabfall am Widerstand 17 sehr viel kleiner als ein Diodenspannungsabfall
uiftl damit vernachlässigbar ist. Für die Erzeugung des Potentials Vnsi gilt die sinngemäße
Betrachtung, d. h. es ergibt sich ebenfalls
V β si — I ι — 4 ■ Vhe-
Das Potential Vn ist um die an den Dioden 32 und
ίο 33 und die an den Basis-Emitter-Strecken der Transistoren
SH und 39 auftretenden Spannungen niedriger als das Potential V\ an der Basis des Transistors 37. Es
gilt also auch hier: Vn = V\ -- 4 · Vhe-
Somit ist sichergestellt, daß die Leseleilungen des
Speichers und die Eingangsleitungen des zugeordneten Lese\erstärkers im voneinander getrennten Zustand
das gleiche Potential aufweisen und daß beim Zusammenschalten dieser Leitungen keine Ausgleichsströme auftreten. Der Lesevorgang kann daher unver-
zögert durchgeführt werden, wodurch eine nicht zu vernachlässigende Verkürzung der Zugriffszeit erreicht
wird..
Da die in Fig. 2 dargestellte Schaltungsanordnung vorzugsweise in integrierter Technik ausgebildet wird.
wirken sich durch die Herstellung bedingte Schwankungen der elektrischen Eigenschaften für alle einander
entsprechenden Bauelemente in gleicher Weise aus. Eine Erhöhung b/w. Erniedrigung der Spannung
Vhe gegenüber dem vorgegebenen Mittelwert tritt bei
allen Dioden und Transistoren gleichzeitig auf. so daß
die Potentiale
V\ —
VnE(IS) =
) — V ns (27) — VnE ab)
i — 4 · VbE-
und Vns2 zwar von ihrem
Diese Beziehung ergibt sich dadurch, daß am Widerstand 27 eine Spannung auftritt, die dem Spannungsvorgegebenen
Wert abweichen, jedoch untereinander gleich sind. Die Widerstände 26, 27 und 28 können
bei den einzelnen Schaltungsanordnungen in ihrem absoluten Wert relativ stark voneinander abweichen;
das Verhältnis der Werte der Widerstände 26 und 27 zu dem des Widerstands 28 ergibt bei einer Schaltungsanordnung
jedoch relativ genau den gewünschten Wert. Da am Widerstand 26 in Folge der parallel geschalteten
Diode 25 in jedem Fall die Spannung VnE auftritt,
ist sichergestellt, daß der Spannungsabfall an den beiden Widerständen 27 und 28 mit relativ hoher
Genauigkeit einem Diodenspannungsabfall entspricht. Die in integrierter Technik hergestellte Schaltungsanordnung
bietet somit eine Gewähr dafür, daß die Potentiale Vn, Vbsi und Vns2 mit ausreichender
Genauigkeit miteinander übereinstimmen.
Für die Widerstände der in Fig. 2 dargestellten Schaltungsanordnung und die darin auftretenden
Potentiale gelten bespielsweise etwa folgende Werte:
Widerstände 17 und 18: je 2.0 kü
Widerstand 26: 0.72 kü
Widerstände 27 und 28: je 1.44 kü
Widerstand 29: 1,9 k Ω
Widerstand 26: 0.72 kü
Widerstände 27 und 28: je 1.44 kü
Widerstand 29: 1,9 k Ω
Widerstand 30: 0,85 kü
Widerstand 40: 2.0 kü
Potential V11: 9,5 Volt
Potentiale Vn. Vnsi und f'«.s2: je 3.6 Volt.
Widerstand 40: 2.0 kü
Potential V11: 9,5 Volt
Potentiale Vn. Vnsi und f'«.s2: je 3.6 Volt.
Hierzu I Blatt Zeichnungen
Claims (1)
1. Speicheranordnung mit mehreren voneinander getrennten Lcbjleitungcn, die jeweils einzeln oder
paarweise selektiv an einen Leseverstärker geschaltet
weiden können, dadurch gekennzeichnet, daß die Potentiale der Leseleitungen
(9, 10) und der zugeordneten Eingangsleitungen abweichen. Beim Zusammenschalten eines Leseleitungspaares
und der Verstärkereingangsleitungen fließen daher zunächst auf Grund der unterschiedlichen
Potentiale kapazitive Ausgleichsströme. Da der 1 e?.*.
verstärker im allgemeinen als Differenzverstärker ausgebildet ist, machen sich diese Ausgieichsblröme nicht
störend bemerkbar, wenn die Kapazitäten der beiden den Verstärkereingängen zugeordneten Leitup.gs.-.-A-cige
übereinstimmen. Nicht zu verhindernde geringe
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732309186 DE2309186C3 (de) | 1973-02-23 | Speicheranordnung | |
GB99674A GB1401262A (en) | 1973-02-23 | 1974-01-09 | Data storage apparatus |
FR7404765A FR2219491B1 (de) | 1973-02-23 | 1974-02-12 | |
JP1961274A JPS546172B2 (de) | 1973-02-23 | 1974-02-20 | |
US446033A US3899777A (en) | 1973-02-23 | 1974-02-25 | Means for equalizing line potential when the connecting switch is open |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732309186 DE2309186C3 (de) | 1973-02-23 | Speicheranordnung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2309186A1 DE2309186A1 (de) | 1974-09-05 |
DE2309186B2 true DE2309186B2 (de) | 1975-06-12 |
DE2309186C3 DE2309186C3 (de) | 1976-01-22 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
JPS546172B2 (de) | 1979-03-26 |
FR2219491A1 (de) | 1974-09-20 |
JPS49115740A (de) | 1974-11-05 |
FR2219491B1 (de) | 1976-11-26 |
GB1401262A (en) | 1975-07-16 |
US3899777A (en) | 1975-08-12 |
DE2309186A1 (de) | 1974-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4128918C2 (de) | Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen | |
DE3013333C2 (de) | ||
DE2010366A1 (de) | Verfahren und Einrichtung zum elektronischen Einschreiben in einen nur zum Ablesen bestimmten Impedanzspeicher | |
DE3041176A1 (de) | Halbleiterspeichervorrichtung | |
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
DE3716518A1 (de) | Halbleiterspeichervorrichtung | |
DE3215671C2 (de) | Programmierbare Logikanordnung | |
DE2001471C3 (de) | Bitorientierte Speicheranordnung und Verfahren zur Vermeidung des Einschreibens von Informationen in nur ueber eine Zeilenleitung angesteuerte Speicherzellen einer bitorientierten Speicheranordnung | |
DE2646653C3 (de) | ||
DE2347968A1 (de) | Assoziative speicherschaltung | |
DE3133684A1 (de) | "elektronische analoge schaltvorrichtung" | |
DE2203456B2 (de) | Aus Transistoren aufgebaute bistabile Multivibratorschaltung vom Master/Slave-Typ | |
DE3844154A1 (de) | Verteilte lesesteuerschaltung fuer einen leseverstaerker einer speichereinrichtung | |
DE2006987A1 (de) | Automatische Prüfvorrichtung für Rechenanlagen | |
DE2505245C3 (de) | ||
DE3615383A1 (de) | Eine schaltung zur verschiebung des eingangspegels eines digital-analog-wandlers | |
DE2309186C3 (de) | Speicheranordnung | |
DE3603799A1 (de) | Stromspiegelschaltung | |
DE2805475A1 (de) | Digitalanalogwandler mit binaer- und bcd-betriebsart | |
DE2309186B2 (de) | Speicheranordnung | |
EP0149109A2 (de) | Integrierte Halbleiterschaltung mit einem Ringoszillator | |
DE2803099C3 (de) | Digital-Analog-Umsetzer in integrierter Schaltungstechnik | |
DE1952927B2 (de) | Schaltungsanordnung zur regelung der daempfung einer leitung, insbesondere fernmeldeleitung | |
DE2840349A1 (de) | Elektronische umschaltvorrichtung | |
DE1299035B (de) | Schaltung zum Einschreiben in einen Matrixspeicher oder zum Ablesen aus einem Matrixspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |