DE2309186A1 - Speicheranordnung - Google Patents

Description

Die Erfindung betrifft eine Speicheranordnung mit mehreren voneinander getrennten Leseleitungen, die jeweils einzeln oder paarweise selektiv an einen Leseverstärker geschaltet werden können.

Bei Halbleiterspeichern sind die einzelnen Speicherzellen im allgemeinen in Matrixform angeordnet. Bei wortorganisierten Speichern stellen dabei die Zeilenleitungen gewöhnlich die Wortleitungen dar, während die Spaltenleitungen den Bitleitungen entsprechen. Die Bitleitungen werden dabei gleichzeitig als Leseleitungen verwendet. Für jede Spalte einer Speichermatrix erhält man somit eine Leseleitung bzw. ein Leseleitungspaar. Da einer Speichermatrix oder sogar mehreren Speichermatrizen jeweils nur ein Leseverstärker zugeordnet ist, kann bei einem Lesevorgang immer nur das mit einer zu lesenden Speicherzelle verbundene Leseleitungspaar an den Eingang des Leseverstärkers angeschlossen werden. Zur Auswahl des betreffenden Leseleitungspaares müssen daher zwischen den einzelnen Leseleitungen und dem Leseverstärker Schalter angeordnet wer-

409836/0543

den, von denen während eines Lesevorganges nur die jeweils einem Leseleitungspaar zugeordneten Schalter geschlossen sind.

Die Leseleitungen und die Eingangsleitungen des Leseverstärkers sollen bei geöffneten Schaltern auf gleiche Potentiale gebracht werden. Die Kapazitäten dieser voneinander getrennten Leitungen werden jedoch von verschiedenen Spannungsquellen aufgeladen. Durch Schwankungen der zugeführten Versorgungsspannungen sowie durch die Toleranzen der einzelnen Bauelemente läßt es sich jedoch kaum vermeiden, daß die Potentiale der Leseverstärkereingänge voneinander abweichen. Beim Zusammenschalten eines Leseleitungspaares und der Verstärkereingangsleitungen fließen daher zunächst aufgrund der unterschiedlichen Potentiale kapazitive Ausgleichsströme. Da der Leseverstärker im allgemeinen als Differenzverstärker ausgebildet ist, machen sich diese Ausgleichsströme nicht störend bemerkbar, wenn die Kapazitäten der beiden den Verstärkereingängen zugeordneten Leitungszweige übereinstimmen. Nicht zu verhindernde geringe Unsymmetrien der Leitungskapazitäten bewirken jedoch unterschiedliche Ausgleichsströme in den beiden Leitungszweigen, so daß ein vom tatsächlichen Lesesignal unabhängiger Differenzstrom zu Beginn eines Lesevorganges an den Eingängen des Leseverstärkers auftritt. Es ist deshalb erforderlich, daß zuerst alle Ausgleichsströme abklingen, bevor das eigentliche Nutzsignal gelesen werden kann. Die Zugriffszeit des Speichers wird daher um die für die Ausgleichsvorgänge benötigte Zeitspanne verlängert.

Es ist somit die Aufgabe der vorliegenden Erfindung, eine Speicheranordnung mit über Schalter mit den Eingängen eines Leseverstärkers verbindbaren Leseleitungen zu schaffen, bei der eine Verkürzung des Lesevorganges und damit der Zugriffszeit erreicht wird. Diese Aufgabe wird bei der anfangs genannten Speicheranordnung erfindungsgemäß dadurch gelöst, daß die Potentiale der Leseleitungen und der zugeordneten Eingangsleitungen des Leseverstärkers im voneinander getrennten Zustand

GE 972 O39 409836 /0543

gleichen Wert aufweisen und von einem gemeinsamen Potential abgeleitet sind. Vorzugsweise sind die Potentiale der Leseleitungen und der Eingangsleitungen des Leseverstärkers über einander entsprechende Bauelemente einer integrierten Halbleiterschaltungsanordnung vom gemeinsamen Potential abgeleitet. Die Potentiale der Leseleitungen und der Eingangsleitungen des Leseverstärkers sind vorteilhaft jeweils über Diodenspannungsabfälle bewirkende Bauelemente vom gemeinsamen Potential abgeleitet.

Die Erfindung wird in folgenden anhand eines in den Figuren dargestellten Ausführungsbeispieles näher erläutert.

Es zeigen:

Fig. 1 das Prinzipschaltbild einer Speicheranordnung

mit einer Speichermatrix und einem Leseverstärker und

Fig. 2 das Schaltbild eines Leseverstärkers und einer

Anordnung zur Erzeugung der Potentiale für die Leseleitungen und die Verstärkereingangsleitungen.

In Fig. 1 ist eine an sich bekannte Speichermatrix 1 in Blockdarstellung gezeigt, die eine größere Anzahl von Leseleitungspaaren aufweist. Es sind in Fig. 1 der Übersichtlichkeit wegen nur die drei Leseleitungspaare 2.1, 2.2 und 2.3 dargestellt. Mit jedem Leseleitungspaar ist einer der Schalter 3.1, 3.2 und 3.3 verbunden. Die durch die Schalter von der Speichermatrix getrennten Enden der Leseleitungen sind zu einem Paar Eingangsleitungen des Leseverstärkers 4 zusammengefaßt. Es kann somit jedes Leseleitungspaar durch Betätigen des zugeordneten Schalters selektiv mit den Eingängen des Leseverstärkers verbunden werden.

^{GE 972 O39} 409836/05^3

In Fig. 2 ist eine Schaltungsanordnung gezeigt, durch die die zu beiden Seiten der geöffneten Schalter 3.1, 3.2 und 3.3 in Fig. 1 angeordneten, jeweils voneinander getrennten Leitungsteile auf gleiches Potential gebracht werden. Weiterhin enthält die Fig. 2 den Schaltungsaufbau des Leseverstärkers.

Die Leitungen 5 und 6 stellen die Eingangsleitungen des Leseverstärkers dar. Das auf diesen Leitungen herrschende Potential ist mit V-.-. und V_n,,_ bezeichnet. In die Leitungen 5 und

tJoI ob/

6 sind Feldeffekttransistoren 7 und 8 eingesetzt, die einem der Schalter 3.1, 3.2 oder 3.3 in Fig. l entsprechen. Durch einen geeigneten, an die Gate-Elektroden der Feldeffekttransistoren 7 und 8 angelegten Impuls können diese in den leitenden Zustand versetzt werden. Die Leitungen 9 und 10 in Fig. 2 entsprechen einem der Leseleitungspaare 2.1, 2.2 oder 2.3 in Fig. 1. Die Feldeffekttransistoren 11 und 12 sind infolge eines geeigneten Potentials an diesen Gate-Elektroden normalerweise stark leitend, so daß das in der gezeigten Schaltungsanordnung erzeugte Potential V_ auf diese Leitungen übertragen wird. Die Feldeffekttransistoren 11 und 12 werden gesperrt, wenn die Feldeffekttransistoren 7 und 8 in den leitenden Zustand gebracht werden.

Der Leseverstärker enthält einen aus den Transistoren 13 und gebildeten und von den Eingangssignalen gesteuerten Differenzverstärker sowie zwei Emitterfolger 15 und 16 und Rückkopplungswiderstände 17 und 18. Die Dioden 19 und 20 dienen zur Erhöhung des dynamischen Bereiches des Verstärkers für an beiden Eingängen auftretende Störsignale. Zwischen den Punkten 21 und 22 wird die Ausgangsspannung des Leseverstärkers abgenommen.

Die aus den Transistoren 23 und 24, der Diode 25 und dem Widerstand 26 gebildete Anordnung ist als Stromquelle für den Differenzverstärker vorgesehen. Der über den Transistor 2 4 fließende Strom I₁ stellt sich dabei so ein, daß am Widerstand 26 gerade eine Basis-Emitter-Spannung (V_n-J abfällt. Dieser Zustand wird

GE 9 72 039

409836/0543

durch die dem Widerstand 26 parallel geschaltete Diode 25 bewirkt. Im signallosen Zustand, d.h. bei V „ = ^V _BS2' ^tei^lt: sich der Strom in zwei einander gleich große Ströme I₂ und I- auf, die über jeweils einen der Transistoren 13 und 14 fließen. Jeder der beiden Widerstände 27 und 28 besitzt einen doppelt so großen Wert wie der Widerstand 26. Damit entspricht der an diesen Widerständen auftretende Spannungsabfall ebenfalls einer an einem Basis Emitter-Übergang bzw. einer Diode abfallenden Spannung. Die Widerstände 17 und 18 sind so dimensioniert, daß der an ihnen auftretende Spannungsabfall vernachlässigbar klein ist.

Die Erzeuaung der Potentiale V₀₀₁ , V_nc,_ und V_ im signallosen

ti O X DO^ t>

Zustand erfolgt mit Hilfe eines Spannungsteilers aus den Widerständen 29 und 30, den Dioden 25, 31, 32, 33, 34, 35 und 36 und dem Transistor 23. Dieser Spannungsteiler liegt zwischen dem zugeführten Potential V und Erdpotential.

Ausgehend von dem Potential V an der Basis des Transistors 37 erhält man für das Potential V__O1:

^VBS1 ^{= V}l ^VBE(37) " ^VBE(27) " ^VBE(15) " ^VBE(19) ^{= V}l " ^{4 X V}BE

Diese Beziehung ergibt sich dadurch, daß am Widerstand 2 7 eine Spannung auftritt, die dem Spannungsabfall V an einem Basis-

HL·

Emitter-Übergang bzw. einer Diode entspricht und daß der Spannungsabfall am Widerstand 17 sehr viel kleiner als ein Diodenspannungsabfall und damit vernachlässigbar ist. Für die Erzeugung des Potentials V_,_,_ gilt die sinngemäße Betrachtung, d.h. es ergibt sich ebenfalls V_„_ = V. - 4 χ V__.

BoZ 1 HL·

Das Potential V_n ist um die an den Dioden 32 und 33 und die an den Basis-Emitter-Strecken der Transistoren 38 und 39 auftretenden Spannungen niedriger als das Potential V an der Basis des Transistors 37. Es gilt also auch hier: V = V -

^{4 X V}BE·
GE 9 72 039

409836/0543

Somit ist sichergestellt, daß die Leseleitungen des Speichers und die Eingangsleitungen des zugeordneten Leseverstärkers im voneinander getrennten Zustand das gleiche Potential aufweisen und daß beim Zusammenschalten dieser Leitungen keine Ausgleichsströme auftreten. Der Lesevorgana kann daher unverzögert durchgeführt werden, wodurch eine nicht zu vernachlässigende Verkürzung der Zugriffszeit erreicht wird.

Da die in Fig. 2 dargestellte Schaltungsanordnung vorzugsweise in integrierter Technik ausgebildet wird, wirken sich durch die Herstellung bedingte Schwankungen der elektrischen Eigenschaften für alle einander entsprechenden Bauelemente in gleicher Weise aus. Eine Erhöhung bzw. Erniedrigung der Spannung V_n„

ÖL·

gegenüber dem vorgegebenen Mittelwert tritt bei allen Dioden und Transistoren gleichzeitig auf, so daß die Potentiale V_n, V_DO, und V--» zwar von ihrem vorgegebenen Wert abweichen, jedoch untereinander gleich sind. Die Widerstände 26, 27 und 28 können bei den einzelnen Schaltungsanordnungen in ihrem absoluten Wert relativ stark voneinander abweichen; das Verhältnis der Werte der Widerstände 26 und 27 zu deir. des Widerstands 2 8 ergibt bei einer Schaltungsanordnung jedoch relativ genau den gewünschten Viert. Da am Widerstand 26 infolge der parallel geschalteten Diode 25 in jedem Fall die Spannung V₁₃₁, auftritt, ist sichergestellt, daß der Spannungs-

OCi

abfall an den beiden Widerständen 2 7 und 2 8 mit relativ hoher Genauigkeit einem Diodenspannungsabfall entspricht. Die in integrierter Technik hergestellte Schaltungsanordnung bietet somit eine Gewähr dafür, daß die Potentiale V , V und

B BSX

^VBS2 "¹^ ^{ausreicnender} Genauigkeit miteinander übereinstimmen.

Für die Widerstände der in Fig. 2 dargestellten Schaltungsanordnung und die darin auftretenden Potentiale gelten beispielsweise etwa folgende Werte:

Widerstände 17 und 18: je 2,0 kOhm
Widerstand 26: 0,72 kOhm

ge 972 039 409836/0543

Widerstände 27 und 28: je 1,-44 kOhm Widerstand 29: 1,9 kOhm Widerstand 30; 0,85 kOhm Widerstand 40: 2,0 kOhm Potential V₁₁: 9,5 Volt

Potentiale V_ß, V_ßS1 und V_ßS2; je. 3,6 Volt.

GE 9 72 Ο39

409836/0543

Claims (4)

1. - 8 -PATENTANSPRÜCHE

   Speicheranordnung mit mehreren voneinander getrennten Leseleitungen, die jeweils einzeln oder paarweise selektiv an einen Leseverstärker geschaltet werden können, dadurch gekennzeichnet, daß die Potentiale der Leseleitungen und der zugeordneten Eingangsleitungen des Leseverstärkers im voneinander getrennten Zustand den gleichen Wert aufweisen und von einem gemeinsamen Potential abgeleitet sind.
2. 2. Speicheranordnung nach Anspruch l, dadurch gekennzeichnet, daß die Potentiale der Leseleitungen und der Eingangsleitungen des Leseverstärkers über einander entsprechende Bauelemente einer integrierten Halbleiterschaltungsanordnung vom gemeinsamen Potential abgeleitet sind.
3. 3. Speicheranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Potentiale der Leseleitungen und der Eingangsleitungen des Leseverstärkers jeweils über Diodenspannungsabfälle bewirkende Bauelemente vom gemeinsamen Potential abgeleitet sind.
4. 4. Speicheranordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet , daß zur Erzielung definierter Spannungsabfälle an in Reihe geschalteten Widerständen mindestens einem dieser Widerstände eine Diode parallel geschaltet ist.

   GE 972 039

   409836/0543