DE2300412A1 - Verfahren zur herstellung integrierter transistoren - Google Patents
Verfahren zur herstellung integrierter transistorenInfo
- Publication number
- DE2300412A1 DE2300412A1 DE19732300412 DE2300412A DE2300412A1 DE 2300412 A1 DE2300412 A1 DE 2300412A1 DE 19732300412 DE19732300412 DE 19732300412 DE 2300412 A DE2300412 A DE 2300412A DE 2300412 A1 DE2300412 A1 DE 2300412A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- zones
- collector
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 18
- 230000000873 masking effect Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Description
Böblingen, den 2. Januar 1973 gg-mi
Anmelderin: International Business Machines
Corporation, Armonk, N. Y. 10504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin:SZ 9-71-008
Die Erfindung betrifft ein Verfahren zur Herstellung integrierter Transistoren, bestehend aus einem Substrat"mit auf dessen
Oberfläche aufgebrachter Subkollektor- und Kollektorzone, in
der die weiteren, den Transistor vervollständigenden Halbleiterzonen liegen, und einer diese Struktur rahmenförmig umgebenden
Isolationszone.
Monolithische Schaltkreise werden heute allgemein in elektronischen
Geräten verwendet. In Datenverarbeitungsanlagen beispielsweise werden vielfach integrierte Datenspeichervorrichtungen
mit Transistoren benutzt. Dabei ist man bestrebt, mehr und mehr Schaltungselemente in einem einzigen Halbleiterkristall
zu integrieren. Dies bedingt die Herstellung von Schaltungselementen wie z. B. Transistoren mit so kleinen
309831/0870
Abmessungen,dass eine grosse Anzahl solcher Elemente auf
einer gewissen Oberflache eines Halbleiterkristalles untergebracht
werden kann.
Seit längerem ist es gelungen die Abmessungen planarer Transistoren wesentlich zu verkleinern. Obwohl weitere
Verminderung dieser Abmessungen erwünscht ist, treten dabei Schwierigkeiten auf. Die Registrierung aufeinanderfolgender
Masken beispielsweise, die in verschiedenen Herstellungsschritten verwendet werden, wird mit abnehmender
Grösr . der einzelnen herzustellenden Elemente immer schwieriger oder unmöglich. Als Folge davon nimmt der
Ertrag der verschiedenen Verfahrensschritte ab. Es wurde schon versucht Verfahren zu entwerfen zur Herstellung von
Transistoren mittels einer geringen Anzahl von Maskier schritten. Auch MaskierverfahreHjdie entweder selbstregistrierend oder
aber unempfindlich gegen geringfügige Registrierfehier sind wurden schon vorgeschlagen.
sz 9-71-008
309831V087Q
Bei der Herstellung integrierter Schaltungen ist es üblich
einzelne Transistoren,die auf der Oberfläche eines monolithischen Halbleiterkristalls angeordnet sind, von einander
durch Isolationsübergänge zu isolieren. Ist beispielsweise das Substrat p-leitend, so wird der Transistor in einem
η-leitenden Gebiet einer Epitaxieschicht angeordnet.und das Gebiet wird von benachbarten Gebieten durch eine p+ Diffusionszone isoliert, die die Epitaxieschicht bis zum darunterliegenden
p-Substrat durchdringt.
Kürzlich wurde vorgeschlagen in Siliziumvorrichtungen diesen aktiven Isolationsübergang durch eine Oxidation zu ersetzen,
die von der Oberfläche ausgehend die Epitaxieschicht durchdringt und ringartig die Zone in der ein einzelner Transistor
angeordnet ist elektrisch isoliert. Dazu muss die Zone in der der Transistor hergestellt wurde oder werden soll vor der
Oxidation geschützt werden. Ein dazu geeignetes Maskierungsmaterial ist das Siliziumnitrid (Si N). Die Oxidation durch
die Si N Maske ersetzt sozusagen die Isolationsdiffusion und damit einen genaue Justierung erfordernden Ma skier schritt
SZ 9-71-008 . - 3 -
309831/0870
für die Basisdiffusion. Eine Basisitiaske ist jedoch noch erforderlich
wenn laterale pnp Transistoren hergestellt werden sollen. Vor der Maskierung für die Basisdiffusion erfolgt eine
Maskierung für die Subkollektordiffusion. Weitere Maskierschritte sind erforderlich nach der S13N4 Maskierung· für Kollektor und
Emitterdiffusion, die Anbringung von Kontakten, etc. Infolge
von .Fehlern in den fotolithographischen"Masken erschwert jeder
einzelne Maskierschritt" nicht nur den Herstellvorgang sondern
bringt auch eine wesentliche Beeinträchtigung des Ertrags mit sich.
Es ist die der Erfindung zugrunde gelegte Aufgabe, die Anzahl der Maskierschritte, die bei der Herstellung integrierter Transistoren
b nötigt werden, herabzusetzen. Außerdem soll das Herstellungsverfahren vereinfacht und die Ausbeute verbessert werden.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß auf die Oberfläche des Substrats eine durchgehende, gemeinsame, als
Subkollektor dienende erste und darüber eine durchgehende, gemeinsame,
als Kollektorzone dienende zweite Halbleiterschicht aufgebracht und daß anschließend die die einzelnen Transistoren
definierenden Isolationszonen beide Halbleiterschichten durchdringend
hergestellt werden. Auf diese Weise wird die bei bekannten Strukturen erforderliche Subkollektormaskierung vermieden.
309831/0870
SZ 9-71-008 - 4 _
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens
besteht darin, daß zur Herstellung der rahmeTiförmigen Isolationszonen eine entsprechende rahmenförmige Öffnungen aufweisende und
nur in deren Bereich eine Oxydation des Halbleitermaterials zulassende Maskierungsschicht auf die zweite Halbleiterschicht aufgebracht
wird und daß anschließend ein Oxydationsprozeß durchgeführt und solange fortgesetzt wird,bis die gebildeten die Isolationszonen
darstellenden Oxydzonen mindestens die Substratoberfläche erreichen.
Ein Ausführungsbeispiel der Erfindung wird nun im einzelnen anhand
der Zeichnung dargelegt.
Die Zeichnung zeigt einen Querschnitt durch einen pnp Transistor,
der Teil einer integrierten Schaltung ist.
Die monolithisch integrierte Schaltung, aus der ein Transistor abgebildet ist, wird wie folgt hergestellt. Ein Substrat 1 wird
verwendet. Als Substrat sind viele Materialien verwendbar und isolierendes., halbisolierendes oder schwachleitendes Silizium,
Saphir (AI2O3) oder Spinel (MgA^O^j) seien als Beispiel genannt.
Die vorliegende Ausführung verwendet ein p-leitendes Siliziumsubstrat.
Eine n+ leitende Subkollektorschicht 2 wird auf der Oberfläche des Substrats angeordnet. Dazu gibt es verschiedene Möglichkeiten,
beispielsweise die Diffusion. Auf der Subkollektorschicht, die die gesamte
309831/0870
SZ 9-7J-008 > - 5 -
Substratoberfläche bedeckt,wird in einem zweiten Verfahrensschritt
eine η-leitende Kollektorschicht 3 angeordnet. Das geschieht üblicherweise durch Epitaxie, andere Verfahren
sind aber denkbar. In dem nachfolgenden dritten Verfahrensschritt wird die Oberfläche der Schicht 3 oxidiert z.B. durch
thermische Oxidation in Wasserdampf bei erhöhter Temperatur. Auch hier stehen andere Verfahren zur Verfugung.
In einem vierten Verfahrens schritt wird auf der oxidierten
Oberfläche über der epitaktischen Schicht 3 Siliziumnitrid niedergeschlagen und durch eine Maske geätzt,die die Fläche
freilässt,.in der die Oxydisolalion 7 erzeugt werden soll. Die
übrige Fläche ist durch Siliziumnitrid geschützt. Das Nitrid kann durch Kathodenzerstäubung niedergeschlagen werden.
Es ist zu bemerken, dass die in diesem Schritt benützte Maske die erste Maske des Verfahrens ist.·
In einem fünften Verfahrens schritt wird von dem Isolationsgebiet 7 Oxyd entfernt z. B. durch Aetzung oder kathodische
Errosion. Dabei wird genau so viel Oxyd entfernt, dass nach
SZ 9-71-008 ' - 6 -
3098 31/0870
einer Wiederoxydierung derselben Stelle die Oberfläche wieder eben ist. Dieser Schritt wird wenn nötig wiederholt bis das
Oxyd die n+ Schicht 2 durchdrungen hat und die Oberfläche des p-leitenden Substrats 1 berührt. Dadurch wird ein Oxydisolationsring
7 erzeugtjder den Transistor umgibt,der aber in der Oberfläche der Vorrichtung keine Unebenheiten erzeugt.
Es ist klar, dass der Zweck der Nitridmaske darin bestand, das Oxyd nur da weiterwachsen zu lassen,wo der Isolationsring 7 gewünscht wird und auf der übxügen Oberfläche dieses
Wachstum zu verhindern.
Im nachfolgenden sechsten Verfahrensschritt wird das Nitrid entfernt und eine Basisrnaske aufgelegt. Dies ist die zweite
Maske im Verfahren und es ist zu bemerken, dass sie keine besonders genauen Registrierung bedarf, dass sie lediglich
die Kollektor fläche zu bedecken hat. Die Basisdiffusion wird nun eingebracht, im vorliegenden Fa.ll eine p+ Diffusion,die
die Basiszone 4 erzeugt.
Im siebten Verfahrensschritt werden, nachdem die Oberfläche neu oxidiert worden war, die Oeffnungen 9 für Kollektor und
SZ 9-71-008 - 7 -
30983-1/0870
Emitter hergestellt. Dazu wird die dritte Maske des Verfahrens
verwendet. Die Emitteröffnung muss mit Bezug auf die Basiszone genau liege^ die Lage der Kollektoröffnung
ist weniger kritisch. Beispielsweise durch Diffusion werden nun n+ Zonen-5 und 6 für Emitter und Kollektor hergestellt.
Im achten Verfahrens schritt werden Kontaktöffnungen 9 und für Kollektor, Emitter und Basis erzeugt. Die dazu benützte
Maske ist die vierte Maske des Verfahrens.
In einem neunten und letzten Schritt werden Metallkontakte auf dem in Oeffnungen 9 und 10 freiliegenden Silizium angebracht.
Dazu wird Metall auf der Oberfläche niedergeschlagen und dann mittels einer Maske die Metallkontakte und die leitende
Verbindungen zwischen denselben ausgeätzt. Dazu wird die fünfte Maske des Verfahrens benutzt.
Zusammenfassend sei festgehalten, dass das vorliegende Verfahren
für die Herstellung vollständiger, hochwertiger, integrierter Schaltungen lediglich fünf Masken benötigt. Weiterhin
SZ 9-71-008 - - 8 -
309831/0 87 0
ist das schwierige Problem genauer Maskenregistrierung dadurch erleichtert, dass nicht alle Masken ganz genau registiert werden
müssen. Es ist klar, dass der Ertrag bei der Herstellung besonders
kleiner Vorrichtungen wesentlich erhöht werden kann,wenn es gelingt,die Zahl der für das Verfahren benötigten Masken zu
reduzieren oder die für die Registrierung benötigte Genauigkeit herabzusetzen. Bisher bekannte Verfahren zur Herstellung von
integrierten Hochleistungs schaltungen benötigten stets mindestens sechs Maskierschritte. Die Einsparung einer Maske ist dadurch
rnöglich.dass nicht mehr individuel für jeden Transistor eine Subkollektorzone gebildet wird,und dadurch der entsprechende
Maskierschritt entieh.lt. Es ist jedoch nun notwendig, eine
relativ dicke Oxydschicht 7 für die Isolation der Transistoren
zu erzeugen. Klarerweise bringt dieses Verfahren besonders dann Vorteile, wenn die Subkollektor schicht E relativ dünn ist.
Es ist bekannt, dass Subkollektor schichten genügender Leitfähigkeit bei einer Dicke in der Grössenordnung von 1 um hergestellt
werden können, wenn Arsen als Dotierungsmaterial verwendet wird.
SZ 9-71-008 . -V-
309831/0870
Die vorliegende Beschreibung betrifft lediglich ein Ausführungsbeispiel
und zahlreiche Aenderungen und Abweichungen davon sind möglich im Bereich der vorliegenden
Erfindung.
ίο- 30983.1/0870
Claims (5)
- PATENTANSPRÜCHEw Verfahren zur Herstellung integrierter Transistoren, bestehend aus einem Substrat mit auf dessen Oberfläche aufgebrachter Subkollektor- und Kollektorzone, in der die weiteren, dein Transistor vervollständigenden Halbleiterzonen liegen, und einer diese Struktur rahmenförmig umgebenden Isolationszone, dadurch gekennzeichnet, daß auf die Oberfläche des Substrats (1) eine durchgehende, gemeinsame, als Subkollektor dienende erste (2) und darüber eine durchgehende, gemeinsame, als Kollektorzone dienende zweite Halbleiterschicht (3) aufgebracht und daß anschließend die die einzelnen Transistoren definierenden Isolationszonen (7) beide Halbleiterschichten durchdringend hergestellt werden.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Herstellung der rahmenförmigen Isolationszonen eine entsprechende rahmenförmige öffnungen aufweisende und nur in deren Bereich eine Oxydation des Halbleitermaterials zulassende Maskierungsschicht auf die zweite Halbleiterschicht aufgebracht wird und daß anschließend ein Oxydationsprozeß durchgeführt und solange fortgesetzt wird, bis die gebildeten, die Isolationszonen darstellenden Oxydzonen mindestens die Substratoberfläche erreichen.
- 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß im Bereich der Maskenöffnungen soviel Halbleitermaterial oder Halbleiteroxyd entfernt und soviel Halbleiteroxyd erzeugt wird,309831/087&SZ 9-71-008 - 11 -daß am Ende des Oxydationsprozesses eine planare Oberfläche entsteht.
- 4. Verfahren nach den Ansprüchen 2 und 3, dadurch gekennzeichent, daß als Halbleitermaterial Silizium und als Maske für den Oxydationsprozeß eine Siliziumnitridschicht verwendet wird.
- 5. Verfahren nach Anspruch 4, dadurch gekennzeichent, daß vor dem Aufbringen der Siliziumnitridschicht eine dünne Siliziumoxydschicht auf der Oberfläche der zweiten Halbleiterschicht erzeugt wird.30983 1/0870KZ 9-71-008 - 12 -
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH105572A CH536028A (de) | 1972-01-25 | 1972-01-25 | Verfahren zur Herstellung einer monolithischen Vorrichtung mit isolierten Transistoren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2300412A1 true DE2300412A1 (de) | 1973-08-02 |
Family
ID=4201392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732300412 Pending DE2300412A1 (de) | 1972-01-25 | 1973-01-05 | Verfahren zur herstellung integrierter transistoren |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS4886490A (de) |
| CA (1) | CA992218A (de) |
| CH (1) | CH536028A (de) |
| DE (1) | DE2300412A1 (de) |
| FR (1) | FR2169069A1 (de) |
| IT (1) | IT971839B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049521A (en) * | 1989-11-30 | 1991-09-17 | Silicon General, Inc. | Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2532694B2 (ja) * | 1989-11-22 | 1996-09-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1972
- 1972-01-25 CH CH105572A patent/CH536028A/de not_active IP Right Cessation
- 1972-12-14 IT IT3287672A patent/IT971839B/it active
- 1972-12-22 JP JP12827472A patent/JPS4886490A/ja active Pending
-
1973
- 1973-01-02 CA CA160,404A patent/CA992218A/en not_active Expired
- 1973-01-05 DE DE19732300412 patent/DE2300412A1/de active Pending
- 1973-01-09 FR FR7301492A patent/FR2169069A1/fr not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049521A (en) * | 1989-11-30 | 1991-09-17 | Silicon General, Inc. | Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2169069A1 (de) | 1973-09-07 |
| JPS4886490A (de) | 1973-11-15 |
| CH536028A (de) | 1973-04-15 |
| IT971839B (it) | 1974-05-10 |
| CA992218A (en) | 1976-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0000327B1 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik | |
| DE3881799T2 (de) | Verfahren zur Herstellung von CMOS-Bauelementen. | |
| DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE3222805A1 (de) | Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat | |
| DE1564547B2 (de) | Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
| DE2352762A1 (de) | Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren | |
| DE2242026A1 (de) | Mis-feldeffekttransistor | |
| DE3002051A1 (de) | Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen | |
| EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
| DE2531927A1 (de) | Polykristallines silizium-widerstandselement fuer integrierte schaltungen | |
| DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
| DE1952614A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| EP0062725B1 (de) | Verfahren zum Herstellen eines integrierten Planartransistors | |
| DE2458410C2 (de) | Herstellungsverfahren für eine Halbleiteranordnung | |
| DE2300412A1 (de) | Verfahren zur herstellung integrierter transistoren | |
| DE3039009A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE2640465C2 (de) | ||
| DE2100224A1 (de) | Maskierungs und Metalhsierungs verfahren bei der Herstellung von Halb leiterzonen | |
| DE3782146T2 (de) | Herstellung von mos-transistoren. | |
| DE2050955A1 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
| DE2657822C2 (de) | ||
| DE69029485T2 (de) | Metalloxyd-Halbleiteranordnung und Verfahren zur Herstellung | |
| DE2133977C3 (de) | Halbleiterbauelement | |
| DE2105178C3 (de) | Integrierte Halbleiterschaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |