DE1952614A1 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number
DE1952614A1
DE1952614A1 DE19691952614 DE1952614A DE1952614A1 DE 1952614 A1 DE1952614 A1 DE 1952614A1 DE 19691952614 DE19691952614 DE 19691952614 DE 1952614 A DE1952614 A DE 1952614A DE 1952614 A1 DE1952614 A1 DE 1952614A1
Authority
DE
Germany
Prior art keywords
diffusion
epitaxial layer
conductivity type
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691952614
Other languages
English (en)
Inventor
Karl-Ernst Dr-Ing Boeters
Gerhard Dipl-Phys Conzelmann
Hans-Joachim Dipl-In Fleischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CH606266A priority Critical patent/CH446188A/de
Priority to US546879A priority patent/US3395912A/en
Priority to GB19270/66A priority patent/GB1114217A/en
Priority to BE692402D priority patent/BE692402A/xx
Priority to NL6700492A priority patent/NL6700492A/xx
Priority to FR90970A priority patent/FR1514371A/fr
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19691952614 priority patent/DE1952614A1/de
Priority to FR6945764A priority patent/FR2031061A5/fr
Priority to NL7015232A priority patent/NL7015232A/xx
Priority to JP45090614A priority patent/JPS495678B1/ja
Priority to GB4919370A priority patent/GB1328145A/en
Publication of DE1952614A1 publication Critical patent/DE1952614A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D43/00—Feeding, positioning or storing devices combined with, or arranged in, or specially adapted for use in connection with, apparatus for working or processing sheet metal, metal tubes or metal profiles; Associations therewith of cutting devices
    • B21D43/20—Storage arrangements; Piling or unpiling
    • B21D43/24—Devices for removing sheets from a stack
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G59/00—De-stacking of articles
    • B65G59/06—De-stacking from the bottom of the stack
    • B65G59/061—De-stacking from the bottom of the stack articles being separated substantially along the axis of the stack
    • B65G59/066—De-stacking from the bottom of the stack articles being separated substantially along the axis of the stack by means of rotary devices or endless elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Sheets, Magazines, And Separation Thereof (AREA)

Description

R. 964-1
10.10.1969 Ka/Km
Anlage zur
Patent- an#
Gobrauohcmuctorhilfs ^31 dung
ROBERg BOSCH GMBH1 Stuttgart V, Breitscheidstr. 4-Verfahren zur Herstellung einer Halbleitervorrichtung
Die Erfindung betrifft ein Verfahren zur Herstellung einer monolithisch integrierten Halbleitervorrichtung, bei der eine epitaxiale Halbleiterschicht vom einen Leitfähigkeitstyp auf einer Halbleiterunterlage des entgegengesetzten Leitfähigkeitstyps aufgebracht ist und diese Epitaxialschicht in Inseln vom einen Leitfähigkeitstyp zerteilt wird durch Anordnung von eindiffundierten Isolierzonen des entgegengesetzten Leitfähigkeitstyps.
Bei bekannten kompatiblen Lateral-Transistören, die in der herkömmlichen Monolith-Technik hergestellt werden, erfolgt die Herstellung der Emitter- und Kollektorelektroden mit demselben Diffusionsvorgang, mit dem auch die Basis der komplementären Grundtransistoren gebildet wird (Basisdiffusion). Diese Diffusion
109820/0839
Bobert Bosch GmbH ·" v Qßay. -/-
Stuttgart R· 96^1 Ka/Km
ist -ungefähr 2-3/um tief. Die Basisweite dieser derart hergestellten Lateral-Transi stören ist im wesentlichen durch das Auflösungsvermögen der Photomaskiertechnik bestimmt und liegt etwa zwischen 2/um und KX/um.
Die Stromverstärkung dieser Transistoren ist jedoch relativ gering und für viele Anwendungsfälle unzureichend.
Der Erfindung liegt deshalb die Aufgabe zugrunde ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, das es durch preiswerte Massenfabrikation erlaubt, Lateral-Transistören " mit relativ hoher Stromverstärkung herzustellen.
Die Aufgabe kann dadurch gelöst werden, daß gemäß der Erfindung
Kompatiblen Lateraldie Kollektor- und Emxtterelektrodenvon/Transistoren mit Hilfe der sogenannten Isolierungsdiffusion gebildet werden, wobei die Diffusionstiefe dieser Isolierungsdiffusion durch eine vor dem Aufbringen der Epitaxieschicht auf der Halbleiterunterlage angeordnete sogenannte vergrabene Schicht von gleichen Leitfähigkeitstypen wie die Epitaxieschicht bestimmt wird.
Weitere Einzelheiten und Vorteile der Erfindung ergeben sich in Verbindung mit dem Unteranspruch aus der nachfolgenden Be-Schreibung eines Ausführungsbeispieles und aus der zugehörigen Zeichnung, die einen nach dem erfindungsgemäßen Verfahren hergestellten kompatiblen Lateral-Transistör im Schnitt zeigt.
. Auf einer p-leitenden Halbleiterunterlage 1 (Substrat) wird eine η-leitende Epitaxieschicht 2 angebracht. Zwischen der Halbleiterunterlage 1 und der Epitaxieschicht 2 ist eine stark n-dotierte,
. vergrabene Schicht 3 vorgesehen. Um nun gemäß der Aufgabenstellung eine möglichst hohe Stromverstärkung von Lateral-Transistören, die auf diesem Halbleitermaterial angeordnet werden sollen, zu erreichen, ist es notwendig, die Tiefe der eindiffundierten
109820/0839
_ 3 —
Robert Bosch GmbH R
Stuttgart R'
Kollektor- und Emitterelektroden möglichst groß zu machen, da es für die Größe der Stromverstärkung im wesentlichen auf das Verhältnis Diffusionstiefe/ Basisweite ankommt, und die Basisweite aus Gründen des Auflösungsvermögens der Photomaskiertechnik nicht beliebig klein gemacht werden kann.
Um nun eine große Diffusionstiefe für die Emitter- und Kollektorelektrode E und C zu erhalten, werden mit Hilfe der sogenannten Isolierungsdiffusion stark p-dotierte Stellen 4 und 5 in der η-leitenden Epitaxieschicht 2 angebracht. Diese p-leitenden Stellen 4- und 5 dienen in einer herkömmlichen monolithisch integrierten Halbleiteranordnung zur gegenseitigen Isolation der η-leitenden Inseln.
Um zu verhindern, daß die Emitter- und Kollektorelektrode des auf diese Weise hergestellten Lateral-Transistors über die p-leitende Halbleiterunterlage 1 kurzgeschlossen wird, muß die tiefe p+- Isolierungsdiffusion durch die vor dem Aufbringen der Epitaxieschicht 2 auf der Halbleiterunterlage 1 aufgebrachte n-leitßnde vergrabene Schicht 3 gestoppt werden.
Die auf diese Weise hergestellten Lateral-Transistören weisen eine bessere Stromverstärkung auf als in herkömmlicher Technik hergestellte Lateral-Transistoren.
Eine weitere Steigerung der Stromverstärkung läßt sich dadurch erreichen, daß die Basisweite eines derartigen Lateral-Transistors durch eine auf die Isolierungsdiffusion folgende flache p-Diffusion eingestellt wird, mit der die normalen Basiszonen der zu den Lateral-Transistoren komplementären Grundtransistoren, und Widerstände erzeugt werden.
Mit der durch die p-Diffusion (Basisdiffusion) hergestellten p-leitenden Schicht 6 läßt sich der Abstand zwischen den Emitter-
109820/0839
. 19526U
Robert Bosch GmbH -a nrh* ν /ν
Stuttgart R' 9^1 Ka/Km
und Kollektorelektroden 4 und 5 mit wesentlich engeren Toleranzen als bei der p+ -Isolierungsdiffusion herstellen, so daß durch Verringerung der Basisweite eine weitere Steigerung der Stromverstärkung erreicht werden kann. Mit der p+ -Isolierungsdiffusion wird hierbei demnach nur noch für die Tiefe der Diffusion gesorgt, während mit der nachfolgenden flachen p-Diffusion (Basisdiffusion) lediglich noch die genaue Basisweite eingestellt wird.
Diese oben beschriebene Anordnung ist auch bei Halbleiteran-Ordnungen möglich, die ein η-leitendes Substrat und eine ' p-leitende Epitaxieschicht aufweisen.
— 5 —
109820/0839

Claims (2)

  1. Robert Bosch GmbH R 9641 Ka/Km
    Stuttgart
    Ansprüche
    Verfahren zur Herstellung einer monolithisch integrierten Halbleitervorrichtung, bei der eineepitaxiale Halbleiterschicht vom einen Leitfähigkeitstyp auf einer Halbleiterunterlage des entgegengesetzten Leitfähigkeitstyps aufgebracht wird und diese Epitaxialschicht in Inseln vom einen Leitfähigkeitstyp zerteilt wird durch Anordnung von eindiffundierten Isolierzonen des entgegengesetzten Leitfähigkeit st'yps, dadurch gekennzeichnet, daß die Kollektor- und Emitterelektroden von Lateral-Transistören mit Hilfe der sogenannten Isolierungsdiffusion gebildet werden, wobei die . Diffusionstiefe dieser Isolierungsdiffusion durch eine vor dem Aufbringen der Epitaxieschicht (2) auf der Halbleiterunterlage (1) angeordnete sogenannte vergrabene Schicht (3) vom gleichen Leitfähigkeitstyp wie die Epitaxialschicht bestimmt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Abstand der durch die Isolierungsdiffusion gebildeten Emitter- und Kollektorelektroden (4,5) an der Oberfläche der Epitaxieschicht (2) durch die nach der Isolierungsdiffusion erfolgende flache sogenannte Basisdiffusion bestimmt wird.
    /J. to. if fa
    1 09820/0839
    Leerseite
DE19691952614 1966-01-15 1969-10-18 Verfahren zur Herstellung einer Halbleitervorrichtung Pending DE1952614A1 (de)

Priority Applications (11)

Application Number Priority Date Filing Date Title
CH606266A CH446188A (de) 1966-01-15 1966-04-26 Verfahren und Vorrichtung zum Erfassen und Vereinzeln der Bleche eines Blechstapels, sowie zum Transportieren der einzelnen Bleche zu einer Arbeitsstelle
US546879A US3395912A (en) 1966-01-15 1966-05-02 Separating and transporting piled metal sheets
GB19270/66A GB1114217A (en) 1966-01-15 1966-05-02 Apparatus for removing metal sheets from a pile
BE692402D BE692402A (de) 1966-01-15 1967-01-10
NL6700492A NL6700492A (de) 1966-01-15 1967-01-12
FR90970A FR1514371A (fr) 1966-01-15 1967-01-13 Procédé et dispositif pour cueillir et séparer une à une les feuilles d'une pilede tôles et pour transporter les tôles individuelles vers un poste de travail
DE19691952614 DE1952614A1 (de) 1966-01-15 1969-10-18 Verfahren zur Herstellung einer Halbleitervorrichtung
FR6945764A FR2031061A5 (de) 1966-01-15 1969-12-31
NL7015232A NL7015232A (de) 1966-01-15 1970-10-16
JP45090614A JPS495678B1 (de) 1966-01-15 1970-10-16
GB4919370A GB1328145A (en) 1966-01-15 1970-10-16 Method of producing integrated cirucits

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DET0030267 1966-01-15
DE19691952614 DE1952614A1 (de) 1966-01-15 1969-10-18 Verfahren zur Herstellung einer Halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE1952614A1 true DE1952614A1 (de) 1971-05-13

Family

ID=25758023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691952614 Pending DE1952614A1 (de) 1966-01-15 1969-10-18 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (8)

Country Link
US (1) US3395912A (de)
JP (1) JPS495678B1 (de)
BE (1) BE692402A (de)
CH (1) CH446188A (de)
DE (1) DE1952614A1 (de)
FR (2) FR1514371A (de)
GB (2) GB1114217A (de)
NL (2) NL6700492A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3019898A1 (de) * 1979-05-23 1980-12-04 Thomson Csf Pnp-transistor fuer bipolare integrierte schaltung und verfahren zur herstellung des transistors

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3527457A (en) * 1968-01-02 1970-09-08 Honeywell Inc Document picker
US3503606A (en) * 1968-01-30 1970-03-31 Joseph M Castellanet Signature feeder
US3942653A (en) * 1971-07-27 1976-03-09 Owens-Corning Fiberglas Corporation Method and apparatus for processing
JPS50148884A (de) * 1974-05-20 1975-11-28
JPS5240139A (en) * 1975-09-25 1977-03-28 Fuji Xerox Co Ltd Paper feed device
CH621282A5 (en) * 1977-04-06 1981-01-30 Inst Fiz An Latvssr Device for arranging and conveying ferromagnetic parts at predetermined distances from one another
JPS5559406U (de) * 1978-10-18 1980-04-22
JPS5568218U (de) * 1978-11-02 1980-05-10
JPS5589217U (de) * 1978-12-15 1980-06-20
US4306355A (en) * 1979-09-21 1981-12-22 General Battery Corporation Method and apparatus for automatically installing covers on lead-acid battery cells
DE3804946A1 (de) * 1988-02-18 1989-08-31 Tetra Pak Rausing & Co Kg Verfahren und vorrichtung zum vereinzeln von ebenen teilen
JPH042419U (de) * 1990-04-23 1992-01-10
EP0485343A1 (de) * 1990-11-06 1992-05-13 Willi Maschinenbau Ag Abstapel- und Auffächervorrichtung für biegsame blattförmige Gegenstände
DE4219445A1 (de) * 1992-06-13 1993-12-16 Tetra Pak Gmbh Vorrichtung zum Vereinzeln von gestapelten Blättern aus Kunststoff, Pappe oder dergleichen
US9926146B2 (en) * 2015-12-04 2018-03-27 GM Global Technology Operations LLC Magnetodynamic apparatus and method for separating non-ferrous conductive blanks
CN107186044B (zh) * 2017-08-02 2019-03-15 石狮市森科智能科技有限公司 一种基于五金压铸件的冲切收集装置
CN110816978B (zh) * 2019-11-18 2024-07-02 中国机械总院集团云南分院有限公司 一种包装盒分页折盒装置及预折机
CN112476946B (zh) * 2020-09-23 2022-06-21 宁波韵升粘结磁体有限公司 一种充磁磁钢自动注塑的方法
CN114226984B (zh) * 2021-12-06 2022-11-18 湖北三维半导体集成创新中心有限责任公司 一种晶圆的切割方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1911884A (en) * 1931-11-05 1933-05-30 American Sheet & Tin Plate Sheet feeder
US2848227A (en) * 1955-09-12 1958-08-19 Harris Intertype Corp Separation of piled metal sheets

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3019898A1 (de) * 1979-05-23 1980-12-04 Thomson Csf Pnp-transistor fuer bipolare integrierte schaltung und verfahren zur herstellung des transistors

Also Published As

Publication number Publication date
JPS495678B1 (de) 1974-02-08
CH446188A (de) 1967-10-31
US3395912A (en) 1968-08-06
FR2031061A5 (de) 1970-11-13
BE692402A (de) 1967-07-10
NL7015232A (de) 1971-04-20
GB1328145A (en) 1973-08-30
NL6700492A (de) 1967-07-17
GB1114217A (en) 1968-05-22
FR1514371A (fr) 1968-02-23

Similar Documents

Publication Publication Date Title
DE1952614A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2262297C2 (de) Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau
DE2242026A1 (de) Mis-feldeffekttransistor
DE2238348A1 (de) Funktionsverstaerker
DE1514855C3 (de) Halbleitervorrichtung
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE69033647T2 (de) Methode zur Herstellung einer Halbleiterstruktur für integrierte Hochleistungsschaltungen
DE2615553C3 (de) Schwellenschaltung mit Hysterese
DE3022122C2 (de)
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE2054863A1 (de) Spannungsverstärker
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2137976C3 (de) Monolithischer Speicher und Verfahren zur Herstellung
EP0000909A1 (de) Lateraler Transistor
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors
DE3039009A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2051623A1 (de) Steuerbare raumladungsbegrenzte Impedanzeinnchtung fur integrierte Schaltungen
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3129487C2 (de)
EP0561809B1 (de) Monolithisch integrierte halbleiteranordnung
EP0515815B1 (de) Halbleiteranordnung mit p-n-Übergang und zugeordneter Elektrodenanordnung
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE1278525B (de) Transistorverstaerker, bei dem ein erster und ein zweiter Transistor eines Leitungstyps mit einem ersten und einem zweiten Transistor komplementaeren Leitungstyps zu einer Bruecke zusammengeschaltet sind