DE2264322A1 - Halbleiter-bauelement mit schottkysperrschicht-diode aus platin-nickelsilicid und verfahren zur herstellung desselben - Google Patents

Halbleiter-bauelement mit schottkysperrschicht-diode aus platin-nickelsilicid und verfahren zur herstellung desselben

Info

Publication number
DE2264322A1
DE2264322A1 DE19722264322 DE2264322A DE2264322A1 DE 2264322 A1 DE2264322 A1 DE 2264322A1 DE 19722264322 DE19722264322 DE 19722264322 DE 2264322 A DE2264322 A DE 2264322A DE 2264322 A1 DE2264322 A1 DE 2264322A1
Authority
DE
Germany
Prior art keywords
platinum
nickel
alloy
semiconductor
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722264322
Other languages
English (en)
Other versions
DE2264322C3 (de
DE2264322B2 (de
Inventor
auf Nichtnennung P Antrag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Signetics Corp
Original Assignee
Signetics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Signetics Corp filed Critical Signetics Corp
Publication of DE2264322A1 publication Critical patent/DE2264322A1/de
Publication of DE2264322B2 publication Critical patent/DE2264322B2/de
Application granted granted Critical
Publication of DE2264322C3 publication Critical patent/DE2264322C3/de
Expired legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5893—Mixing of deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H01L27/0766—Vertical bipolar transistor in combination with diodes only with Schottky diodes only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Halbleiter-Bauelement mit Schottky-Sperrschicht-Diode aus Platin-Nickel-Silicid und Verfahren zur Herstellung desselben.
Für diese Anmeldung wird die Priorität aus der entsprechenden U.S. Anmeldung Serial No. 21H 5 90 vom 3. Januar 1972 in Anspruch genommen.
Die Erfindung betrifft Halbleiter-Bauelemente mit Schottky-Sperrschicht-Dioden unter Verwendung einer Platin-Nickel-Silicid-Legierung und ein Verfahren zur Herstellung derartiger Bauelemente.
In integrierten Schaltungen für z.B. in erster Linie Logikschaltungen werden Schottky-Sperrschicht-Dioden in Verbindung mit dem Basis-Kollektor-Übergang verwendet, um eine starke Sättigung des Transistors im Betrieb zu verhindern. In bekannten Anordnungen werden deshalb Golddiffusion und andere Maßnahmen getroffen, um die Trägerlebensdauer herabzusetzen. Schottky-Sperrschicht-Dioden verbessern die Erholzeit eines Bauelements und bewirken daher eine Steigerung der Schaltgeschwindigkeit einer integrierten Schaltung. Es gibt auch bereits unter Verwendung von Aluminiumsilicid hergestellte Schottky-Sperrschicht-Dioden. Aufgrund der Schottky-Sperrschicht-Höhe ist es jedoch schwierig, mehrere derartiger Dioden beispielsweise in einer umfangreichen integrierten Schaltung gleichzeitig in Betrieb zu setzen. Es besteht daher ein Bedarf für eine neuartige und verbesserte Schottky-Sperrschicht-Diode.
Durch die Erfindung sollen daher ein Halbleiter-Bauelement mit einer Schottky-Sperrschicht-Diode, die eine
309829/0817
niedrige und insbesondere eine optimale Schottky-Sperrschicht-Höhe, niedrigen Obergangswiderstand, sowie optimale Größe aufweist, und in Verbindung mit einem Transistor zur Herstellung eines Transistors in Baker-Klemmschaltung geeignet ist, und ein Verfahren zu dessen Herstellung geschaffen werden, das die Herstellung einer sowohl mit Aluminium- als auch mit Goldleiteranschlüssen metallurgisch verträglichen Verbindung ohne Übergang in die flüssige Phase gestattet.
Das vorgeschlagene Halbleiter-Bauelement besteht aus einem im wesentlichen aus Silizium' hergestellten Halbleiter-Grundblock und ist erfindungsgemäß dadurch gekennzeichnet, daß eine planare Oberfläche des Halbleiter-Grundblocks mit einer Platin-Nickel-Silizid-Legierung versehen ist.
Gemäß einem weiteren Merkmal der Erfindung ir" die Platin-Nickel-Silicid-Legierung nur in vorbestimmten Bereichen der Oberfläche ausgebildet und die Oberfläche trägt eine Isolierschicht. Kontaktvorrichtungen sind durch die Isolierschicht hindurchgeführt und stehen in vorbestimmten Bereichen oder Zonen in Kontakt mit der Platin-Nickel-Silicid-Legierung.
Gemäß einer weiteren Ausgestaltung der Erfindung kann in dem Halbleiter-Grundblock ein aktives Bauelement mit Kollektor-, Basis- und Emitterzone ausgebildet sein, wobei die Platin-Nickel-Silicid-Legierung in Kontakt mit den entsprechenden Zonen des Bauelements steht.
Das zur Herstellung eines derartigen Halbleiter-Bauelements vorgeschlagene Verfahren ist erfindungsgemäß dadurch gekennzeichnet, daß auf einer Oberfläche eines Halbleiter-Grundblocks eine aus Nickel und Platin bestehende Legierung ausgebildet und dann durch Erhitzen des Halbleiter-Grundblocks die Platin-Nickel-Legierung zur Verbin-
309829/0817
dung mit dem Silizium gebracht und auf der Oberfläche des Halbleiter-Grundblocks Platin-Nickel-Silicid ausgebildet wird. Im einzelnen weist der Halbleiter-Grundblock eine planare Oberfläche auf, auf welcher eine Isoliermaterialschicht ausgebildet wird, in der öffnungen hergestellt werden, in welche ein Platin-Nickel-Gemisch eingebracht wird. Durch Erhitzen des Halbleiter-Grundblocks wird eine Legierung zwischen dem Silizium einerseits und Platin und Nickel andererseits gebildet, welche eine ternäre oder Dreifachverbindung darstellt. Das nicht umgesetzte Platin und Nickel werden anschließend entfernt. Die Isolierschicht wird dann mit Kontakten versehen, welche durch die öffnungen in der Isolierschicht hindurchgreifen und in vorbestimmten Bereichen in Kontakt mit der ternären Verbindung stehen»
Die Erfindung wird im nachfolgenden anhand eines in der Zeichnung dargestellten bevorzugten Ausführungsbeispiels näher erläutert.
Fig. 1 ist ein Querschnitt durch eine Hochfrequenz-Zerstäubungsvorrichtung, welche zur Ausführung des Verfahrens zur Herstellung eines Halbleiter-Bauelements nach der Erfindung Verwendung findet.
Fig. 2 ist eine Draufsicht auf eine in der Vorrichtung von Fig. 1 verwendete Auftreffelektrode.
Figuren 3-8 sind Querschnitte durch ein Halbleiter-Bauelement zur Veranschaulichung der Verfahrensschritte bei der Herstellung des erfindungsgemäßen Halbleiter-Bauelements.
Fig. 9 ist ein Schaktschema, das die Baker-Klemmschaltung für einen Transistor vermittels der in Fig. 8 dargestellten Schottky-Sperrschicht-Diode zeigt.
309829/0817
Die in Fig. 1 dargestellte Zweirichtungs-Hochfrequenz-Zerstäubungsvorrichtung eignet sich zum Verdampfen oder Zerstäuben der zur Ausführung des erfindungsgemäßen Verfahrens vorgeschlagenen Stoffe. Entsprechend Fig. 1 bildet ein Gehäuse 11 eine Kammer 12, die auf ein Vakumm gewünschter Höhe gebracht werden kann. Ein Unterlagenhalter ist drehbar innerhalb der Kammer 12 gelagert und ggf. durch einen (nicht dargestellten) Drehantrieb drehbar. Dem Unterlagenhalter 13 wird eine Hochfrequenz-Speisespannung von einer Quelle If zugeführt, die beispielsweise aus einem Hochfrequenz-Leistungsoszillator besteht, der mit einer Frequenz von z.B. 13,56 MHz arbeitet. Der Unterlagenhalter 13 dient zur Aufnahme mehrerer Unterlagen 16 auf seiner oberen Oberfläche, welche einer innerhalb der Kammer 12 angeordneten Auftreffelektrode ("Target") 17 gegenüberliegt. Die Auftreffelektrode 17 ist mit dem anderen Pol des Hochfrequenz-Leistungsoszillators m verbunden. Innerhalb der Kammer sind in bekannter Weise zwei Dunkelabschirmungen 18 vorgesehen. Ein Verschluß 19 ist drehbar auf einer Welle 21 gelagert, die mit einem Handrad 2 2 versehen isti mit dem der Verschluß 19 zwischen zwei Stellungen verschwenkt werden kann. In der einen Stellung ist der Verschluß 19 zur Seite geschwenkt, so daß die Auftreffelektrode dem Unterlagenhalter 13 frei gegenüberliegt. In der zweiten Stellung befindet sich der Verschluß 19 genau zwischen der Auftreffelektrode 17 und dem Unterlagenhalter 13.
Fig. 2 zeigt eine Draufsicht auf die Auftreffelektrode 17. Diese besteht aus den Stoffen, welche zur Ausbildung der erfindungsgemäß verwendeten ternären oder Dreifachverbindung verdampft werden sollen. Zu diesem Zweck kann die Auftreffelektrode 17 aus zwei Stoffen der Dreifachverbindung wie z.B. einer Nickelmasse mit einem Reinheitsgrad von 99,9 %, auf der sich Streifen 26 aus Platin mit einem Reinheitsgrad von 99,99 % befinden, Die von den Platin-
309829/0817
streifen bedeckte Fläche ist genau darauf abgestimmt, daß die freiliegenden Oberflächen des Nickels und des Platins ein vorbestimmtes Verhältnis zueinander aufweisen.
Die Unterlage 16, auf welche die beiden Stoffe vermittels der in Fig. 1 dargestellten Vorrichtung aufgedampft oder durch Zerstäubung aufgebracht werden sollen, kann aus einem beliebigen Halbleitermaterial bestehen. Zur Ausbildung des hier beschriebenen Halbleiter-Bauelements sollten jedoch Halbleiter-Grundblöcke 31 verwendet werden, die im wesentlichen aus Silizium hergestellt sind. Gggf. kann auch eine (nicht dargestellte) "begrabene Schicht" vorgesehen sein. Entsprechend der Darstellung in Fig. 3 weist der Halbleiter-Grundblock 31 beispielsweise eine Dotierung mit p-Fremdstoff auf. Eine in dem Grundblock 31 ausgebildete eptitaxiale Schicht 32 ist ebenfalls mit einer Dotierung wie z.B. einem n-Fremdstoff versehen. Die epitaxiale Schicht 32 weist eine planare obere Oberfläche 33 auf, die durch eine Isolierschicht wie z.B. aus Siliziumdioxid abgedeckt ist.
Vermittels bekannter, herkömmlicher Verfahren werden zunächst in der Epitaxialschicht 32 die gewünschten aktiven und/oder passiven Bauelemente ausgebildet. So kann entsprechend Fig. 4 ein aktives Bauelement in Form eines Transistors ausgebildet werden, indem in der Epitaxialschicht 32 eine p-Zone 36 ausgebildet wird, die von einem bis zur Oberfläche reichenden napfförmigen pn-Obergang 37 begrenzt ist. In entsprechender Weise wird eine in die p-Zone 36 eindiffundierte n-Zone 3 8 vorgesehen, die ebenfalls durch einen bis zur Oberfläche 33 durchgehenden napfförmigen pn-übergang 39 begrenzt ist. Gleichzeitig wird in der
Epitaxialschicht 32 eine n+ Zone Ul ausgebildet, welche in
mit
Kontakt 'der Kollektorzone des aktiven Bauelements steht.
309829/0817
Nach Ausführung der erforderlichen Diffusionen wird die Oxidschicht 34 vorzugsweise entfernt, wonach als Isolierschicht eine neue Oxidschicht 43 auf der Oberfläche zur Ausbildung gebracht wird. Vermittels herkömmlicher fotolithografischer Verfahren werden dann in der Isolierschicht 13 öffnungen 44, 46 und 47 ausgebildet, welche vorbestimmte Oberflächenbereiche freilegen. Wie aus der Zeichnung ersichtlich, geben die öffnungen 44 die Kollektorkontaktzonen 41 frei, die öffnungen 46 geben die Emitterzonen 38 frei, während die öffnungen 47 die Basiszonen 36 freigeben und gleichzeitig in der weiter unten beschriebenen Weise zur Herstellung der Schottky-Dioden dienen.
Nach Ausbildung der öffnungen 44, 46 und 47 wird der in Fig. 4 dargestellte Halbleiter-Grundblock in der Vorrichtung von Fig. 1 vermittels eines durch Hochfrequenz induzierten Argonionenbeschusses mit einer Leistungsdichte
2
von 0,55 Watt/cm etwa 3 Minuten lang gereinigt. In ν 'eser Zeitspanne wird Silizium angenähert in einer Dicke von 150 Angström entfernt, während an der Oxidschicht Siliziumdioxid nur in einer Dicke von angenähert 60 Angström entfernt wird. Der Reinigungsvorgang erfolgt, um zu gewährleisten, daß die Siliziumoberfläche in den öffnungen 44, 46 und 47 nicht verunreinigt ist.
Nach Beendigung des ReinigungsVorgangs wird der Verschluß 19 zwischen Unterlagenhalter 13 und Auftreffelektrode 17 gebracht und schützt in dieser Lage die Unterlagen 16 zu Beginn des Zerstäubungsvorgangs der Auftreffelektrode.
Die Halbleiter-Bauelemente werden in der in Fig. dargestellten Beschaffenheit auf den Unterlagenhalter 13 von Fig. 1 gelegt, wobei die öffnungen 44, 46 und 47 zur Auftreffelektrode 17 hin weisen.
309829/0817
So lange sich der Verschluß 19 zwischen dem Unterlagenhalter und der Auftreffelektrode befindet, wird die letztere gereinigt, um etwa vorhandene oxidierte oder chemisch verunreinigte Stellen der Auftreffelektrode zu entfernen. Die Reinigung der Auftreffelektrode erfolgt mit einer Leistungsdichte von 1,5 Watt/cm etwa 5 Minuten lang. Bei diesem Reinigungsvorgang beträgt der Materialabtrag an der Auftreffelektrode etwa 1500 Angström-.
Nach Beendigung des Reinigungsvorgangs wird der Verschluß 19 zur Seite geschwenkt, so daß die von der Auftreff elektrode abgegebenen Stoffe auf die ganze Oberfläche der auf dem Unterlagenhalter befindlichen Unterlagen aufgebracht werden und auf diesen eine Aufdampfschicht 51 ausgebildet wird, welche die Oberfläche der Oxidschicht H3 überlagert und in die öffnungen H^, 46 und 47 hineinreicht und in diesen in Kontakt mit vorbestimmten Bereichen der Oberfläche 33 steht. Die Dicke der Schicht 51 kann zwischen 500 und 1000 Angstrom betragen und liegt aus Gründen der weiter unten beschriebenen chemischen Reaktion vorzugsweise bei angenähert 750 Angström. Da die Auftreffelektrode 17 aus zwei unterschiedlichen Stoffen besteht, entsteht eine Legierung aus diesen beiden Stoffen, in welcher die beiden Stoffe in einem vorbestimmten gegenseitigen Verhältnis vorliegen. Die erfindungsgemäß vorigeschlagene Legierung besteht aus Nickel und Platin, in welcher der Nickelanteil etwa 75 bis 90 % und der Rest jeweils aus Platin besteht. Es wurde gefunden, daß das bevorzugte Verhältnis bei angenähert 88 % und 12 % Platin liegt. Zur Erzielung des gewünschten Verhältnisses werden die Platinstreifen 26 durch Widerstandsschweißung mit der Nickel-Auftreffelektrode verbunden, wobei die Platinstreifen 26 angenähert 12 % der Gesamtoberfläche einnehmen, während die übrige Fläche der aus Nickel bestehenden Auftreffelektrode angenähert 88 % der Oberfläche beträgt. Da beide Stoffe bei Beschüß mit durch Hochfrequenz aktivierten Argonionen nahezu identische
309829/0817
Verdampfungsgeschwindigkeiten aufweisen, ergibt sich für die entstehende Platin-Nickel-Legierung ("Platinel") das gleiche Verhältnis wie das Verhältnis der mit Hochfrequenz aktivierten Ionen beschossenen Oberflächen.
Im Anschluß an den Hochfrequenz-Zerstäubungsvorgang werden die Unterlagen aus der in Fig. 1 dargestellten Hochfrequenz-Zerstäubungsvorrichtung herausgenommen und in einen Vakuum-Legierungsofen eingelegt, der auf ein Vakuum von weniger als 5 χ 10 Torr gebracht wird. Im Ofen wird die Unterlage auf eine Temperatur von 350 0C oder höher bis zu ggf. 900 0C erhitzt. Die Erhitzungstemperatur liegt vorzugsweise bei angenähert 450 0C. Bei Erhitzung auf die letztgenannte Temperatur von 150 0C wird diese angenähert Minuten lang aufrecht erhalten. Es erfolgt eine Reaktion zwischen den Feststoffen, sobald die ganze vorhandene Platin-Nickel -Legierung verbraucht ist, oder anders ausgedrückt, diese reagiert mit dem Silizium in den öffnungen 44, ,46 und 47 und bildet eine ternäre Verbindung, welche sich als Platin-Nickel-Silicid-Legierung bezeichnen läßt. Bei dieser Reaktion ist wichtig, daß sie nicht eine flüssige Phase durchläuft, sondern völlig in der Feststoffphase erfolgt. Bei diesem Legierungsvorgang sollte die Temperatur so niedrig wie möglich gehalten werden, weil dadurch die geringsten Auswirkungen auf in der Unterlage ausgebildete aktive und passive Bauelemente auftreten und außerdem die Abkühlung der Unterlagen vereinfacht wird.
Wenngleich der LegierungsVorgang in einem getrennten Legierungsofen erfolgen sollte, kann dieser ggf. auch in der Hochfrequenz-Zerstäubungsvorrichtung von Fig. 1 durchgeführt werden, wobei jedoch die Abkühlung der Unterlagen nach Beendigung des Legierungsvorgangs größere Schwierigkeiten bietet.
309829/0817
Die Platin-Nickel-Legierung verbindet sich mit dem Silizium und bildet entsprechend Fig. 6 ternäre Legierungsbereiche 52. In der Praxis wurde gefunden, daß diese Reaktion nahezu augenblicklich erfolgt und daher bei einer sehr niedrigen Temperatur in kürzester Zeit ausgeführt werden kann. Die Erklärung dafür dürfte sein, daß eine Grenzflächenreaktion zwischen Metallen erfolgt, die atomar gesehen saubere, d.h. nicht verunreinigte Grenzflächen aufweisen.
Beim LegierungsVorgang verbindet sich die Nickel-Platin-Legierung mit angenähert gleichen Mengen Silizium, so daß die Zusammensetzung der ternären Legierung angenähert 50 % Silizium und 27,5 bis 45 % Nickel und der übrige Anteil Platin beträgt. Wenn die Platin-Nickel-Legierung aus 88 % Nickel und 12 % Platin besteht, weist die ternäre Legierung 50 % Silzium, 44 % Nickel und 6 % Platin auf. Die Tiefe, bis zu welcher die ternäre Legierung ausgebildet wird, ist, wie weiter festgestellt wurde, durch die Tiefe der usprünglichen Aufdampfschicht 51 vorgegeben. Wenn die Schicht 51 beispielsweise eine Dicke von 1000 Angström aufweist, reagiert das Silzium mit der Platin-Nickel-Legierung bis zu einer Tiefe von angenähert 1000 Angström.
Nach Ausbildung der ternären Legierung 52 wird die Platin-Nickel-Legierung in den übrigen Bereichen, in welchen sie nicht in direkter Berührung mit dem Silizium gestanden hat, entfernt. Dazu kann beispielsweise Schwefelsäure verwendet werden, die aus 3 Raumteilen H.O und 7 Raumteilen H2SO1+ besteht. Das Platin-Nickel-Silicid ist gegenüber verdünnter Schwefelsäure inert und wird daher nicht von dieser angegriffen.
Nach Beseitigung der unerwünschten Platin-Nickel-Legierung entsprechend Fig. 7 wird auf die Isolierschicht
309829/0817
und im Bereich der öffnungen 44, 46 und 17 ein Metall wie z.B. Gold oder Aluminium aufgedampft. Die unerwünschten Metallabschnitte werden dann vermittels entsprechender fotolithografischer Verfahren entfernt, so daß lediglich Kontakte in der Form von Leitern 56, 57 und 58 zurückbleiben, welche in die öffnungen 44, 46 und 47 hineinreichen und in Kontakt mit den ternären Legierungsbereichen 52 stehen, die jeweils die Kollektorkontakt-, Emitterkontakt- und Basiskontaktzonen überlagern. Das Halbleiter-Bauelement entspricht dann der Darstellung in Fig. 8. Wie aus dieser Fig. weiter ersichtlich, erstreckt sich der in Berührung mit der Basiszone 36 stehende ternäre, d.h. Platin-Nickel-SiIicid-Legierungsbereich 52 nach rechts über die Basiszone hinaus und berührt die Epitaxialschicht 32, wodurch die Basis entsprechend Fig. 8 mit dem Kollektor des aktiven Bauelements kurzgeschlossen wird. Das Bauelement ist als Transistor T bezeichnet, während sich die Verbindung z^' Basis und Kollektor des Transistors als Schottky-Sperrschicht-Diode D bezeichnen läßt, die durch den in der Zeichnung rechts von der Basiszone 36 befindlichen Abschnitt des Legierungsbereiches 52 gebildet wird. Die Schottky-Sperrschicht-Diode führt in an sich bekannter Weise die Majoritätsträger, d.h. Elektronen ab, so daß der Kollektor nicht zur Sättigung kommen kann.
Fig. 9 zeigt ein schematisches Schaltbild der Schottky-Sperrschicht-Diode, die in diesem Falle eine Baker-Klemmschaltung für einen Transistor darstellt, so daß dieser nicht mit hoher Sättigung betrieben werden kann, wodurch die Arbeitsgeschwindigkeit der Schaltung gesteigert und der Rauschpegel des Bauelements niedriger gemacht wird.
Es wurde gefunden, daß sich Platin-Nickel-Silicid sehr gut für Halbleiter-Bauelemente eignet, da es einen
309829/0817
optimalen Sperrschicht-Höhen-Wert von 0,68 bis 0,72 und vorzugsweise 0,7 eV ergibt, Zugleich mit optimaler Sperrschichthöhe kann die Schottky-Sperrschicht-Diode in optimaler Größe ausgebildet werden, d.h. bei verhältnismäßig kleiner Größe die gewünschte thermische Stabilität aufweisen.
Die Erfindung wurde beispielsweise als Ersatz für integrierte Schaltungen der Typenreihe 7 400 S von Signetics verwendet, in welchen zuvor als Metall durchgehend Aluminium verwendet worden war. Die entsprechenden Halbleiter-Bauelemente waren mit Transistoren in Baker-Klemmschaltung versehen, wodurch die bei Golddiffusion auftretenden Schwierigkeiten umgangen wurden. Es zeigte sich, daß bei Verwendung von Platin-Nickel-Silicid-Legierung höhere Ausbeuten möglich sind. Schottky-Sperrschicht-Dioden aus Platin-Nickel-Silicid haben typischerweise folgende Parameter:
Innenüberlagerungs-Schottky-Sperrschicht-transistor (Internal Overlay Schottky Barrier Transistor) Beta = 80 bei 100 μΑ,
Spannungsabweichung (Voltage Offset) 285 mV bei
1 uA,
Basis-KoHektor-Spannung 300 mV bei 1 μΑ.
Schutzring-Schottky-Sperrschicht-Transistor (Output Guard Ring Schottky Barrier Transistor) Spannungsabweichung 2 50 mV bei 1 μΑ, Basis-Kollektor-Spannung 270 mV bei 1 μΑ.
Eine Schottky-Sperrschicht-Höhe von 0,70 eV ist verträglich für integrierte Schaltungen mit Transistoren in Baker-Klemmschaltung unter Verwendung von Schottky-Sperrschicht-Dioden. Außerdem ist der Übergangswiderstand des Platin-Nickel-Silicids zu p-Silizium mit einer Fremdstoff-
19 q
konzentration von 10 /cm niedrig. Aufgrund dieser physi-
309829/0817
kaiischen Eigenschaften ist das Platin-Nickel-Silicid überlegen den nichtlegierten Siliciden in Schaltungsanwendungen, wie sich aus nachstehender Tabelle ersehen läßt:
RcIN 1019 bei DB IN 1O17 bei
-3
cm		 SiP Ω cm Si <100>
ΙΟ"2 Ω 0,70 eV
1O"2 Ω 0,80 eV
IO Ω 0,67 eV
5x10 -3 Ω 0,73 eV
1 0,70 eV
Metallsilicid
Platin-Nickel Platin Nickel Aluminium Rhodium
Wie aus vorstehender Tabelle ersichtlich, bildet Platin einen ungewöhnlich ausgezeichneten ohmschen Kontakt mit Silizium. Seine Schottky-Sperrschichthöhe in Platin-Silicid ist jedoch außergewöhnlich hoch und liegt bei ange-
18 3
nähert 0,82 eV für η-Silizium mit 10 Atomen/cm . Nickel dagegen weist nach Reaktion mit Silizium eine ziemlich niedrige Schottky-Sperrschichthöhe von angenähert 0,67 eV in η-Silizium auf, jedoch ist sein Obergangswiderstand zu Silizium anderer Dotierung wie z.B. insbesondere zu p-Silizium äußerst hoch. Platin-Nickel-Legierung hat in Verbindung mit Silizium als Platin-Nickel-Silicid den erwünschten niedrigen Obergangswiderstand und die erwünschte optimale Schottky-Sperrschicht -Höhe .
Bei dem in Fig. 8 dargestellten Ausführungsbeispiel der Erfindung ist der niedrige Übergangswiderstand zu dem p-Silizium besonders ausschlaggebend in bezug auf die Basis, welche mit p-Fremdstoff dotiert ist. Der Übergangswiderstand ist auch von besonderem Interesse in (nicht dargestellten) diffundierten Widerständen, welche ebenfalls mit p-Fremdstoff dotiert sind. Wie ohne weiteres zu ersehen, werden bei hohem Übergangswiderstand die V, - Sättigungswerte des Transistors für normalen Bauelement-Betrieb zu hoch, wobei sich außerdem die Werte der Widerstände ändern, mit dem Er-
309829/0817
gebnis, daß das Bauelement nicht auslegungsgemäß oder möglicherweise überhaupt nicht arbeitet. Durch Verwendung von Platin-Nickel-Silicid-Legierung wird daher der erwünschte niedrige Übergangswiderstand erhalten, wobei gleichzeitig die Schottky-Sperrschicht-Höhe innerhalb bestimmter Grenzwerte für normale Klemmschaltungen liegt.
Die erfindungsgemäß hergestellte Platin-Nickel-Silicid-Legierung ist für praktisch alle integrierten Schaltungen und auch für einzelne Bauelemente geeignet. Weiterhin eignet sie sich als Ersatz für Platin-Silicid in Leitergebilden bekannter metallurgischer Ausführung, wobei sie den Vorteil einer niedrigen Schottky-Sperrschicht-Höhe hat, was in bestimmten Schaltungen besonders erwünscht oder sogar ausschlaggebend ist.
Platin-Nickel-Silicid unterscheidet sich intrinsisch in elektrischer Hinsicht nicht von Aluminium und erleichtert in erster Linie die Halbleiter-Bauelement-Herstellung bei sehr hoher Ausbeute auch bei einer großen Anzahl von Übergängen in den Bauelementen. Ein Hauptgrund für die höhere Ausbeute ist, daß sich Platin und Nickel wesentlich leichter zerstäuben lassen als Aluminium.
Platin-Nickel-Silicid eignet sich aufgrund seiner Eigenschaften sehr gut in Verbindung mit Gold- oder Aluminium- Verb indungs systemen.
Es hat sich gezeigt, daß bei Reaktion von Platin-Nickel mit Silizium von <100> Orientierung in bezug auf die Oberflächenebene des Silizium-Halbleiter-Grundblocks die erhaltene Legierung gegenüber Natriumhydroxid und Kaliumhydroxid inert ist, so daß sich Platin-Nickel-Silicid auch als sehr wirksame anisotrope Ätzmaskierung verwenden läßt. Anisotrope Ätzmittel wie z.B. Kaliumhydroxid werden in Ver-
309829/0817
bindung mit bestimmten Puffern oder Natriumhydroxid zum Ätzen von Silizium verwendet.
Das vorgeschlagene neuartige und verbesserte Halbleiter-Bauelement weist eine Schottky-Sperrschicht-Diode aus Platin-Nickel-Silicid auf. Vermittels des vorgeschlagenen Herstellungsverfahrens lassen sich optimale Schottky-Sperrschicht-Höhen bei gutem Übergangswiderstand erhalten, wobei auch bei komplizierten Schaltungen sehr hohe Ausbeuten erzielbar sind.
- Patentansprüche -
309829/0817

Claims (21)

Patentansprüche :
1.) Halbleiter-Bauelement aus einem im wesentlichen aus Silizium hergestellten Halbleiter-Grundblock, dadurch g ekennze ichnet, daß eine Oberfläche (33) des Halbleiter-Grundblocks (31) mit einer Platin-Nickel-Silicid-Legierung (52) versehen ist.
2. Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Legierung aus Platin, Nickel und Silizium besteht.
3. Halbleiter-Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Legierung angenähert 50 % Silizium, 37,5 bis 45 % Nickel und als Rest Platin enthält.
4. Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Legierungsschicht (52) eine von 500 bis 1000 Angström oder darüber betragende Dicke aufweist,
5. Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Platin-Nickel-Silicid-Legierung nur in vorbestimmten Bereichen (52) der Oberfläche ausgebildet ist, sowie eine Isolierschicht (43) auf die Oberfläche aufgebracht ist und Kontaktvorrichtungen (56, 57, 58) trägt, welche durch die Isolierschicht hindurch in Kontakt mit den Platin-Nickel-Silicid-Bereichen stehen.
6. Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß in dem Halbleiter-Grundblock (31) ein
309829/0817
aktives Bauelement mit Kollektor-, Basis- und Emitterzone (41, 36, 38) ausgebildet ist und die Platin-Nickel-Silicid-Legierung in Kontakt mit den entsprechenden Zonen des Bauelements steht.
7. Halbleiter-Bauelement nach Anspruch 6, dadurch gekennzeichnet, daß die in Kontakt mit der Basiszone (36) stehende Platin-Nickel-Silicid-Legierung über die Basiszone hinausgeführt und in diesem Bereich des Bauelements eine Schottky-Sperrschicht-Diode (D) ausgebildet ist.
8. Halbleiter-Bauelement nach Anspruch 7, dadurch gekennzeichnet, daß die Platin-Nickel-Silicid-Legierung eine Schottky-Sperrschicht-Höhe von angenähert 0,6 8 bis 0,72
17 eV in einer'n-Fremdstoffkonzentration von etwa 10
3
Atomen/cm aufweist.
9. Halbleiter-Bauelement nach Anspruch 8, dadurch gekennzeichnet, daß die Platin-Nickel-Silicid-Legierung einen Widerstandswert von angenähert 10 Ohm in p-Silizium
19 3 mit einer Fremdstoffkonzentration von 10 Atomen/cm aufweist.
10. Verfahren zur Herstellung eines Halbleiter-Bauelements nach einem der Ansprüche 1-9 aus einem im wesentlichen aus Silizium bestehenden Halbleiter-Grundblock, dadurch gekennzeichnet, daß auf einer Oberfläche (33) des Halbleiter-Grundblocks (31) eine aus Nickel und Platin bestehende Legierung ausgebildet und dann durch Erhitzen
309829/0817
des Halbleiter-Grundblocks die Platin-Nickel-Legierung
zur Verbindung mit dem Silizium gebracht und auf der
Oberfläche Platin-Nickel-Silicid ausgebildet wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet,
daß die ternäre Platin-Nickel-Silicid-Legierung vermittels einer Reaktion zwischen Feststoffen ausgebildet wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Feststoffe bei einer zwischen etwa 350 bis 900 0C
betragenden Temperatur zur gegenseitigen Reaktion gebracht werden.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Feststoffe bei einer Temperatur von angenähert 450 C zur gegenseitigen Reaktion gebracht werden.
14. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Nickelgehalt der Platin-Nickel-Legierung zwischen
75 und 90 % bemessen wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der Nickelgehalt der Platin-Nickel-Legierung angenähert 88 %, und der Platingehalt angenähert 12 % bemessen wird.
16. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die ternäre Legierung aus angenähert 50 % Silizium, 37,5 bis 45 % Nickel und zum übrigen Teil aus Platin hergestellt wird.
309829/0817
17. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Platin-Nickel-Legierung nur in vorbestimmten Oberflächenbereichen des Halbleiter-Grundblocks (31) zur Ausbildung gebracht und von anderen Oberflächenbereichen entfernt wird.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß auf der Oberfläche (33) des Halbleiter-Grundblocks eine Isolierschicht (43) ausgebildet wird, dann Öffnungen (44, 46, 47) in dieser Isolierschicht ausgebildet und die vorbestimmten Oberflächenbereiche vor dem Aufbringen der Platin-Nickel-Legierung freigelegt werden.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß auf der Isolierschicht (43) durch diese Schicht hindurchgreifende und in Kontakt mit der in den Öffnungen (44, 46, 47) befindlichen ternären Legierung (52) kommende Kontakte (56, 57, 58) ausgebildet werden.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß vor dem Aufbringen der Platin-Nickel-Legierung auf die vorbestimmten Oberflächenbereiche aktive Bauelemente in dem Halbleiter-Grundblock (31) ausgebildet werden.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß die in dem Halbleiter-Grundblock ausgebildeten aktiven Bauelemente (T) jeweils mit Kollektor-, Basis- und Emitterzone ausgebildet werden, und das in Kontakt mit
309829/081 7
der Basiszone (36) stehende Platin-Nickel-Silicid (52) über die Basiszone hinausgeführt und in diesem Bereich eine Schottky-Sperrschicht-Diode (D) ausgebildet wird.
309829/081 7
DE19722264322 1972-01-03 1972-12-30 Transistorschaltung mit einer Schottky-Sperrschichtdiode als Klemmdiode und Verfahren zu deren Herstellung Expired DE2264322C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US21459072A 1972-01-03 1972-01-03
US21459072 1972-01-03

Publications (3)

Publication Number Publication Date
DE2264322A1 true DE2264322A1 (de) 1973-07-19
DE2264322B2 DE2264322B2 (de) 1977-02-24
DE2264322C3 DE2264322C3 (de) 1977-10-13

Family

ID=

Also Published As

Publication number Publication date
GB1410701A (en) 1975-10-22
CA965189A (en) 1975-03-25
JPS4879979A (de) 1973-10-26
JPS5348075B2 (de) 1978-12-26
FR2167603A1 (de) 1973-08-24
IT977986B (it) 1974-09-20
NL7217827A (de) 1973-07-05
FR2167603B1 (de) 1977-02-04
NL160987C (nl) 1979-12-17
NL160987B (nl) 1979-07-16
DE2264322B2 (de) 1977-02-24

Similar Documents

Publication Publication Date Title
DE1294557C2 (de) Integrierte komplementaere transistoranordnung und verfahren zu ihrer herstellung
EP0012955B1 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2056220B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE3850847T2 (de) Selbstjustierter Polysiliziumemitter und Kontaktstruktur für Hochleistungsbipolartransistor.
DE1564191A1 (de) Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2152298A1 (de) Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen
DE2031235C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE1930423B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3650170T2 (de) Halbleiteranordnung mit Verbindungselektroden.
DE2142342A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2264322A1 (de) Halbleiter-bauelement mit schottkysperrschicht-diode aus platin-nickelsilicid und verfahren zur herstellung desselben
DE2064084C2 (de) Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht
DE69331618T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, wobei ein seitlich abgegrenzter Halbleiterbereich selbst-justiert in einem Halbleiterkörper erzeugt wird
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8328 Change in the person/name/address of the agent

Free format text: MEIER, F., DIPL.-ING., PAT.-ANW., 2000 HAMBURG

8339 Ceased/non-payment of the annual fee