DE2258498A1 - Koppelblock fuer datenverarbeitende anlagen, insbesondere fernmeldeanlagen - Google Patents

Description

Patentanwalt
Dipl.-Phys. Leo Thul
Stuttgart

P. Charransol et al 12-3-4

INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK

Koppelblock für datenverarbeitende Anlagen, insbesondere Fernmeldeanlagen.

Die Erfindung betrifft einen Koppelblock in Form einer integrierten Schaltung mit Koppelblockeingängen, Koppelblockausgängen und je»einem steuerbaren Koppelglied zwischen jedem Koppelblockeingang und jedem Koppelblockausgang _für ^Tdatenverarbeitende Anlagen, insbesondere Fernmeldeanlagen.

Ein derartiger Koppelblock kann auch insbesondere in Telefon» ■vermittlungsanlagen angewendet werden, die im Zeitmultiplexbetrieb und mit Impulscodemodulation arbeiten. Am Eingang einer solchen Vermittlungsanlage werden die von belegten Leitungen (d.s. Leitungen, von denen Anrufe ausgehen oder auf denen gesprochen wird) stammenden Signale mit einer Frequenz von 8kHz abgetastet; jedes Abtastergebnis wird in ein Codezeichen aus 8 Bits umgesetzt. Jedes Codezeichen wird über 8 Adern innerhalb eines sehr kurzen Zeitabschnitts parallel übertragen, wobei ein solcher Zeitabschnitt einen Zeitkanal bildet. Es ist auf diese Weise möglich, beispielsweise 256 Kanäle auf einer Zeitmultiplexleitung zu betreiben. Die Dauer zwischen dem Auftreten zweier aufeinander folgender

7.II.1972

Krü/Mr . -/-

09823/0804

P.Charransol et al 12-3-4

Codezeichen desselben Kanals kann dabei 125 ,us betragen, während der jedem Kanal zugeordnete Zeitabschnitt (Zeitlage) dann eine Dauer von etwa 500ns hat. Ein ankommende Multiplexgruppe verarbeitet die von 256 Leitungen kommenden Signale. Eine entsprechende abgehende Multiplexgruppe verarbeitet die für diese 256 Leitungen bestimmten Signale. Die genannten Zahlenwerte sind zwar keine notwendigen, aber doch übliche Wferte,-

In der Vermittlungsstelle befinden sich im allgemeinen mehrere ankommende und mehrere abgehende Multiplexgruppen. Im wesentlichen kommt es darauf an, daß die auf einem Zeitkanal einer Multiplexgruppe auftretenden Codezeichen über ■ irgendeinen Zeitkanal einer beliebigen Multiplexgruppe zurückgegeben werden können. Dabei werden Verbindungen im Raumvielfach (Verbindungen zwischen den Gruppen) und auch Verbindungen im Zeitvielfach (Verbindungen innerhalb eines Kanals) hergestellt. Diese Verbindungen werden mittels eines Koppelfeldes hergestellt, welches Speicher und Raumvielfachschalter aufweist. Dies Koppelfeld kann beispielsweise ein Raumvielfach-Zeitvielfach-RaumvJelfach-Typ sein. Ein Verbindungsweg zwischen einem ankommenden Kanal einer ersten Leitung (A) und einem abgehenden Kanal einer zweiten Leitung (B) verläuft über zwei Raumvielfachschalter und einen zwischen diesen Raumvielfachschaltern angeordneten Speicherplatz, über diese Schalter hat der Speicherplatz Zugang zu ankommenden Multiplexgruppen bf.w. zu abgehen.1^n i'Iultiplexgruppen. In der dem ankommenden Kanal zugeordneten Zeitlage wird über den ersten, einer ankommenden Gruppe zugehörenden Raumvielfachschalter ein Codezeichen empfangen, welches in dem Speicherplatz eingespeichert wird. In der dem abgehenden Kanal zugeordneten Zeitlage wird über den zweiten, einer abgehenden Gruppe zugehörenden Raumvielfachschalter

309823/0804

- 3 P.Charransol et al 12-3-4

das im Speicherplatz enthaltene Codezeichen zurückgegeben. Eine Verbindung in der umgekehrten Richtung, nämlich zwischen dem abgehenden Kanal der ersten Leitung (A) und dem ankommenden Kanal der zweiten Leitung (B),.wird in entsprechender Weise hergestellt, im allgemeinen über denselben Speieherplatz und dieselben Raumvielfachschalter.

Die erforderlichen zahlreichen^ Speicherplätze gehören praktisch zu mehreren Nachrichtenspeichern und sind jeweils zwei Raumvielfachschaltern zugeordnet. In einem Speicher muß jeder Platz wenigstens zweimal während eines Zyklus mit der Dauer von 125/US erreicht werden, d.h. einmal zu der dem ankommenden Kanal zugeordneten .Zeitlage und das andere Mal zu der dem abgehenden Kanal zugeordneten Zeitlage, wobei jeder dieser zwei Schalter sich auf diese Zeitlagen einstellt. Die anderen Speicherplätze desselben Speichers ermöglichen die Herstellung anderer Gespräche, vorausgesetzt,daß sie jeweils anderen Zeitkanälen zugeteilt sind. Gesprächsverbindungen zwischen ankommenden und abgehenden, positionsgfeichen Zeitkanälen werden durch besondere Schaltmittel hergestellt."

Die in.einer solchen Anlage benutzten Raumvielfachschalter sind notwendigerweise mit elektronischen Mitteln aufgebaut, da etwa alle 500ns eine Verbindung hergestellt werden muß. Es ist selbstverständlich erwünscht, daß diese Schalter eine gedrängte Bauweise haben, wodurch eine höhere Operationsgeschwindigkeit erreicht werden kann, daß die Schalter ferner eine kleine Wärmeverlustleistung haben, die diese gedrängte Bauweise ermöglicht, und daß selbstverständlich der Preis dieser Schalter so niedrig wie möglich ist.

Es sind Multiplexer l.'jk'iivil,, die integrierte Schaltungen aus Feldef rekt-rinmponiiriten benutzen.

309823/0804 BAD

P.Charransol et al 12-3-4

gänge. Dieser Multiplexer hat 16 Eingänge und einen Ausgang. Ein durch ein ^-Bit-Codezeichen gekennzeichneter Eingang der 16 Eingänge kann mit dem einzigen Ausgang während einer sehr kurzen Zeitspanne verbunden werden. Es sind auch Multiplexer mit einem Eingang und 16 Ausgängen bekannt. Obwohl eine solche Lösung nicht ohne Interesse ist, ist sie nicht besonders gut an die Bedürfnisse der Vermittlungsanlage angepaßt. Insbesondere ist nachteilig, daß zwei Arten von Schaltungen, nämlich Multiplexer und Demultiplexer, für den Eingangsraumvielfachschalter und dem Ausgangsraumvielfachschalter benutzt werden müssen. Darüber hinaus ist die Anzahl der Zuleitungen (16 Eingänge, ein Ausgang, h Eingänge für die codierte Kennung des Vermittlungseingangs, Eingänge für die Stromversorgung) im Vergleich zu den von einer Schaltung durchgeführten Schaltfunktionen verhältnismässig hoch, so daß auch eine Menge Kontaktierungen erfordfirllch sind. Die Benutzung eines Multiplexers oder eines Demultiplexers mit weniger als 16 Anschlüssen kann außer Betracht bleiben, weil die Kosten pro Koppelpunkt dann ungewöhnlich ansteigen würden.

Hieraus geht hervor, daß ein elektronischer Koppelblock, vorzugsweise in der Form einer integrierten Sehali« ung "lit Feldeffekt-Komponenten, die gewünschten Merkmale der Operationsgeschwindigkeit, der gedrängten Bauweise, des geringen Stromverbrauchs und der verhältnismässig niedrigen Kosten ermöglicht. Die Aufgabe der Erfindung besteht nun darin, einen Koppelblock der eingangs genannten Art zu schaffen, der besonders gut an die Erfordernisse von Fernsprechvermittlungsanlagen bzw. von beliebigen, digital arbeitenden Vermittlungssyatemen angepaßt ist. Dies wird gemäß der Erfindung dadurch erreicnt, daß pro Koppelblockausgan^ ein 3eri.eii-r irulI-l-Uusii .: ^ji- '. ir· Jiiaetzunc von seinem Eingang zugeführten, die Koppelblockeingänge kennzeichnenden Adressen

309823/08CH

— 5 — P.Charransol et al 12-3-²»

von der Seriencode form in die Parallelcodefonn, ferner ein rait den Ausgängen dieses Umsetzers verbundener Pufferspeicher und mit den Aus^ängea diesms Pufferspeichers verbundene, den Koppelgliedern individuell zugeordnete und diese steuernde Adressendecoder mifc^integriert sind.

iSirie weitere Ausgestaltung der Erfindung ist dadurch gekennzeichnet, daß ferner pro Koppelblockausgang ein in die Koppelblockausgangsader eingefügte Torschaltung mit einem Toröffnungseingang mit_inte.griert ist und daß der Koppelblock mit einem ,oder mehreren weiteren derartiger Koppelblöcke verbunden ist, wobei die entsprechenden Adresseneingänge parallel geschaltet und die entsprechenden Koppelblockausgänge parallel geschaltet sind bzw. wobei die entsprechenden Adresseneingänge parallel geschaltet und die entsprechenden Koppelblockeingänge.parallel geschaltet sind.

Der Koppelblock gemäß der Erfindung kann eine verhältnismässig große Anzahl von Koppelpunktschaltungen aufweisen, während die Anzahl der Eingangs- bzw. Ausgangsadern innerhalb vernünftiger Grenzen bleibt. Darüber hinaus ist es möglich mehrere solcher Koppelblöcke in der angegebenen Weise parallel zu schalten, so daß eine größere Koppeleinheit entsteht; dabei kann der Koppelblock, in dem die gewünschte Verbindung hergestellt werden soll, mit Hilfe eines Toröffnungssignals ausgewählt werden.

Die Erfindung wird nun anhand von Ausführungsbeispielen näher erläutert. Es zeigen:

Fig.l eine Schaltungsanordnung für einen Koppelblock in integrierter Schaltungstechnik,

Fig.2 das Schaltungsprinzip eines Schieberegisters mit Feldeffekt-Transistoren,

309823/0804

BAD

P.Charransol et al

Pig.3 Signalverläufe an bestimmten Punkten der Schaltungsanordnung genäß Pig.2,

Pig.4 ein erstes Schaltungsbeispiel für den Serien-Parallel-Umsetzer RRO und den Pufferspeicher RTO der Schaltungsanordnung gemäß Fi^,1,

Fig.5 Signalverläufe an bestimmten Punkten in der Schaltungsanordnung gemäß Fig.4,

Fig.6 ein Prinzipschaltbild für ein Schieberegister als Alternative z\x dein der Fig.2 und

Fig.7 ein zweites Schaltungsbeispiel für den Serien-Parall.el-Umsetzer RRQ und den Pufferspeicher RTO gemäß Fig.l.

Der Koppelblock in Fig.l weist 8 Koppelblockeingänge EO bis E7, 8 KoppelblocKausgänge SO bis S7 und 64 Koppelglieder pcOO bis pc77 auf. Zur Vereinfachung sind nur der erste und der

und

letzte Koppelblockeingang, der erste der letzte Koppelblockausgang und die zugehörigen Koppelglieder dargestellt..

Wenn das Koppelglied pcOO, welches eine einfache UWD-Schaltung sein kann, leitend gemacht wird, dann kann der Koppelblockeingang EO mit dem Koppelblockausgang SO verbunden werden. Wenn Vorkehrungen dafür getroffen werden, daß ein (ausgewähltes Koppelglied unter den mit dem Koppelblockausgang SO verbundenen Koppelgliedern leitend wird, dann kann jeder so ausgewählte Konp^.lblockeingang EO bis E7 mit diesem Koppelblockaussang SO verbunden werden. Wenn dies in unabhängiger Weise für jeden Koppelblockausgang erfolgt, dann wird schließlich mit einem derartigen Koppelblock die Herstellung einer

30 9 823/0804

bad

- 7 P.Charransol et al 12-3-4

Verbindung zwischen jedem Koppelblockausgang und jedem Koppelblocke ingärig möglich.

i)e.-(i Koppelblockausgang SO ist ferner eine Adressenader adO zugeordnet, die für die übertragung einer Adresse aus 3 Bits vorgesehen ist;. Diese 3 Bits werden in Serie übertragen und bezeichnen einen Koppelbloek-eingang, dem der Koppelblockausgang SO zugeor-inst ist. Ferner ist dem Koppelt? Io ckaus gang 30 ein Serien-Parallel-Umsetzer RRO zugeordnet, der diese 3 Serienbits empfängt und sie dann in einen Parallel-Code umsetzt. Dem Koppelblockausgang SO ist ferner ein Puff erspeicher RTO zugeordnet, der die 3 Parallelbits vom Serien-Parallel-Umsetzer RRO empfängt und sie dann zwischenspeiehert, so daß der Serien-Parallel-Umsetzer RRO für den Empfang einer neuen Adresse fi'elgegebsn A'-srden kann. Dem KoppelbIockaüsgang SO sind fernei* Adressendecoder dcOO bis dcO7 zugeordnet, die parallel vom Pufferspeicher RTO angesteuert werden, aber individuell den UJID-ächaltungen pcOO bis pcO7 zugeordnet s ind.

Jie 3 Bits girier* «Vices ^e werden in Serie über die Adressenader adO übertragen. Die Adresse wird vom Serien-Parallel-Umsetzer RRO empfangen. Wenn die Adresse vom Serien-Parallel-Umsetzer RRO vollständig empfangen worden ist, wird diese Adresse zum Pufferspeicher RTO übertragen. Danach wird die Adresse ·α\χ den Adressen de codern dcÖO bis dcO7 gesendet. Einer dieser¹ Adrefiseniecoder,beispielsweise der Adressendecoder dcOO, spricht an und gibt ein Signal ab, welches die zugeordnete UND-Schaltung pcOO leitend macht. Zu diesem Zeitpunkt ist der Serien-Parallel-Umsetzer RRO frei geworden^ er kann eine neue Adresse aufnehmen. Dieser beschriebene Koppelblockteil mit 8 Koppelblockeingängen und einem Koppelblockausgang, mit den Schaltungen RTO, dcOO bis dcO7 für

309 82 3/080/.

i.£.UUHOÜ

- 8 P.Charransol et al 12-3-4

die Steuerfunktionen und mit den Schaltungen pcOO bis pcO7 für die Koppelfunktion kann daher den Koppelblockausgang SO nacheinander mit verschiedenen Eingängen verbinden, ohne daß im Hinblick auf die in Serie gesendeten Adressen eine Unterbrechung auftritt. Entsprechende Mittel sind dem Koppelblockausgang S7 zugeordnet, nämlich die Schaltungen RR7, RT7, dc7O bis dc77, welche die INO-flchalturiscn pc70 bis pc77 steuern. Ähnliche Mittel sind auch den nicht dargestellten Koppelblockausgängen zugeordnet.

Darüber hinaus ist dem Koppelblockausgang SO eine Torschaltung CVO mit einer Toröffnungsader vlO zugeordnet. Wenn ein Signal auf der Toröffnungsader vlO vorhanden ist, dann wird die Torschaltung CVO leitend, so daß der Koppelblockausgang SO mit einem ausgewählten Koppelblockeingang verbunden werden kann. Wenn das Signal auf der Toröffnungsader vlO nicht vorhanden ist, dann trennt die Torschaltung CVO den Koppelblockausgang SO von den Koppelfeldeingängen.

Die anderen Koppelfeldausgänge sind in gleicher Weise mit Torschaltungen versehen. Beispielsweise ist dem Koppelblockausgang S7 eine Torschaltung CV7 mit einer Toröffnungsader ν zugeordnet. Mit derartigen Anordnungen können beispielsweise Koppelfelder mit 16 Eingängen und 8 Ausgängen hergestellt werden, wenn 2 solcher Koppelblöcke, von denen eins in Pig.l dargestellt ist, miteinander verbunden werden, und zwar venn jeweils die entsprechenden Ausgänge (SO bis S7) dieser 2 Koppelblöcke und die einander entsprechenden Adressenadern adO bis ad7 dieser 2 Koppelblöcke parallel geschaltet werden, über jeden dieser beiden Koppelblöcke kann der gemeinsame Ausgang SO beispielsweise mit einer Gruppe von 8 Eingängen und insbesondere mit einem gewünschten Eingang in dieser Gruppe verbunden werden. Ein einziger dieser beiden Koppelblöoke wird ein Signal auf seiner Adressenader vlO

309823/08CK

P. Charransol et al 12-3-4

empfangen, so daß der gemeinsame Ausgang SO schließlich nur mit einem Eingang der 16 Eingänge verbundenwird.

In ähnlicher Weise kann ein Koppelfeld mit 8 Eingängen und 16 Ausgängen hergestellt werden, wenn die einander entsprechenden Eingänge der 2 Koppelblöcke parallel geschaltet und die einander entsprechenden Adressenadern der 2 Koppelblöcke parallel geschaltet werden.

Im Koppelblock gemäß Pig.l können neben den Schaltung pcOO bis pc77 auch die Adressendecoder dcO7 bis dc77 einfache UND-

en , '
Schaltung sein; diese Adressendecoder können aber auch an einer bekannten Pyramide zusammengefaßt sein. Die .Torschaltungen CVO bis CV7 können jeweils ebenfalls durch eine _j UND-Schaltung gebildet sein, sie können aber auch, wie es in der Praxis tatsächlich der Fall ist, jeweils eine Stufe aufweisen, die die Ausgangssignale des Koppelblocks standardisiert.

Im folgenden werden nur der Aufbau und die Arbeitsweise der Serien-Parallel-Umsetzer und der Pufferspeicher näher angegeben, weil die Erfindung sich im wesentlichen auf diese Schaltungen bezieht. Die Erfindung benutzt dabei aktive Komponenten, die den Peldeffekt ausnutzen.

Fig.2 zeigt das Prinzipschaltbild eines bekannten Schiebespeichers. Der Schiebespeicher wird durch 2 Ketten aus jeweils 3 Feldeffekt-Transistoren gebildet. Die erste Kette enthält Transistoren Ql, Q2, Q3. und die zweite Kette enthält Transistoren Q4, Q5, q6.

Ein Eingang ent ist mit der Steuerelektrode des Transistors Q3 verbunden, während der gemeinsame Verbindungspunkt des Transistors Ql mit dem Transistor Q2 an die Steuerelektrode

30982 3/0804

- ίο -

P.Charransol et al 12-3-¹*

des Transistors Q6 angeschlossen ist. Ein Ausgang st ist mit dem gemeinsamen Verbindungspunkt des Transistors Q4 mit dem Transistor Q5 verbunden. Mit cpl ist die Kapazität der Verbindung zwischen den 2 Ketten und der Steuerstrecke des Transistors q6 bezeichnet worden. cp2 kennzeichnet die Ausgangskapazität des Schiebespeichers. Der Schiebespeicher wird mit Taktsignalen 01, 02, 03, 0^ gesteuert, deren zeitlicher Verlauf in Fig.3 dargestellt ist.

Die Transistoren Ql, Q2, Q3 der ersten Kette werden als gesperrt angenommen, wobei keine Taktsignale 01, 02 zugeführt werden und kein Informationssignal am Eingang ent auftritt. . Wenn das Taktsignal 01 auftritt, steigt das Potential an den zwei Enden der Kette zur gleichen Zeit an, es fließt kein Strom über die Kette, aber,der Transistor Ql gerät in den leitenden Zustand, und die Kapazität cpl wird über den Transistor Ql positiv aufgeladen. Das Taktsignal 02 beginnt zur gleichen Zeit wie das Taktsignal 01. Das Taktsignal 02 macht zwar den Transistor Q2 leitend, aber das ist ohne große Wirkung, so_lange das Taktsignal 01 vorhanden ist. Wenn dieses Taktsignal beendet ist, gibt das Signal 02 die Voraussetzung dafür, daß der Transistor Q2 leitend gehalten wird. Die obere Elektrode des Transistors Q2 erhält die Spannung der positiv aufgeladenen K-tpasität cpl. Wenn der Eingang ent zur gleichen Zeit ein positives Informationssignal empfängt und dann die untere Elektrode des Transistors Q3 auf dem unteren Potential (Erdpotentialj gehalten wird, dann wird der Transistor Q3 ebenfalls leitend, und zwar für die restliche Dauer des Taktimpulses 02, so daß sich die Kapazität cpl über die Transistoren Q2 und Q3 entlädt. Wenn andererseits kein Informationssignal am Eingang ent auftritt, dann bleiben der Transistor Q3 gesperrt und die Kapazität cpl geladen.

309823/0804

- ii -

P.Charransol et al

Nach dem Ende des Taktimpulses 02 ist das am Eingang ent auftretende Informationssignal in inverser Form auf die Kapazität cpl übertragen, d.h., daß das Informationssignal an der Steuerelektrode des Transistors Q6 vorhanden ist.

Die Arbeitsweise der zweiten Transistorkette ist unter der Wirkung der Taktsignale 03, 04 genau die gleiche wie die eben beschriebene. Wach dem Ende des Taktimpulses 04 ist das in der Kapazität cpl gespeicherte Signal in inverser Form auf die Kapazität cp2 übertragen, d.h., daß das Informationssignal am Ausgang st des Schiebespeichers vorhanden ist.

Nach den 4 Taktsignalen 01 bis 04 ist also das am Eingang ent anstehende Signal auf den Ausgang st übertragen, wobei zwei sich aufhebende Signalumkehrungen stattgefunden haben.

Es wird jetzt anhand der Fig.4 ein Ausführungsbeispiel für den Serien-Parallel-Umsetzer RRO und den Pufferspeicher RTl gemäß Fig.l beschrieben. Diese Glieder sind aus Ketten zusammen gesetzt, die aahand der Fig.2 beschrieben wurden.

Der Serien-Parallel-Umsetzer RRO weist 4 Ketten CHI, CH2, CH3, CH4 auf. Die Ketten mit ungeraden Ziffern werden von den Taktsignalen 01, 02 gesteuert, während die Ketten mit geraden Ziffer durch die Taktsignale 03, 04 gesteuert werden. Wie in Fig.l ist aich hier die Adressenader adO zu erkennen.

Die Arbeitsweise des Serien-Parallel-ümsetzers RRO kann mit Hilfe der Kurven in Fiß.5 erläutert «erden. Diese Kurven stellen, a'o^; '.:v-jn von 'haη Taktsignalen 01 bis 06, zwei Signalgruppen aus jeweils 3 Bits dar, die über die Adressenader adO übertragen werden. Die Kurven geben auch den Bitverlauf an

BAD 309823-^0804

P.Charransol et al

den Eingängen der verschiedenen Stufen des Serien-Parallel-Urasetzers RRO weder.

Zunächst soll der Empfang der Adressenbits nO, nl, n2 betrachtet werden, die zusammen eine Airesse ADn bilden. Das Signal nO wird syno'irMa mit einem ersten Paar Takt signale 01, 02 gesendet. Es wird invertiert und in die Kette CHl eingespeichert. Genauer gesagt, wird das Signal nO in der Ausgangskapazität dieser Kette gespeichert. Das Signal nl wird invertiert und in der Kette CH¹J gespeichert, während das Signal nO eine Stufe weitergeschoben und damit zum Ausgang der Kette CH2 übertragen wird. Das Signal n2 schließlich wird invertiert und in die Kette CHl eingespeichert, während das Signal nO nach einer neuen Inversion zum Ausgang der Kette CH3 gelangt.

Am Ausgang der Ketten CH3, CH4 und CHl treten nun die 3

e
empfangnen Adressenbits wieder auf. Es ist erkennbar, daß die 3 Bits invertiert sind, wobei das erste Bit dreimal invertiert wurde, während die übrigen zwei Bits nur einmal invertiert wurden.

Der Empfang der folgenden Adresse AD (n+1) ,die in Fig.5 dargestellt ist, erfolgt in genau gleicher Weise.

Nach dem Empfang der vollständigen Adresse ADn vergeht eine Totzeit, deren Zweck noch im folgenden erläutert wird. Dem Koppelblock werden nun die Taktimpulse 05, 06 zugeführt.

Diese Taktimpulse 05, 06 übertragen die drei in den Ketten CHI, CH^, CH3 eingespeicherten Bits in die drei Ketten CH5, CH6, CH7, die den Pufferspeicher RTO bilden. Vorher war schon gesagt worden, daß die in den Ketten CHI, CH^, CH3 eingespeicherten Bits invertiert worden sind. Die übertragung

30 9-823/0804

BAD

- 13 P.Charransol et al 12-3-4

in die Ketten CH5,-CH6, CH7 wird durch eine neue Inversion begleitet, wodurch wieder die Originalinformatxon hergestellt wird.

Die auf diese Weise wiederhergestellten 3 Adressenbits werden von diesem Augenblick an über eine Ader sd den* Adressendecodern zugeführt, um eine der UND-Schaltungen pcOO bis pcO7 auszuwählen und somit den Koppelbloekausgang SO mit einem der Koppelblockeingänge EObis E7 zu verbinden (Pig.l).

Während der Schaltzeit der. -zu erregenden Schaltungen wird der nach der Informationsübertragung zum Pufferspeicher RTO freie Serien-Parallel-Ümsetzer RRO für den Empfang der für die nächstfolgende Verbindung bestimmten Adresse benutzt. Genauer.gesagt wird die Adresse AD (n+1) während derjenigen Zeit empfangen, in der der betreffende Ädressendoeoder, das Koppelglied ua:l die Torschaltung arbeiten. Das Ende des Empfangs der Adresse AD (n+1) entspricht der Vervollständigung der wirksamen Verbindung ζtischen einem Koppelblockeingang und dem Koppelbloekausgang SO (Pig.l). Danach erfolgt wieder eine Totzeit, wie sie vorher erwähnt wurde. Diese Totzeit, während der die Verbindung zwischen einem Koppelbloekausgang und einem Koppelblockeingang hergestellt ist, erlaubt eine beständige und geräuschlose Übertragung der Information auf den betrachteten Koppelbloekausgang.

Die gerade beschrieben Schaltungen sind ganz auf die funktioneilen Bedürfnisse des Koppelblocks gemäß Pig.l abgestellt und einfach und leicht in Form von integrierten Schaltungen zu realisieren.

Trotz der Serienübertragung der Adresseninformation können die Koppelpunkte dank einer Art Einflechtungstechnik mit

309823/0804

P.Charrarisol et al 12-3-4

hoher Frequenz betrieben werden, während leicht eine Totzeit vorgesehen werden kann, bis der Koppelblock eine störungsfreie Ausgangsinformation abgibt.

Anhand der Fig.6 und 7 wird nun äne AusführungsVariante des Serien-Parallel-Umsetzers RRO und des Pufferspeichers RTO beschrieben, die im Vergleich zum vorhergehenden Ausführungsbeispiel gewisse Vorteile" bietet.

In Fig.6 ist eine einer Kette der Fig.2 und 4 entsprechende Grundschaltung dargestellt. Diese Grundschaltung weist auch 3 Transistoren Q7, Qö und Q9 auf. Sie wird durch ein einziges Taktsignal, in dem betrachteten Beispiel das Taktsignal 02, gesteuert. An die Reihenschaltung der Komplementärtransistoren Q7 und Qö ist einerseits positives Potential +V und andererseits Erdpotertial angelegt. Ihre Gate-Elektroden sind miteinander verbunden und werden angesteuert, wenn der Transistor Q9 durch das Taktsignal 02 leitend gemacht wird und an seinem Eingang ent ein Signal empfängt. Hat diesSignal eine kleine Amplitude, so wird der Transistor Q7 leitend, über den Transistor Q7 wird die einem Ausgang es zugeordnete Kapazität cp3 positiv aufgeladen. Wenn das Signal eine höhere Amplitude hat, dann wird der Transistor q8 in den leitenden Zustand versetzt. In diesem Fall wird die Kapazität cp3 wieder entladen. Die Eingangsinformation findet sich dann nach der Inversion am Ausgang es wieder wie im Fall der ersten Kette in Fig.2. Die Stufe in Fig.6 hat insbesondere den Vorteil, daß sie unmittelbar gesteuert werden kann, wobei die durch den Transistor Q9 gebildete Torschaltung "ET" dann weggelassen ist.

In Fig.7 ist ein Ausführungsbeispiel für den Serien-Parallel-Umsetzer RRO und den Pufferspeicher RTO gezeigt, daß nach dem Prinzip der in Fig.6 gezeigten Schaltung arbeitet. Die Kette

309823/0804

. - 15 -.
P.Charransol et al 12-3-4

aus den 2 Transistoren (Q7 und Q8, Fig.6) wird in Fig.7 durch ein Rechteck dargestellt, während der Eingangstransistor (Q9, Fig.6) in Fig.7 gesondert gezeigt ist. Es ist dann zu erkennen, daß dieselbe Kette, beispielsweise die Kette ΈΤ51, durch 2 unabhängige Eingangsschaltungen aus jeweils einem besonderen Eingangstransistor gesteuert werden kann.

Die verschiedenen Eingangstransistoren werden dur._ch Taktsignale gesteuert, die denen der in Fig.5 benutzten entsprechen, wobei die Taktsignale 5fö Komplementär signale zu den Signalen 06 sind. Im Serien-Parallel-Umsetzer RRO sind die Ketten ETl, ET2 und ET4 wie die positionsgleichen Ketten in Fig.4 angeordnet; diese Ketten arbeiten in gleicher Weise,, Das erste Bit einer Adresse wird durch die Kette ETl im Takt 02 empfangen. Das zweite Bit erhält die Kette ET4 im Takt 04, wobei das erste Bit zur Kette ET2 übertragen wird. Das dritte Bit wird von der Kette ETl im zweiten Takt 02 empfangen«, Es ist zu erkennen, daß keine der Kette CH3 in Fig.ii entsprechende Kette in Fig.7 vorhanden ist. Daher ist das erste Bit nur zweimal invertiert worden. Dies erste Bit findet sich phasenrichtig mit dem Eingangsbit am Ausgang der Kette ET2 wieder. Die zwei anderen Bits sind invertiert und erscheinen am Ausgang der Ketten ETl und

Während des Taktes 06 wird das letzte, über die Kette ETl empfangene Bit zu einer Kette ET51 übertragen. Die ba. dieser Übertragung erfolgende zweite Inversion hebt die erste Inversion auf«, Dieses Bit wird dann,sobald es empfangen worden

ist, auf den einen der Ausgänge sd gegeben, über diesen Auseiner Kette

gang wird das Bit unabhängig von der Taktsteuerung\ET50 zugeführt. Diese Kette gibt dann das Komplementärbit auf einen der Ausgänge üd*. Dieser letzte Ausgang wird dann außerhalb des Taktes 06, d.h. während des Taktes WS₁ zum Eingang der Kette ET51 durchgeschaltet. Damit ist eine wirkliche bistabile

309823/0804

- 16-P.Charransol et al 12-3-4

Schaltung erreicht, die die Adresseninformation speichert und sie in stabiler Weise festhält, wobei auch das Komplement abgegeben wird.

Die Speicherung des zweiten, über die Kette ET4 übertragenen Bit ist in Fig.7 nicht dargestellt worden; diese Einspeicherung erfolgt aber in derselben Weise wie die des dritten Bit. Dies

der
gilt auch für das erste Bit mit Ausnahme, daß der Ausgang der Kette ET2 mit der Kette ET70 und nicht mit der Kette ET71 (in Analogie zur Kette ET51) verbunden ist. Die Kette ET7O invertiert die logische Operation der bistabilen Schaltung, wodurch der Tatsache Rechnung getragen wird, daß das betrachtete Bit bereits 2 Inversionen statt einer Inversion unterworfen worden ist.

309823/08Q/.

Claims (3)

1. - 17 P.Charransol et al 12-3-4

   Patentansprüche

   1Δ Koppelblock in Form einer integrierten Schaltungnit Koppelblockeingängen, Koppelblockausgängen und je einem steuerbaren Koppelglied zwischen jedem Koppelblockeingang und jedem Koppelblockausgang für datenverarbeitende Anlagen, insbesondere Fernmeldeanlagen, dadurch gekennzeichnet, daß pro Koppelblockausgang (SO...S7) ein Serien-Parallel-Umsetzer (RRO...RR7) zur Umsetzung von seinem Eingang (adO._P# ad7) zugeführten, die Koppelblockeingänge (EO..,E7) kennzeichnenden Adressen von der Seriencodeform in die Parallelcodeform, ferner ein mit den Ausgängen dieses Umsetzers verbundener Pufferspeicher (RTO...RT7) und mit den Ausgängen dieses Pufferspeichers verbundene, den Koppelgliedern (pcOO.„.pcO7 bis pc7O...pc77) individuell zugeordnete und diese steuernde Adresserteoder (dc00...dc07 bis dc70... dc77) mitintegriert sind.
2. 2. Koppelblock nach Anspruch 1, dadurch gekennzeichnet, daß ferner pro Koppelblockausgang eine in die Koppelblockausgangsader eingefügte Torschaltung (CVO,.,CV7) mit einem Toröffnungseingang (vl0...vl7) mitintegriert ist und daß der Koppelblock mit einem oder mehreren weiteren derartiger Koppelblöcke verbunden ist, wobei die entsprechenden Adresseneingänge (adO...) parallelgeschaltet und die entsprechenden Koppelblockausgänge (SO...) parallelgeschaltet sind bzw. wobei dfe entsprechenden Adresseingänge (adO..,) parallelgeschaltet· und die entsprechenden Koppelblockeingänge (EO...) parallelgeschaltet sind.

   309 8 23/0804

   P.Charransol et al 12-3-4
3. 3. Koppelblock nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß jeder Serfen-Parallel-Umsetzer (RRO...) wenigstens drei taktgesteuerte signalspeichernde Ketten (ETl, ET2, ET4, Fig.7) aus Feldeffekt-Transistoren (Q7, Q8, Fig.6) aufweist, wobei eine erste Kette (ETl) das erste Adressenbit (nO) empfängt und speichert, eine zweite Kette (ET*») das zweite Adressenbit (nl) empfängt und speichert und eine dritte Kette (ET2) das erste Adressenbit von der ersten Kette (ETl) während des Empfangs des zweiten Adressenbits empfängt und speichert, während das dritte Adressenbit (n2) wieder von der ersten Kette (ETl) empfangen und in dieser gespeichert wird.

   M. Koppelblock nach Anspruch 3, dadurch gekennzeichnet, daß jeder Serien-Paralel-Umsetzer (RRO...) zusätzlich eine vierte Kette (CG3) aufweist, die das in der dritten Kette (CH2) gespeicherte erste Adressenbit (nO) während des Empfangs des dritten Adressenbits (n2) empfängt und speichert.