DE2239996C3 - Elektronische Vorrichtung zur parallelseriellen Multiplikation einer natürlich -im 8-4-2-1-Kode- binär kodierten Zahl eines Zahlensystemes mit geradzahliger Basis größer als 2 mit einem Faktor, der gleich der Hälfte der Basis dieses Zahlensystems ist - Google Patents
Elektronische Vorrichtung zur parallelseriellen Multiplikation einer natürlich -im 8-4-2-1-Kode- binär kodierten Zahl eines Zahlensystemes mit geradzahliger Basis größer als 2 mit einem Faktor, der gleich der Hälfte der Basis dieses Zahlensystems istInfo
- Publication number
- DE2239996C3 DE2239996C3 DE2239996A DE2239996A DE2239996C3 DE 2239996 C3 DE2239996 C3 DE 2239996C3 DE 2239996 A DE2239996 A DE 2239996A DE 2239996 A DE2239996 A DE 2239996A DE 2239996 C3 DE2239996 C3 DE 2239996C3
- Authority
- DE
- Germany
- Prior art keywords
- factor
- base
- binary
- number system
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4915—Multiplying; Dividing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Complex Calculations (AREA)
- Dc Digital Transmission (AREA)
- Liquid Crystal Display Device Control (AREA)
- Logic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
Io der Zeichnung ist ein Ausfuhrungsbeispiel des
Erfindungsgegenstandes schematisch dargestellt. Der dargestellten Vorrichtung liegen folgende mathematischen
Gesetzmäßigkeiten zugrunde.
Gegeben sei eine Zahl ζ in einem Zahlensystem mit
...»/Wahliimr Rn RiK h.
Daraus ist ersichtlich, deU die Summe aus p( und
dem übertrag u( -, der letzten Stelle miutimal den Wert
C'n»» - Pi1
+ η, = lft/2 - I) + b/2 = f» - I
wobei i = O, I, 2
Diese Zahl wird tetradisch übermittelt, so daß in
einem Takt immer ein Koeffizient af parallel auf
vier Leitungen im gewählten Kode zur Darstellung gelangt, beginnend mit O0.
Soll ζ mit b/2 multipliziert werden, so muß sequentiell
jeder Koeffizient a, mit b/2 multipliziert werden.
- · b/2 = b/2(aolP + α, bl + O2P + ■ ■ ■)
Seien c,- die Koeffizienten der das Produkt r ■ b 2
darstellenden Potenzreihe, also
- · b/2 = cob°
c2br
so ergeben sich für c0 nur zwei mögliche Werte, nämlich
Ound b/2, der übertrag ist Summand des Koeffizienten
C1.
30
(Jp
1
2
2
3
4
4
b-\
■ h 2
b/2
O
b/2
b/2
b/2
übertrag
O O erreichen kann. Es können also keine Überträge in der
übernächsten Potenz der Basis b entstehe«,
Aus diesen Betrachtungen ergeben sich folgende Multiplikationsregeln, die für das allgemeinen Glied at
gelten, da die Koeffizienten at sequentiell erscheinen.
1. Ist a, gerade, wo wird pt = O,
ist α, ungerade, so wird p, — b/2.
2. Det Wert des Übertrages u( wird bestimmt durch
Division durch 2 des auf die nächste gerade Zahl abgerundeten Koeffizienten Oj.
3. Der Koeffizient ct des Produktes wird erhalten
durch die Summation
Wenn der zu multiplizierende Ziffernwert ungerade
ist. nimmt der Einerstellenwert den Wert der halben Basiszahl an: wenn er gerade ist, ist d^r Einerstellenwert
ü. Der Einersteilenwert wird daher entweder als b 2 oder als O notiert.
Der übertrag, z. B. der Zehnerstellenwert, wird bestimmt,
indem der zu multiplizierende ZifTernwen auf den nächsten geradzahligen Wert abgerundet
und der so gewonnene Zwischenwert durch 2 dividiert wird; das Ergebnis wird zur jeweils höherwertigen
Stelle addiert. Das gedachte Abrunden bedeutet dabei nur. daß der bei der Division des Ziffernwertes durch 2
etwa verbleibende Rest unberücksichtigt bleibt.
Im Dezimalsystem, Tür b/2 = 5, ergibt sich daher
z. B. für die Multiplikation 158 · 5 der folgende elektrnische
Weg:
i 58 · 5
40 Aufgabe
1. Schritt 550
2. Schiitt (übertrag) 024
Ereebnis 790
b/2 - 1
45 Im 12-System verläuft
ll.7.1.12-6z. B. wie folgt:
ll.7.1.12-6z. B. wie folgt:
Setzt man
Für geradzahlige Werte von a0 wird c0 = 0. für
ungeradzahiige Werte von O0 wird c0 = b/2. Der maximal
mögliche übertrag ist b/2 — 1.
Für die Multiplikation der nächsthöheren Potenz 50 so lautet die Aufgabe:
von b mit b/2 gelten gleichartige Wertetabellen, m;t
der Beziehung
die Multiplikation
>n 10
_ n
10 12'
10 12'
Λ71,,-6 =--7
= Pi + ",-ι
6-1
a, ■ b/2 Normalweg:
6 · 1 = [6] =6
6 ■ 7 = [421O] = 3 · 12' + 6 ■ 12n = 3612 = 36
Pi
b/2
b/2
b/2
Übertrag
0 0 1 I
b/2-I
60 5966,
Elektronischer Weg:
666
530
530
5966
12
Als Beispiel aus dem 8-System:
Aufgabe: 7428-4 =
Wir kommen mit 8 Symbolen (0 + 7) aus. Normal weg:
7428 · 4
4-2= [810] = 1-81 +0-8° = 1O8 =
4 · 4 = [16IO] = 2 ■ 81 + 0 · 8° = 2O8 =
4 · 7 = [281O] = 3 · 81 + 4 · 8° = 348 = M
3610=
Elektronischer Weg: 742g χ 4
Beispiel aus dem 18-System:
13.17.2.-9 =
Wir benötigen acht zusätzliche Symbole:
1O10 = «je
H10 = b18 — ungerade
12,o = C18
13,o = di8 — ungerade
14,0 = *»
15,o = /is — ungerade
16,o = «is
17,o -Ke — ungerade
Die Aufgabe lautet also:
dh2l8 · 9 = Normalweg:
dh2i8-9
dh2i8-9
9 2= [18,O] = IO18 =
h ■ 2 = [1531O] = 8 · 181 + 9 · 18° = 89 =
d ■ 9 = [117I0] = 6 · 181 +. 9 · 18° = 69 =
6haO
also(öi2,„-9 =
Elektronischer Weg: • 9
990
681
681
6fcaO1L
Anmerkung:
9 +"l = 1O10 = O18
8 + 9 = 1710 = A18
Auch in der elektronischen Vorrichtung zur Multiplikation wird der Koeffizient U0 zuerst darauf geprüft,
ob er gerade oder ungerade ist. Bei Ungeradezahligkeit wird zur Zeit des Taktpulses auf der Leitung, die der
niedersten Binärstufe entspricht, eine dem logischen Zustand EINS entsprechende Spannung vorgefunden,
die dem nachgeschalteten Addierwerk, das zur Addition zweier Tetraden eingerichtet ist, beispielsweise
durch Drahtverbindungen so zugeleitet wird, daß an denjenigen Eingängen der einen Tetrade des Addierwerkes
dieser genannte Spannungswert anliegt, die in der binären Darstellung die Zahl fc/2 repräsentieren.
Die zur gleichen Zeit in den drei bisher unberücksichtigten Leitungen vorhandenen Spannungspulse,
ίο die also zusammen im Falle der Ungeradzahligkeit
von O0 den WdIa0 — 1, im anderen Falle a0 selbst
darstellen, werden um einen Takt verzögert und dann den Eingängen der bisher unbenutzten zweiten Summanden-Tetrade
des Addierwerkes beispielsweise
is durch Drahtverbindungen zugeleitet, dergestalt, daß
ihre Wertigkeit um eine Binärstufe reduziert berücksichtigt wird (Division durch 2), was jeweils den Summanden
u, ergibt. Dies wird mit allen Koeffizienten α,
der Zahl ζ in jeweils einem Takt vorgenommen. Durch die gewählte Schaltung wird automatisch die Summe
C1 = Pi + U,_,
gebildet.
Das Blockschaltbild eines solchen Multiplikators ist in der Zeichnung dargestellt. Der verwendete
Koc><*. ist die natürlich binär kodierte Dezimaldarstelilung
(NBCD). Die binären Wertigkeitsstufen der einzelnen Leitungen der Tetrade sind 1, 2, 4, 8, entsprechend
den Potenzen 2°, 2\ 22,2*. Mit den üblichen
Mitteln ist dafür gesorgt, daß die an sich möglichen Zahlwerte 10 bis 15 unterdrückt werden. Die Basis
der Zahl r ist also 10; b/2 somit die 5. Damit kann die
Größe Pi nur die Werte0 oder 5 annehmen, und für
U1- stehen die Werte 0, 1, 2, 3, 4 zur Verfügung. Da
c, = Pi + Uj,_, ist, ergibt sich für c,- ein Wert bereich
von 0 bis 9.
Vier Leitungen 1, 2, 3, 4 bilden zusammen eine Tetrade, mitteis der die Koeffizienten α, sequentiell
dargestellt werden. Eine Spannung, die der logischen EINS entspricht, hat auf der Leitung 1 die Wertigkeit
2° = 1, auf der Leitung 2 die Wertigkeit 21 = 2, auf
der Leitung 3 die Wertigkeit 22 = 4, auf der Leitung 4 die Wertigkeit 23 = 8. Die Leitung 1 ist verzweigt
und gibt die Spannungswerte, die den logischen Zuständen NULL bzw. EINS entsprechen, an Eingänge 5
und 7 eines Addierwerkes 13. Die Eingänge 5, 6, 7, 8 bilden zusammen die Tetirade des ersten Summanden,
die Eingänge 9,10,11,12 bilden zusamme .1 diejenigen
des zweiten Summanden. Die binäre Wertigkeit der Eingänge 9 bzw. 5 ist 2° = 1, diejenige der Eingänge 10
bzw. 6 ist 21 = 2, diejenige der Eingänge 11 bzw. 7 ist 22 = 4, diejenige der Eingänge 12 bzw. 8 ist 2s = 8.
Dadurch, daß die Leitung 1 zugleich mit den Eingängen 5 und 7 verbunden ist, entsteht beim Erscheinen
einer EINS auf Leitung 1 an dieser Eingangstetrade des Addierwerkes 13 eine 5. Die Leitungen 2,3,4 sind
je auf einen Eingang einer Verzögerungseinrichtung 14, 15, 16 geführt Die Pulse eines nicht gezeichneten
Taktgebers werden auf eine Leitung 17 gegeben und steuern die Verzögerungseinrichtungen 14, 15, 16, so
daß bei den Ausgängen 18, 19, 20 Spannungspulse, die dem logischen Zustand EINS entsprechen, nur
dann erscheinen, wenn im vorangehenden Takt des Taktgebers entsprechende Spannungen auf den Leitungen
2 bzw3 bzw. 4 vorhanden waren. Dadurch,
daß die Ausgänge 18 bzw. 19 bzw. 20 der Verzögerungseinrichtungen 14, 15, 16 auf die Eingänge 9 bzw. 10
bzw. 11 der zweiten Smmnanden-Tetrade gelegt sind,
lie in der binären Wertigkeit jeweils eine Stufe — also
im einen Faktor 2 — tiefer liegen, als der binären
Wertigkeit der Leitung 2 bzw. 3 bzw. 4 entspricht, *vird eine Division durch 2 bewirkt. Die Ausgabe der
nun verfünffachten Zahl ζ erfolgt wiederum im NBCD-Kode
auf Leitungen 21. 22, 23, 24, wo die Leitung 21
die binäre Wertigkeit 2° = 1, die Leitung 22 c tigkeit 21 = 2, die Leitung 23 die Wertigkeii
die Leitung 24 die Wertigkeit 23 = 8 hat.
Die Eingänge 6,8,12 des Addierwerkes 13 si
benutzt und werden galvanisch mit der Spann bunden, die dem logischen Zustand NULL en
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Elektronische Verrichtung zur parallel-seriellen Multiplikation einer natürlich — im 8-4-2-1-Kode — binär kodierten Zahl eines Zahlensystems mit geradzahliger Basis größer als 2 mit einem Faktor, der gleich der Hälfte der Basis dieses Zahlensystems ist, wobei die einzelnen binären Wertigkeitsstufen auf parallelen Leitungen gleichzeitig geführt und die Potenzen des Zahlensystems, durch einen Taktgeber gesteuert, zeitlich nacheinander dargestellt werden, dadurch gekennzeichnet, daß sie aus einem Addierwerk (13), das ausgerüstet ist zur Addition zweier binär kodierter Zahlen des verwendeten Zahlensystems, und einer Anzahl elektronischer Verzögerungsvorrichtungen (14, 15, 16) zur Verzögerung derSpannungspuise um einen Takt desTaktgebers besteht, welche Anzahl um eins kleiner ist als die Anzahl der parallelen Leitungen (1, 2, 3, 4), die notwendig ist zur Darsteilung des Zahlensystems, wobei die parallele Leitung (1) mit der tiefsten binären Wertigkeit unmittelbar mit denjenigen Eingängen (5, 7) des ersten Summanden des Addierwerkes (13) verbunden ist, die zusammen dem Wert der halben Basis (b/2) des verwendeten Zahltnsysterns entsprechen, und die übrigen parallelen Leitungen (2, 3, ·*) je auf eine der elektronischen Verzögerungsvorrichiungen (14, 15, 16) geführt sind, die die auf den paral'^len Leitungen (2, 3, 4) einlaufenden Spannungspulfe, die den logischen Zustand EINS darstellen, um einen Takt verzögern und deren Ausgänge (18, 19, 20) jeweils mit den Eingängen (9,10,11) des zweiten Summanden des Addierwerkes (13) verbunden sind, deren binäre Wertigkeit um eine Zweierpotenz tiefer liegt als die der parallelen Leitungen (2, 3, 4), auf denen die Zahl ursprünglich dargestellt ist.Die Erfindung betrifft eine elektronische Vorrichtung zur parallel-seriellen Multiplikation einer natürlich im 8-4-2-1 -Kode — binär kodierten Zahl eines Zahlensystems mit geradzahliger Basis größer als 2 mit einem Faktor, der gleich der Hälfte der Basis dieses Zahlensystems ist, wobei die einzelnen binären Wertigkeitsstufen auf parallelen Leitungen gleichzeitig ge&ihrt und die Potenzen des Zahlensystems, durch einen Taktgeber gesteuert, zeitlich nacheinander dargestellt werden.Sowohl die genannte Datenübermittlung auf parallelen Leitungen — wobei meistens vier Leitungen zu einer sogenannten Tetrade zusammengefaßt sind — als auch die Multiplikation derart kodierter Zahlen sind der Technik bekannt. Ist die Basis des Zahlensystems die 10, handelt es sich also um das dekadische System, so spricht man von binär kodierter Dezimaldarstellung, allgemein BCD-System genannt. Häufig werden jedoch auch Zahlen im Oktal- bzw. im Hexadezimalsystem (zur Basis 8 resp. 16) binär kodiert. Soll eine solche Zahl mit einem fest vorgegebenem vom Zweck der Anlage bestimmten Faktor multiple riert werden, so stehen heute beispielsweise folgende Möglichkeiten zur Verfugung: Ist der feste Faktor eine 2, so kann die Multiplikation auf eine Addition der Zahl zu sich selbst zurückgeführt werden, wofür geeignete Sebaltungei* bekannt sind. Ist der Faktor gleich der Basis des binär zu kodierenden Zahlensystems, so wird die Multiplikation bei den bier in Betracht kommenden natürlichen Koden, bei denen die Wertigkeiten der Leitungen einer Tetrade durch die Potenzen von 2, also 2°, 2\ 2*, 23 usw. gegeben sind,ίο durch Verzögerung der parallel laufenden Pulsfolgen um einen Takt des Taktgebers erreicht. Ist der Faktor jedoch weder die Zahl 2 noch die Basis des Zahlensystems, so wird die Multiplikation nicht nach einem gescnderten Verfahren, sondern, wie meist üblich,durch wiederholte Addition vorgenommen. Der Faktor muß dann für jede Multiplikation neu eingegeben oder aus einer Speichervorrichtung abgerufen werden. Bei der Multiplikation einer binär kodierter. Zahl eines Zahlensystems der Basis b mit dem Faktor b/2, läßt sich b/2 nicht als Produkt aus der ? und b darstellen. Der Faktor b/2 muß also für jede Multiplikation entweder neu eingegeben werden oder in der Rechenanlage so gespeichert sein, daß er Oei Bedarf abgerufen werden kann. Dies bedingt eine Speichervorrichtung und eine ausgebaute Multiplikationsschaltung. Da solche wiederholte Multiplikationen mit einem festen Faktor — hier speziell mit b/2
vorzugsweise in kleinen Rechenanlagen vorkommen, die als Einzweckrechner für Meßgeräte Verwendung finden und deshalb keine Datenspeicher aufweisen, muß bei diesem Verfahren der feste Faktor in einem besonderen Speicher vorhanden sein. Solche Speicher sind in der Fachsprache als Festspeicher bekannt. Der Schaltungsaufwand an elektronischen Komponenten und Funktionsgruppen ist also beträchtlich und grundsätzlich derselbe, ob es sich bei dem festen Faktor um b/2 oder eine in bezug auf b willkürliche Zahl handelt.Der Erfindung liegt die Aufgabe iugrunde, die MuI-tiplikation einer natürlichen binär kodierten Zahl eines Zahlensystems mit geradzahliger Basis b, mit dem Faktor £»/2 in einer elektronischen Rechenanlage ohne ein Ergebnisdztenregister und ein Register für die Zahl b/2 durchzuführen. Die Lösung dieser Aufgäbe liegt gemäß der Erfindung darin, daß eine Vorrichtung der eingangs genannten Gattung aus einem Addieiwerk, das ausgerüstet ist zur Addition zweier binär kodierten Zahlen des verwendeten Zahlensystems und einer Anzahl elektronischer Verzögerungsvorrichtungen zur Verzögerung der Spannungspu'ise um einen Takt des Taktgebers besteht welche Anzahl um eines kleiner ist. als die Anzahl der parallelen Leitungen, die notwendig ist zur Darstellung .des Zahlensystems, wobei die parallele Leitung mit der tiefsten binären Wertigkeit unmittelbar mit denjenigen Eingängen des ersten Summanden des Addierwerkes verbunden ist, die zusammen dem Wert der halben Basis des verwendeten Zahlensystems entsprechen, und die übrigen parallelen Leitungen je auf eine der elektronischen Verzögerungsvorrichtungen geführt sind, die die auf den parallelen Leitungen einlaufenden Spannungspulse, die den logischen Zustand EINS darstellen, um einen Takt verzögern und deren Ausgänge jeweils mit den Eingängen des zweiten Sumtnanden des Addierwerkes verbunden sind, deren binare Wertigkeit um eine Zweierpotenz tiefer liegt als die der parallelen Leitungen, auf denen die Zahl ursprünglich dargestellt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH768672A CH552249A (de) | 1972-05-24 | 1972-05-24 | Elektronische vorrichtung zur multiplikation einer binaer kodierten zahl eines zahlensystemes mit geradzahliger basis groesser als 2 mit einem faktor, der gleich der haelfte der basis dieses zahlensystems ist. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2239996B1 DE2239996B1 (de) | 1974-01-17 |
DE2239996A1 DE2239996A1 (de) | 1974-01-17 |
DE2239996C3 true DE2239996C3 (de) | 1974-08-22 |
Family
ID=4329013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2239996A Expired DE2239996C3 (de) | 1972-05-24 | 1972-08-14 | Elektronische Vorrichtung zur parallelseriellen Multiplikation einer natürlich -im 8-4-2-1-Kode- binär kodierten Zahl eines Zahlensystemes mit geradzahliger Basis größer als 2 mit einem Faktor, der gleich der Hälfte der Basis dieses Zahlensystems ist |
Country Status (9)
Country | Link |
---|---|
US (1) | US3805042A (de) |
JP (1) | JPS4929543A (de) |
CH (1) | CH552249A (de) |
DD (1) | DD100342A5 (de) |
DE (1) | DE2239996C3 (de) |
FR (1) | FR2193505A5 (de) |
GB (1) | GB1395991A (de) |
NL (1) | NL7213082A (de) |
SE (1) | SE375168B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3890496A (en) * | 1974-04-01 | 1975-06-17 | Sperry Rand Corp | Variable 8421 BCD multiplier |
JPS63288094A (ja) * | 1987-05-20 | 1988-11-25 | Matsushita Electric Ind Co Ltd | セラミック多層基板及びその製造方法 |
US5176811A (en) * | 1991-02-01 | 1993-01-05 | International Business Machines Corporation | Gold plating bath additives for copper circuitization on polyimide printed circuit boards |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL280023A (de) * | 1961-06-23 | |||
US3456098A (en) * | 1966-04-04 | 1969-07-15 | Bell Telephone Labor Inc | Serial binary multiplier arrangement |
US3495075A (en) * | 1966-12-13 | 1970-02-10 | Ibm | Shifting apparatus |
-
1972
- 1972-05-24 CH CH768672A patent/CH552249A/de not_active IP Right Cessation
- 1972-08-14 DE DE2239996A patent/DE2239996C3/de not_active Expired
- 1972-08-18 SE SE7210748A patent/SE375168B/xx unknown
- 1972-08-22 US US00282863A patent/US3805042A/en not_active Expired - Lifetime
- 1972-08-23 GB GB3921272A patent/GB1395991A/en not_active Expired
- 1972-09-27 NL NL7213082A patent/NL7213082A/xx unknown
- 1972-09-29 JP JP47097304A patent/JPS4929543A/ja active Pending
- 1972-10-06 DD DD166077A patent/DD100342A5/de unknown
-
1973
- 1973-05-22 FR FR7318566A patent/FR2193505A5/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3805042A (en) | 1974-04-16 |
DE2239996B1 (de) | 1974-01-17 |
JPS4929543A (de) | 1974-03-16 |
FR2193505A5 (de) | 1974-02-15 |
NL7213082A (de) | 1973-11-27 |
DE2239996A1 (de) | 1974-01-17 |
CH552249A (de) | 1974-07-31 |
DD100342A5 (de) | 1973-09-12 |
SE375168B (de) | 1975-04-07 |
GB1395991A (en) | 1975-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2145404A1 (de) | Nichtrekursive Digitalfiltereinrichtung mit Verzögerungs- und Addier-Anordnung | |
DE2158378A1 (de) | Digitales Filter | |
DE1915819A1 (de) | Verfahren und Anordnung zur adaptiven Zeichenerkennung | |
DE2239996C3 (de) | Elektronische Vorrichtung zur parallelseriellen Multiplikation einer natürlich -im 8-4-2-1-Kode- binär kodierten Zahl eines Zahlensystemes mit geradzahliger Basis größer als 2 mit einem Faktor, der gleich der Hälfte der Basis dieses Zahlensystems ist | |
DE2523625A1 (de) | Digitalfilter | |
DE2456245C2 (de) | Schaltungsanordnung für ein digitales Filter | |
DE1126163B (de) | Verfahren und Vorrichtung zur Multiplikation | |
DE3621446A1 (de) | Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen | |
DE3046772C2 (de) | Taktgenerator | |
DE1094490B (de) | Verfahren und Anordnung zur Umwandlung von Binaerzahlen in Dezimalzahlen und umgekehrt | |
DE2900970C3 (de) | Prüfsignalgenerator | |
DE3416536C2 (de) | ||
DE1925917C3 (de) | Binäre Impulsfrequenz-Multiplizierschaltung | |
DE2142636C3 (de) | Rechenwerk für die Durchführung digitaler Multiplikationen | |
DE4106431C1 (de) | ||
DE1181459B (de) | Multiplikationsschaltung fuer elektronische Zifferrechenmaschinen | |
DE1774507C3 (de) | Digitalfilter | |
DE2239737B1 (de) | Elektronische vorrichtung zur verfuenffachung einer im 8-4-2-1-kode binaer kodierten dezimalzahl | |
DE3916482A1 (de) | Verfahren zur umwandlung von aus datenworten gebildeten digitalen signalen sowie digital/analog-wandler | |
DE1950350C3 (de) | Verfahren und Vorrichtung zur Erzeugung von Impulsen zum Beispiel zur Steuerung von Schrittmotoren in Werkzeugmaschinen | |
DE2214257C3 (de) | Rechenwerk für die Durchführung von Multiplikationen | |
DE1524177C (de) | Multiplikationseinrichtung zur teilweise parallelen Multiplikation binärer Faktoren | |
DE2432450C2 (de) | Binäres Parallelrechenwerk für Additionen oder Subtraktionen | |
EP0387507A2 (de) | Einrichtung zur Umwandlung der Abtastraten von Digitalsignalen | |
DE1900839C3 (de) | Zähler für elektrische Impulse |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |