DE2223754A1 - Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen - Google Patents

Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen

Info

Publication number
DE2223754A1
DE2223754A1 DE19722223754 DE2223754A DE2223754A1 DE 2223754 A1 DE2223754 A1 DE 2223754A1 DE 19722223754 DE19722223754 DE 19722223754 DE 2223754 A DE2223754 A DE 2223754A DE 2223754 A1 DE2223754 A1 DE 2223754A1
Authority
DE
Germany
Prior art keywords
layer
zone
semiconductor
epitaxial layer
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19722223754
Other languages
German (de)
English (en)
Inventor
Magdo Ingrid Emese
Steven Magdo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2223754A1 publication Critical patent/DE2223754A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/018—Manufacture or treatment of isolation regions comprising dielectric materials using selective deposition of crystalline silicon, e.g. using epitaxial growth of silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses

Landscapes

  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
DE19722223754 1971-06-18 1972-05-16 Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen Pending DE2223754A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15445671A 1971-06-18 1971-06-18

Publications (1)

Publication Number Publication Date
DE2223754A1 true DE2223754A1 (de) 1972-12-21

Family

ID=22551429

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722223754 Pending DE2223754A1 (de) 1971-06-18 1972-05-16 Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen

Country Status (4)

Country Link
JP (1) JPS519274B1 (OSRAM)
DE (1) DE2223754A1 (OSRAM)
FR (1) FR2141791B1 (OSRAM)
IT (1) IT955534B (OSRAM)

Also Published As

Publication number Publication date
FR2141791B1 (OSRAM) 1978-03-03
IT955534B (it) 1973-09-29
JPS519274B1 (OSRAM) 1976-03-25
FR2141791A1 (OSRAM) 1973-01-26

Similar Documents

Publication Publication Date Title
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764274B2 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2235185A1 (de) Monolithische integrierte schaltung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2525529A1 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu deren herstellung
DE2100224A1 (de) Maskierungs und Metalhsierungs verfahren bei der Herstellung von Halb leiterzonen
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1943300C3 (de) Monolithisch integrierte Halbleitervorrichtung

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee