DE2162712A1

DE2162712A1 - Adressendecodierlogik für einen Halbleiterspeicher

Info

Publication number: DE2162712A1
Application number: DE19712162712
Authority: DE
Inventors: Gary Lee Anaheim Calif. Heimbigner (V.StA.)
Original assignee: North American Rockwell Corp
Current assignee: Boeing North American Inc
Priority date: 1970-12-18
Filing date: 1971-12-17
Publication date: 1972-07-13
Also published as: FR2118181A1; IT945520B; BE776888A; US3665473A; FR2118181B1; CA984968A; JPS5246463B1; GB1340758A; NL7117402A

Description

PATENTANWALT 9 1 fi ? 7 1 2

DIPL-ΙΝα ^tig*' '*■

HELMUT GÖRTZ

15. Dezember 1971

. 27 -

Gzs/goe·

NORTH AMERICAN ROCKWELL CORPORATION

Adressendeeodicrlogik für einen Halbleiterspeicher

Die Erfindung bezieht sich auf ein System für den Aufbau einer Adressendecodierlogik für einen Halbleiterspeicher und mehr im einzelnen auf ein System, in dem Adreasenleitu'ngen zu Grundleitungen konvertiert werden, wenn sie nicht adressiert sind, und in dem Vorrichtungen, die.eine Bit-Position für bezogene Paare von Adressenleitungen darstellen, verwendet werden können, um die Leitungen vorzuladen und dann die Adressensignale zu ermitteln.

In Fig. 1 ist ein Adressendecodiersystem für einen Halbleiterspeicher dargestellt. Aus Bequemlichkeitsgründen ist Fig. 1 in symbolischer Form illustriert.

Das Adressendecodiersystem enthält die Adressenleitungen 1, 2, 3 und k. Andere Adressenleitungen wurden ausgelassen und sind durch Punkte zwischen den zwei Paaren von Adressenleitungen angedeutet. Zwischen die Paare von Adressenleitungen sind Grundleitungen 5 und 6 eingeschlossen. Jedes Paar von Adressenleitungen benötigt eine Grund 1 eitung. Die decodierten Adressen sind

209829/0909

für jede Leitung verschieden, wie durch die Anwesenheit von Feldeffekttransistoren zwischen jeder Leitung und einer angrenzenden Grundleitung angedeutet ist.

Die Kreise in den Figuren illusirieren Tore von Feldeffekttransistoren, die mit den horizontal sich erstreckenden elektrischen Leitungen verbunden sind. Vertikal sich erstreckende Leitungen illustrieren Diffusionshalbleiterregionen von einem Leitungstyp in einem Halbleitersubstrat. Zum Beispiel können die vertikalen Linien diffundierte p-Regionen in einem η-Typ Siliziumsubstrat darstellen. Die "x" illustrieren Metallkontakte an den diffundierten p-Regionen. Die Ausgänge liefern Eingänge zu den Datenspeichersektionen des Speichersystems, das die Decodierlogik verwendet.

P Ein schematisches Diagramm von einer Adressenleitung der in· Fig. 1 dargestellten Adressendecodierlogik ist in Fig. 2 dargestellt. Zum Zwecke der Beschreibung des Standes der Technik sind die Schaltelemente der Adressenleitung 1 in dem schematischen Diagramm der Fig. 2 verwendet.

Die Adressenlogik für die Schaltung der Fig. 2 enthält eine NOll-Gatterfunktion mit den Eingängen A , A und A,, die deco-

l ύ 3

dierbar sind als Adressen A . A . A . Die Eingänge sind mit

ι. ά J

den Torelektroden der Feldeffekttransistoren 9 ι 10 und 11 ver-

209829/0909

bunden, die elektrisch parallel zwischen der Node 12 für die
Vorladeuhr und der Node 13 angeschlossen sind. Node 13 ist
über einen Isolations-Feldeffekttransistor l'i mit der Ausgangsnode 21 verbunden. Node 13 vrird auf einen ersten Spannungspegel (-V) über den Feldeffekttransistor I5 vorgeladen, wenn die Vorladeuhr wahr ist. Die Torelektrode I? am Transistor I5 ist mit
der Vorladeuhr verbunden, wie bei Node 18 angedeutet.

Die horizontale Linie l6 (s.Fig. l) unter der Torelektrode 17
des Feldeffekttransistors 15 stellt die Verbindung der Torelektrode 17 mit der Vorladeuhrleitung dar.

Die Isolationsuhr ist mit der Torelektrode I9 des Feldeffekttransistors Ik auf der Leitung 20 verbunden. Wenn das Isolationsuhrsignal wahr ist, wird die Node I3 elektrisch mit der Node 21 verbunden. Dies tritt^ährend und- nach dem wahren Vorladeuhrintervall auf, wodurch die Node 21 ebenfalls vorgeladen wird. Die Node 21 ist mit der Torelektrode 22 des Feldeffekttransistors
23 verbunden und liefert einen Spannungspegel an die Node 24,
die die decodierte Adresse- von Leitung 1 darstellt, nachdem die Isolationsuhr falsch wird. Eine Elektrode des Feldeffekttransistors 23 wird mit der Antriebsuhr auf Leitung 25 verbunden.

Der Rückführungskondensator 26 zwischen der Ausgangsnode 2k und Node 21 führt einen Spannungspegel zurück, der ungefähr gleich

209829/0909

ist der wahren Spannungshöhe der Antriebsulir, wenn die Antriebs-uhr wahr ist, um die Leitung des Feldeffekttransistors 23 zu erhöhen. Mittels der Übersteuerung des Feldeffekttransistors werden die Schwellenverluste durch den Transistor reduziert, so daß die Ausgangsspannung an 4er Node 2k ungefähr gleich ist zu der Antriebsuhrensignalhöhe auf Leitung 25·

Im Betrieb wird das Vorladexihrsignal wahr zum Anschalten des Feldeffekttransistors 15. Die Noden 12 und 13 sind vorgeladen. Die Isolationsuhr ist ebenfalls wahr, während der Periode, in der die Vorladeuhr wahr ist, so daß Node 21 und damit der Kondensator 26 auf einen Spannungspegel aufgeladen werden, der ungefähr gleich ist zum Spannungspegel der Vorladeuhr, Während der Zeit, in der die Vorlade- und Isolationsuhrsignale wahr sind, ist das Antriebsuhrsignal falsch, so daß Node 24 mit dem elektrischen Grund während der Vorladeperiode verbuden ist.

Nach der Vorladeperiode verbleibt die Isolationsuhr eingeschaltet , um den Feldeffekttransistor Ik eingeschaltet zu halten. Die Eingänge für die NOR-Gatterlogikfunktion werden ermittelt. Während der Ermittlungsperiode liegen die VorLadeuhrleitungen an elektrischer Masse. Wenn entweder A ,A oder A wahr sind,

1 Z 3

wird die Kapazität 26 auf elektrische Masse entladen und der Feld effekttransistor 23 wird abgeschaltet. Wenn weder A , A₀ noch

209829/09 09

A₀ wahr sind, d.h. A . A . A sind walir , verbleibt die Kapazität 26 geladen, so daß nach der Erniittlungsperiode , wenn die Isolationsulir falsch wird, das Antriebsuhrsignal wahr wird, um einen Ausgang an der Node 2k zu liefern, wie vorher beschrieben.

Um daher, wie in Fig. 1 gezeigt, die Decodierlogik für eine spe zielle Adresse einzurichten, muß ein Vorladetransistor, eine Adressenleitung, und eine elektrische Grundleitung für jede decodierte Adresse vorgesehen sein. Als ein Ergebnis werden erheblicher Raum wie auch eine Anzahl von Feldeffekttransistoren (Schaltvorrichtungen) benötigt«

Ee wäre vorzuziehen, wenn eine Adressenlogik aufgebaut werden könnte,ohne die Notwendigkeit für die Verwendung einer elektrischen Masseieitung und ohne die Notwendigkeit für einen Vorlade-Feldeffekttransistor. Die vorliegende Erfindung liefert eine Adressendecodierlogik, die nicht die Verwendung einer separaten Masseleitung oder einen Feldeffekttransistor lediglich für das Vorladen benötigt.

Kurz gesagt bezieht sich die Erfindung auf eine Adressendecodierlogik, bei der Paare von Adressenleitungen so angeordnet sind, daß die Adressen, dio mit den Leitungen verbunden sind,

209 829/0909

d.h. von den Leitungen decodierer sind, nur in einer Bit-Position unterschiedlich sind. Diese Bedingung ist für die meisten Codes nicht einschränkend, die für Adressierzwecke verwendet werden können. Die verbleibenden Adressen-Bits für jedes Paar von zueinander bezogenen Adressenleitungen sind identisch. Die Adressen-Bits für die verschiedenen Bit-Positionen wie auch für die verbleibenden Bit-Positionen von jedem Paar von Adressenleitungen werden durch Schaltvorrichtungen, wie z.B. Feldeffekttransistoren, eingeführt, die zwischen ode^r innerhalb der Leitungswege eingefügt sind, die gewöhnlich die halbleitenden Gebiete ausmachen, die in einem Substrat für elektrische Leitungen gebildet werden, die auf der Oberfläche eines Substrats geformt sind.

Feldeffekttransistoren der unterschiedlichen Bit-Stellungen für jedes aufeinander bezogene Paar von Adressenleitungen empfangen fc Eingänge für die Vorladung der Adressenleitungen auf einen er- « sten Spannungswert während der Vorladeperiode eines Arbeitscyclus.

Nachfolgend werden die Eingangsadressensignale ermittelt, um eine Adressonstelle während der Ermittlungsperiode eines Arbeitszyklus zu decodieren. Ein Feldeffekttransistor von zwei Transistoren,die die verschiedenen Bit-Positionen für jedes aufeinander bezogene Paar von nichtadressierten Adressenleitungen darstellen, ist eingeschaltot. Die eingeschalteten Transistoren

209829/09Q9

der niclitadressierten Adresseiileitungen konvertieren die Leitungen zu elektrischen Masse-Leitungen, um die Vorladungsspannung zu entladen.

Wenn die Eingangssignale von einer speziellen Adressenleitung als wahr ermittelt werden, wird die Vorladungsspannungshöhe nicht an Masse entladen. Mit anderen Worten, ein Feldeffekt- (j transistor in der adressierten Leitung eines Paares von Adressenleitungen, das die verschiedenen Bit-Positionen darstellt, ist nicht angeschaltet und die Leitung ist von der elektrischen Masse isoliert. Die anderen Feldeffekttransistoren sind ebenfalls an der Adressenleitung abgeschaltet. Als Ergebnis ist ein Spannungspegel erhältlich zum Antrieb einer Ausgangsstufe, wodurch die decodierte Adresse angezeigt wird. Eine Ausgangsstufe kann eine Isolationsvorrichtung und einen Treiber einschließen.

eine - \

Es ist zu betonen, daß /andere Logikvereinbarung verwendet werden kann. In diesem Fall, wenn eine Vorladespannung entladen wird, werden die Eingangsadressehsignale zu der Leitung als wahr ermittelt. In der vorzugsweisen Ausführungsform werden die Eingangsadressensignale als wahr vermittelt, wenn die Vorladespannung an der adressierten Leitung nicht entladen ist.

Die Adressenleitungen werden daher normalerweise als Adressenleitungen verwendet, oder als elektrische Masse-Leitungen, wenn

2098 29/0909

die Eingangsadressensignale als falsch decodiert werden. Als Ergebnis ist es nicht notwendig, getrennte Masse-Leitungen zwischen jedem Paar von Adressenleitungen vorzusehen. Zusätzlich, indem die Adressendecodierlogik so ausgeführt wird, daß Paare von Adressenleitungen miteinander in Beziehung stehen, d.h., nur in einer Bit-Stellung sich unterscheiden, können die Schaltvorrichtungen, die die verschiedenen Bit-Positionen darstellen, zur Vorladung der Adressenleitungen verwendet werden, wie auch für die Adressierung der Adressenleitungen an verschiedenen Arbeit sintervallen des Systems.

Bei einem typischen Speichersystem, werden sowohl die X- wie die Y-Achse der Deeodierlogikreihen verwendet, um die Stellung in einem Datenspeicherteil des Speichers zu adressieren. Die • adressierten Positionen in dem Datenspeicherteil liefern die A Ausgänge in der Form von Signalen mit verschiedenen Spannungs-

pegeln als eine Funktion des Zustande der in der adressierten Speicheretelle gespeicherten Daten.

Es ist daher ein Ziel dieser Erfindung, eine verbesserte .Adressendecodierlogik für einen Halbleiterspeicher zu schaffen.

Es ist ein anderes Ziel dieser Erfindung, ein Adressendecodiersystem zu liefern, bei dem die Adressenleitungen für den doppel ten Zweck von Adressenleitungen und Masse-Leitungen verwendet werden.

2098 29/0909

Es ist ein anderes Ziel dieser Erfindung, eine verbesserte Adressendecodierlogikreihe zu schaffen, bei der die Fläche, die für den Aufbau der Adressendecodierlogik in einem Halbleitersubstrat benötigt wird, deutlich reduziert wird, indem separate elektrische Masse-Leitungen für »das Entladen vorgeladener Adressenleitungcn beseitigt werden.

Ein noch weiteres Ziel dieser Erfindung ist eine, Adressendecodierlogik, die in einer wesentlich reduzierten Fläche in einem Substrat aufgebaut wird, indem die wirksamen nichtadressierten Leitungen aLs elektrische Masse-Leitungen während der Eingangsadressenerkennungsperiode dienen.

Ea ist ein anderes Ziel dieser Erfindung, ein Adressendecodierlogikfeld aufzubauen, bei dem Feldeffekttransistoren benutzt werden, die verschiedene Bit-Stelluhgen von aufeinander bezöge- ™ nen Paaren von Adressenleitungen für das Vorladen der Adressenleitung und für die Ermittlung der Eingangsadressensignale an der Bit-Stellung benutzen.

Ein anderes Ziel dieser Erfindung ist die Schaffung einer Adreaeendecodierlogik, bei der nichtadressierte Adressenleitungen in elektrische Masse-Leitungen während einer Ermittlungsperiode umgewandelt werden, und bei der Vorrichtungen au gewissen Bit-

209829/0909

Stellungen eine Vorladespannung liefern, um die Leitungen während einer vorher bestimmten Periode zu adressieren und die Eingangsadressensignale \*iihrend der Ermittlungsperiode zu ermitteln.

Im folgenden wird beschrieben, daß eine Adressenleitung von einem aufeinander bezogenen Paar von Adressenleitungen, die eine Adressendecodierlogik für einen Halbleiterspeicher bilden, einen elektrischen Masse-Entladungsweg für sich selbst und angrenzende Adressenleitungen des bezogenen Paares liefert, wenn, keine der Leitungen adressiert ist. Wenn eine Leitung des aufeinander bezogenen Paares von Adressenleitungen adressiert ist, wird die unadressierte Leitung zu einer elektrischen Masse-Leitung umgewandelt, und die adressierte Leitung verbleibt geladen. Das aufeinanderbezogene Paar von Adressenleitungen liefert eine Decodierlogik für Adressen, die nur in einer Bit-Stellung sich unterscheiden (X₁X). Die verschiedenen Bit-Positionen werden durch Feldeffekttransistoren gebildet, die zur Vorladung der Adressenleitungen und zur Ermittlung der Adresseneingangssignale verwendet werden.

Weitere Vorteile und Anwendungsmöglichkeiten der Erfindung ergeben sich aus der beiliegenden Darstellung eines Ausführungsbeispiels, sowie aus der folgenden Beschreibung.

209829/0909

^Es ^zeL^^u Ή eingegangen am_.?:

Fig. 1 eine Darstellung einer Anordnung eines Adressendecodierlogikfeldes "bekannter Art,

Fig. 2 ein schematisches Diagramm einer Mressenleitung des Adressendecodierlogikfeldes der Fig. 1,

Fig. 3 ein Blockdiagramm eines Speichersystems einschließlich einer X- und Y-Achsenadressendecodierlogik, Datenspeicherung und Ausgahgstreiber,

Fig. 4 eine Darstellung einer tatsächlichen Anordnung eines Decodierlogikfeldes. Die tatsächlichen Vorrichtungen, Eingangs-Ausgangs-Leitungen,, leitenden Regionen,usw., sind im wesentlichen in der Art gezeigt, in der sie in dem Halbleitersubtrat erscheinen,

Fig. 5 ein schematisches Diagramm der Fig. 4,

Fig. 6 einen Querschnitt entlang der Leitung 45 der Fig. 4,

Fig. 7 einen Querschnitt entlang der Leitung 73 der Fig. 4.

Fig. 3 ist ein Blockdiagramm eines Speichersystems 30, das die X- und Y-Adressendecodierlogik 31 bzw. 32, die Datenspeicherung 33 und die AusgangstrAber 34 enthält. Die vorliegende Erfindung beschäftigt sich mit der Adressendecodierlogik, wie sie entweder durch einen oder beide Blöcke 31 und 32 repräsentiert wird. Sowohl die X- wie auch die Y-Adressendecodierlogik enthält Adressen- und Uhrsignaleingänge. Einer der Adressendecodierblöcke -

209829/0909

kann mit bekannten anderen Adressendecodierlogikcn aufgebaut werden* .

Die Datenspeicherting und die Ausgangstreiberblöcke können durch bekannte Vorrichtungen aufgebaut werden. Zum Beispiel kann .dci* Datenspeicher-Block 33 mit Hilfe einer Diodenmatrix verwirklicht werden. Als Alternative können MOS- oder andere Feldeffektspeichervorrichtungen verwendet werden, um den Datenspeicher-Block aufzubauen.Treiber, die den Ausgangstreiberblock 3d ausmachen, können mit Hilfe eines Flußriementreibers (bootstrap driver) aufgebaut werden, wie z.B. in Fig. 2 gezeigt oder durch andere Schaltungen, um die benötigten Spannungs- und Strompegel an dem'mit der Nummer 35 bezeichneten Ausgang zu. liefern. Gewöhnlich wird eine Stoß-Zugstufe verwendet, um am Ausgang die logische 1 und die logische 0 zu repräsentieren.

Es wird betont, daß die hier beschriebene vorzugsweise Ausführungsform p-Kanalverbesserungsmodus-Feldeffekttransistoren zum Aufbau der Adressendecodierlogik verwendet. Als ein Ergebnis wird ein walirer Signalpegel von einem negativen Spannungspegel dargestellt, z.B. -V. Ein falscher Signalpegel wird mittels eines elektrischen Masse-Voltpegels dargestellt. Feldeffekttransistoren verschiedener Art können bei verschiedenen Ausführungs formen verwendet werden, z.B. MOS, MNOS Siliziumtor, Transistoren,"

209829/09 0 9

Transistoren im Vorstärkungs- oder Abschwnchungsmodus, oder Komplementärtransistoren usw.. Bei der Verarbeitung einer n-Typ-Siliziumscheibe für die Erzeugung von p-Regionen werden in bekannter Weise Metall-leitungsstreif en, Kontakte und Torelektroden verwendet, wie es nötig, ist, um die Adressendecodierlogik

werden der Fig. k aufzubauen. Aus diesem Grunde/Verfahrenseinzelheiten

hier nicht behandelt.

Es ist auch zu betonen, daß ein besonderes Adressendecodierlogikfeld Invertierer enthalten kann, um den Grundzustand (das Inverse) der Adressen-Bits zu liefern, z.B. A und A. Da Invertierer bekannt sind, werden für die vorliegende Beschreibung Einzelheiten weggelassen.

Fig. k ist eine Darstellung einer tatsächlichen Anordnung eines Drei-Bit-Decodierlogikfeldes *tO für die Decodierung von acht Adressen. Die Figur illustriert die Auslegung, wie sie erscheinen würde, wenn man auf die Oberfläche eines Chips schauen würde, auf der die Decodierlogik gebildet wurde. Es sollte verstanden werden, daß die Größe eines Decodierlogikfeldes veränderlich ist, in Abhängigkeit von den Anforderungen des jeweiligen Anwendungszweckes. Die vorliegende Erfindung ist nicht auf die gezeigte Größe beschränkt.

209829/0909

Das Decodierlogikfeld 40 enthält Eingangsadressenleitungen 4l bis 46 für die Adressen-Bits A , Λ , A , A_n, A , A . Die Ein-

X 1 Ct c~ _J j

gangsadressenleitungen decodieren zu Adressen, die durch die Adressenleitungen 47 bis 54 dargestellt sind. Jede Adressenleitung 47 bis 54 ist von dem damit verbundenen Ausgang (107 bis 114) mittels Isolationsfeldeffekttransistoren 55 bis 62 isoliert, die von einer Isolationsulir gesteuert werden, die auf dem Leiter 63 erscheint. Die Torregionen 64 bis 71 für den* Feldeffekttransistor werden durch die vergrößerten Teile des Leiters 63 repräsentiert, der die Halbleiterregionen von jeder Adressenleitung überlappt. Die vertikal sich erstreckenden Halbleiterregionen werden durch die Zahlen 72 bis 79 identifiziert.

Wie in der Figur gezeigt, werden'die Feldeffekttransistoren

^ durch Anordnen einer isolierten Torelektrode aufgebaut,. z.B.

durch die Torelektrode 80 des Feldeffekttransistors 8l über beiden Enden eines Spaltes oder einer Trennung in einer Halbleiterregion, die eine dünne Oxydregion besitzt. Die Enden der Halbleiterregion 72 unter der Torelektrode 80 werden durch die Zahlen 82 und 83 gekennzeichnet.

Mit Hilfe eines besonderen Beispiels nehme man an, daß die Adreseeneingangssignale an die Adresseneingangsleitungen 4l, 43 und 45 falsch sind. Die übrigen Adresseneingangsleitungen 42, 44 und

209829/0909

' 46 sind daher wahr. Die Adressen, die von dem Decodierlogikfel.d 40 während des Erkennungsintervalls als wahr deeodiert wurden, sind A₁ · A_ .A^. Daher muß als ein Ergebnis die Adressenleitungj die diese besondere Adresse decodiert, nach dem Erkennungsintervall geladen bleiben. Mit anderen Worten, eine Adressenleitung darf nicht zu einer elektrischen Gruhdleituhg über eine Verbindung mit dem Leiter 84 umgewandelt werden. In dem gegebenen Beispiel ist es die Adressenleitung 47» die nicht während des Erkennungsintervalls in eine elektrische Grundleitung umgewandelt wird, (Halbleiterregion 72).

Wie in der Figur gezeigt, ermöglicht ein falsches Adressensignal an der Torelektrode des Feldeffekttransistors 8l keine Leitung zwischen den getrennten Teilen der Halbleiterregion 72· Ih ähnlicher Weise werden die Feldeffekttransistoren 93 und 94 von .falschen Signalen an ihren Torelektroden abgeschaltet gehalten, um eine Leitung von der Halbleiterregion 72 in die Halbleiterregion 73 zu verhindern, die zu einer elektrischen Grundleitung umgewandelt wurde, da der Feldeffekttransistor 92 durch das Anlegen einer wahren Spannung an die Adresseneingangsleitung 42 angeschaltet wurde. Es kann auch gezeigt werden, daß jede der verbleibenden Adressenleitungen zu einer elektrischen Grundleitung über die Verbindung zu- Vorladeleitung 84 umgewandelt wird, Die Vorladeuhr liegt an elektrischem Grund während der Erkennungsphase, wie vorher schon angedeutet.

209829/0909

2152712

Nach eiern Erkennungsintervall verbleibt die nicht entladene Adressenleituiig geladen, z.B. auf -V, und die anderen nichtadressierten Ädressenleitungen liegen an elektrischem Grund. Die Isolation suhr am Leiter 63 war währ während, und nach der Vorladeuhr zur Verbindung der Adressenleitungen an die Ausgänge 107 bis il'l. fc Da nur eine Ädressehleitung geladen bleibt, wird nur eine Ausgangsadresse geliefert. Für das gegebene Beispiel erscheint eine Spannung von ungefähr -V am Ausgang 107 während des Vorladeintervalls und verbleibt dort, nachdem die Isolationsuhr falsch wird.

Wenn die Adressensignale von einer Adressenleitung als wahr decodiert werden, entlädt sich diese Leitung nicht auf elektrischen Grund. Anders ausgedrückt, die Adresse für diese Leitung ist wahr für die Eingangssignale.

Mit Bezug auf Fig. 1 ist zu erkennen, daß andere .Adressendecodierlogikfeider eine getrennte Grundleitung zwischen jeder angrenzenden Adressenleitung benötigen. Die Grundleitung in Fig.l wird durch 18 dargestellt. Zusätzlich zeigt Fig.l, daß getrennte Feldeffekttransistoren für die Vorladung jeder Adressenleitung benötigt werden. Der Vörladetransis.tor in der Adressenleitung 1 der Fig« 1 ist durch die Zahl I5 gekennzeichnet.

2098 29/09 09

In der Ausführungsform der Fig. 4 wird die elektrische Grundleitung beseitigt, da eine nichtadressiertc Adressenleitung zu einer Grundleitung während der Erkennungsperiode umgewandelt vrird. Der Vorladetransistor wird beseitigt, indem die A und A.-Dit-Stellungen für jedes Paar von AcIressenlcitungen mit FeIdeffekttransistoren in den Halbleitcrregionen aufgebaut werden, anstelle zwischen den Halbleiterregionen. Im Effekt werden die Feldeffekttransistoren auf den Leitungen 4l und 42 als Vorlade-Feldeffekttransistoren verwendet, genauso wie als Feldeffekt-Transistoren zur Bildung der Adressen-Bits für die A ■ und A-Bit-Stellungen*·

Vie oben angedeutet ι haben die Paare der Adressenleitungen, wie z,B. 47 und 48, 49 und 50, 51 und 52, 53 und 54 aufeinander bezogene Adressen. Zum Beispiel decodiert die Adressenleitung 47 die Adressen A. . A_Q . A als wahr. In gleicher Weise decodiert die Adressenleitung 48 die Adresse A₁ . A₀ . A_ als wahr.

Von den obigen Adressen wird deutlich, daß die von den Adressenleitungen 47 und 48 decodierten Adressen nur in der ersten B^t-Stellung sich unterscheiden, d.h. A₁ und A.. Die verbleibenden Adressen-Bits sind identisch. Die verschiedenen Bit-Stellungen (A. und A₁) sind die gleichen für jedes Paar von bezogenen Adressenleitungen. Es ist in anderen Ausführungen möglich, die

2098 2 9/0909

verschiedenen Bit-Stellungen zu verändern. In der vorzugsweisen Ausführungsforin sind jedoch die verschiedenen Bit-Stellungen die gleichen für jedes Paar von Adressenleitungen.

Es ist zu bemerken, daß im gewöhnlichen Fall ein Ausgangstrei- ^ ber an jedem der Ausgänge 107 bis 114 der Adresaenleitungen *>7 bis 54 vorgesehen ist. Aus Bequenilichkeitsgründen sind in Fig.4 die Ausgangstreiber nicht gezeigt. Jedoch kann ein Treiber verwendet werden, wie er in Fig. 2 gezeigt ist. Der ^reiber in Fig. 2 enthält einen Feldeffekttransistor 23 und eine Rückkopplungskapazität 26. Der Treiberkondensator ist keine notwendige Voraussetzung der Adressendecodierlogik.

Während der Funktion wird jede A/lressenleitung während einer Vorladeperiode geladen, wenn die Vorladeuhr PC wahr wird. Eine "'" . Vorladespannung, wie z.B, -V, wird, über Kontakte 85 bis 92 den ' Halbleiterregionen 72 bis 79 zugeführt. Die Vorladeuhr wird auch an die Adresseneingangsleitungen 41 und 42 angelegt, so daß der Vorladespannungspegel allen Halbleiterregionen zugeführt wird, die die Adreasenleitungen ausmachen. Während der Vorladeperiode lädt der Spannungspegel die eingegebenen Kapazitäten, die mit den Adressenleitungen verbunden sind. Am Ende des Vorladeintervalls wird die Vorladeuhr falsch.

209829/0909

Während oder nach dem Vorladeintervall werden Adressensignale den Adresseneingangsleitungen 4l bis ^tG zugeführt. Wenn die Adressen angelegt werden, nachdem die Vorladung falsch war, müssen sie alle vorher bedingungslos falsch gewesen sein* Ein besonderes Adressensignal hängt von dem speziellen Adressencode in der Datenspeicherung ab ₄ von dem das Datum gelesen wird.

Für die speziell gezeigte Ausführungsförm haben die Eingangsleitungen entweder einen wahren (-V)-Spannungspegel öder einen falschen (o)-Spannungspegel. Die Signale stellen einen Adressencode darj der von, dem Logikfeld ^O während der Ädressenerkerinungsperiode decodiert wird*

Während der Adressenerkennungspe'riode, wenn die Feldeffekttransistoren einer besonderen Adressenleitung angeschaltet werden, wird die Ladung auf diese Adreesenleitung an dem elektrischen Grund abgeleitet. Die Adressensignale werden als falsch decodiert von jeder Leitung, die an elektrischem Grund sich entladet. Der elektrische Grund wird von dem Vorladeuhrleiter 84t geliefert, der falsch ist, d.h. nach dem Vorladeintervall. Daher . wird eine nichtadressierte Leitung während der Erkennungsperiode zu einer elektrischen Grundleitung umgewandelt.

209 829/0909

•Wie im folgenden beschrieben wird, erfordert das Adrcssendecodierfeld 40 eine Vorladeuhr, die am elektrischen Leiter 84 geliefert wird. Kontakte zwischen dem Leiter 8'j und den Enden der Ilalbleiterregionen 72 bis 79 worden durch die Blöcke 85 bis 92 dargestellt.

Adressen-Bits A und A für die Adressenleitungen 'i7 und 48 werden durch Feldeffekttransistoren 8l und 93 i« den Ilalbleiterregionen 72 und 73 gebildet. Die verbleibenden Adressen-Bits für das Paar der Adressenleitungen 47 und 48 werden durch Feldeffekttransistoren 93 und 94 gebildet, die zwischen den llalblciterregionen 72 und 73 geformt sind. Die von den Adressenleitungen 47 und 48 dargestellten (oder decodierbaren) Adressen

unterscheiden sich nur in den Bit-Positionen A. und A₁ . Die verbleibenden Adressen-Bits für 'das Paar von Adressenleitungen 49 und 50 werden durch die Feldeffekttransistoren 95 und 96 in den Halbleiterregionen 74 und 75 gebildet, .während die Adressen-Bits A und A für die Leitungen von den Feldeffekttransistoren 97 und 98 aufgebaut werden", die zwischen den zwei Ilalbleiterregionen 74 und 75 gebildet sind.

Das Paar von Adressenleitungen 5I und 52 baut die Adressen-Bits A₁ und A₁ mittels der Feldeffekttransistoren 99 und 100 in den Halbleiterregionen 76 und 77 auf, während die Adressen-Bits

209829/0909 BAD ORIGINAL

A und A„ von den Feldeffekttransistoren 101 und 102·zwischen den Halbleiterregionen gebildet werden. Die Feldeffekttransistoren 103 und 104 bilden A und A, für das letzte Paar von Adressenleitungen 53 und 5^· Die Adressen-Bits A und A„ werden durch die Feldeffekttransistoren 105 und 106 zwischen den Ilalfeleiterregionen 78 und 79 gebildet.

Beim Aufbau des Adressendecodierlogikfeldes 40 in der gezeigten Weise, d.h. mit den A. und A.-Bit-Stellungen gebildet durch Feldeffekttransistoren in den Halbleiterregionen, und den verbleibenden Adressen-Bits, gebildet durch Feldeffekttransistoren zwischen den Halbleiterregionen, wird eine separate Grundleitung für Jedes Paar von Adressenleitungen beseitigt, ebenso wie die Notwendigkeit für einen Vorladefeldeffekttransistor für jede Adressenleitung. Als ein Ergebnis kann die Halbleiterfläche, die für eine besondere Ausführungsform des Decodierlogikfeldes wesentlich reduziert werden.

209829/0909

Claims

- 22 Patent an sprüche.

Adressendecodierlogikfeld, gekennzeichnet durch eine Vielzahl von Adressenleitungen in einem Halbleitersubstrat, Paaren von diesen Adressenleitungen, gebildet für das Decodieren von Adressen, die sich nur in einer Bit-Stellung unterscheiden, wobei die unterschiedliche BitrSteilung von Feldeffekttransistoren gebildet wird, die die Adressenleitungen zu einer Vorladespannung während eines ersten Tätigkeitsintervalls verbindet, und für das Umwandeln von nichtadressierten Leitungen in elektrische drundleitungen während eines zweiten Operationsintervalls·

2. Adressendecodierlogik, gekennzeichnet

durch eine Vielzahl von Eingangsadressenleitungen, die fc einen besonderen Adressencode bilden, durch eine Vielzahl von Paaren von aufeinander bezogenen Adressenleitungen in einem Halbleitersubstrat für die Decodierung der Adressen des Adressencodes, wobei die Paar· von Adressenleitungen jeweils eine unterschiedliche Adressen-Bit-Position für jede decodierbare Adresse besitzen, während die verbleibenden Bit-Positionen für jedes Paar von aufeinander bezogenen Adressenleitungen identisch sind, wobei die unterschiedlichen Adifeesen-Bit-Stellungen von Feldeffekttransistoren in den Adressenleitungen zur Lieferung einer Vorladespannung

209829/0909

an die Adressenleitung während eines Vorladearheitsintervails iind für dcis Umwandeln nichtadressiertcr Leitungen in elektrische Grund leitungen während eines Adressendecodierarbeitsintervalls zur Entladung der Vorladespannung von den nichtadressierten Leitungen gebildet wird.

3· Adressendecodierlogiksystem für einen Halbleiterspeicher, wobei das Logiksystem gekennzeichnet ist durch eine Vielzahl von Paaren von Halbleiterregionen in einem Halbleitersubstrat, das die Adressenleitungen bildet, durch Feldeffekttransistoren in jeder dieser Adressen-• leitungen} die eine Bit-Stellung von jeder decodierbaren Adresse der Adressenleitiing darstellte wobei die dargestellte Bit-Stellung invertiert wird für andere Adressenleitungen, und nicht invertiert wird für verbleibende Adressenseitungen, durch eine "Vielzahl von Feldeffekttransistoren zwischen Paaren von Adressenleitungen, die die verbleibenden Bit-. Stellungen dieser decodierbaren Adressen darstellen, wobei jedes Paar von Adressenleitungen Adressen decodiert, die identische Bit-Stellungen mit Ausnahme der einen Bit-Stellung besitzen, wobei in jeder Leitung eine invertierte und eine nichtinvertierte Bit-Stellung dargestellt \*ird, und durch eine Vielzahl von Adresseneingangsleitungen zur Lieferung von Adressensignalen an Feldeffekttransistoren, die die decodierbaren· Adressen auf bauen. -'-'- \1 \-i- -

2 0 9829/0909

- 2'i -

k. System nach Anspruch 31 weiter gekennzeichnet durch Vorladeeinrichtungen zur Lieferung eines Vorladespannungspcgels zu jiler Adressenleitung während eines ersten Arbeitsintervalls des Decodierlogiksystenis , wobei die Vor-

»
ladespannung auf den adressierten EingangKleitungen mittels Feldeffekttransistoren geliefert wird, die die eine Bit-Stellung für jede Leitung bildet, damit die Vorladespannung allen Adressenleitungen zugeführt werden kann.

5· Adressendecodierlogik für einen Halbleiterspeicher, gekennzeichnet du r c h eine Vielzahl von JSingangsadressenleitungen, die einen besonderen Adressencode bilden, durch eine Vielzahl von Paaren von aufeinander bezogenen Adressenleitungen für das Decodieren der Adressen des Adressencodes, wobei die Paare von Adressenleitungen jeweils erste und zweite Feldeffekttransistoren in den Adressenleitungen besitzen, um von an den Eingangsadressenleitungen erscheinenden Signalen bertätigt zu werden, einsprechend zu einer speziellen Bit-Stellung, wobei einer der Feldeffekttransistoren von einem Eingangssignal betätigt wird, das an der Eingangsadressenleitung für ein 13it einer besonderen Bit-Stellung erscheint, und wobei der andere Feldeffekttransistor von einem Signal betätigt wird, das an der Eingangsadressenleitung für den inversen Bit an dieser Bit-Stellung erscheint,

20982 9/0909

wobei die Adresscnleitungen über Vorrichtungen verbunden sind, die ein- Vorladespannungspegel an jede Adressenleitung während eines ersten Arbe.üsintervalles liefern, und die elektrischen Grund an jede Adressenleitung während eines darauffolgenden Arbeifcsintervälls liefern, wobei die ersten und zweiten Feldeffekttransistoren jede dieser Adressenlei-r tungen von der Vorladespannung währ.end des'ersten Arbeits-Intervalls betätigt werden, damit die Vorladespannung über alle Adressenleitungen angelegt werden kann, wobei die Bit-Positionen -für die mit jedem Paar von Adressenleitungen verbundene Adresse von Feldeffekttransistoren gebildet wird, die zwischen den Adressenleitungen verbunden sind, die das Paar von Adressenleitungen bildet, während die verbleibenden Bit-Positionen für jedes Paar von Adressenleitungen identisch sind, und dadurch gekennzeichnet daß die ersten und zweiten Feldeffekttransistoren von jedem Paar von Adressenleitungen ein Adressensignal während des darauffolgenden Arbeitsintervalls erhalten, um die nichtadressierten Adressenleitungen in elektrische Grundleitungen umzuwandeln, die zu den Mitteln verbunden sind, die den elektrischen Grund liefern, wobei die Feldeffekttransistoren der adressierten Leitungen nichtleitend durch das Eingangssignal gemacht'werden, um zu verhindern, daß die adressierte Leitung' in eine elektrische Grundleitung verwandelt wird, während

209829/0909

der Vorladespanmmgspegel auf der Leitung von der adressierten Leitung zur Darstellung einer besonderen decodierten Adresse erhältlich ist.

6. Adressendecodierlogikmatrix, gekennzeichnet ψ durch ein Gitter von Eingangsadressenleitungen und parallel angeordneten Halbleiterregionen in einem Halbleitersubstrat, durch andere Halbleiterregionen einschließlich ersten Feldeffekttransistoren unter einer ersten Adresseneingangs leitung für die Steuerung der Leitung durch die damit verbundenen Halbleiterregionen, durch verbleibende ItiLbleiterregionen einschließlich zweiten Feldeffekttransistoren unter einer zweiten Adresseneingangsleitung angrenzend an die erste Ädresseneringangsleitung zur Steuerung t der Leitung in den verbleibenden Halbleiterregionen, wobei die ersten und zweiten Adresseneingangsleitungen primäre und nichtprimäre Adressen-Bits einer Bit-Stellung darstellen, durch eine Vielzahl von Feldeffekttransistoren zwischen Paaren von den Halbleiterregionen einschließlich ersten und zweiten Feldeffekttransistoren zur Steuerung der Leitung zwischen den Halbleiterregionen und zur Bildung, der verbleibenden Adressen-Bits für das Paar von Halbleiterregionen, wobei die Vielzahl von Feldeffekttransistoren von Signalen auf den Eingangsadreasenleitungen aktiviert werden·

209829/0909

7. Adressendecodierlogikmatrix nach Anspruch 6, dadurch gekennzeichnet, daß die Matrix weiter einen Leiter enthält,, der sich über ein.Ende der Halbleiterregionen erstreckt, und elektrisch dazu verbunden ist, um erste bzw. zweite Spannungspegel der Ilalbleiterregionen während erster und zweiter Arbeitsintervalle der Decodierlogikmatrix zu liefern, wobei der erste Spannungspegel an den Eingangsadressenleitungen geliefert wird, die an die ersten und zweiten Feldeffekttransistoren angeschlossen sind, um den ■ersten Spannungspegel an alle Ilalbleiterregionen anzulegen, durch Vorrichtungen zur Lieferung von Adressensignalen an die Eingangsadressenleitungen, wobei einer der ersten und zweiten Feldeffekttransistoren von jeder Halbleiterregion während des zweiten Arbeitsintervalles leitend gemacht wird, als eine Funktion von Signalen an den Eingangsadressenleitungen, und daß einer von den ersten und zweiten Feldeffekttransistoren nichtleitend während des zweiten Arbeitsintervalls gemacht wird, wenn die Signale an den Eingangsadres— senleitungen von der Adressendecodiermatrix von der mit einem besonderen llalbleiterregion verbundenen Adresse als wahr vermittelt werden, wobei die adressierte Halbleiterregion nicht mit dem zweiten Spannungspegel verbunden ist.

209829/09 0 9

8. Matrix nach Anspruch 6, weiter gekennzeichnet

durch Vprrichtungeii zum Konvertieren des ersten Spannungspegels an der adressierten lialbleiterregion an einen Ausgang während eines dritten Arbeitsintervalls zur Darstellung einer decodierten Adresse.

2098 2 9/0909