DE2159368C3 - Codeumsetzer - Google Patents

Description

Die Erfindung betrifft einen Codeumsetzer, der eine Codierung, welche ein Paar von Logikpegeln »1« durch Übergänge am Beginn einer Bitzelle und ein Paar von Logikpegeln »0« durch Übergänge zwischen den Bitzellen darstellt, in die NRZ-Schreibweise umsetzt.

Ein in der Datenverarbeitung immer häufiger auftreiendes Problem, insbesondere bei der Verarbeitung von Daten, die von Raumfahrzeugen erhalten werden, besteht in der Komprimierung eines digitalen Informationsstromes der Art. daß ein Maximum an Information in einem Speicher gegebener Kapazität, z. B. auf einem magnetischen Band vorgegebener Länge, registriert werden kann.

Demgemäß beschreibt die DT-PS 21 59 367 eine Schaltungsanordnung zur Umsetzung einer NRZ-Eingangsbitfolge in eine zur Übertragung und/oder

'dierang besser geeignete Ausgangsbitfolge, so Sr ine hohe Komprimierung dei in der Eingangs- ^f Ice enthaltenen Information gewährleistet und .. Verminderung der ßandbreitenanf orderungen ¹J?'' Xp übertragung und/oder Speicherung erzielt

kann.

iceh dem Auslesen einer derart komprimierten . -iformation aus dem betreffenden Speicher bzw. . hibrer Übertragung ergibt sich jedoch die Not-"⁵^".. y :_t (jie speziell codierte Bitfolge wieder in Bitfolge ^rückzuverwandeln, die stan-'veiterverarbeitet werden kann ausgehend liegt der Erfindung die Aufi öliht ifhen it axi

{r~rv™ ausgehend lieg g

hi zuisrunde, einen möglichst einfachen, mit maxi-⁸I r Betriebssicherheit arbeitenden Codeumsetzer T^ineanes erwähnten Art zu schaffen, der, ohne ν irf beschränkt zu sein, insbesondere zur Defivine einer mit der Schaltungsanordnung der DT-PS codierten Binärfolge in eine NRZ-Lw^ienet ist

LösSieser Aufgabe sieht die Erfindung die umzusetzende Bitfolge iibei eine die reänge dieser Bitfolge in Impulse um-Sangsstufe an eine Logikschaltung zur mc zweier Impulszüge angelegt is:, deren die PaSe von Logikpegeln »1« b.w. »0« Übergänge wiedergeben, daß eh> n-stuiSS vorgesehen ist, dessen Eingang Stufe auf dem Logikpegel »0« He₁M und

^s; Vfte^rrsr-^{08 mit fotE:nden}

Bgenschaften verbunden ist.

Sie ist an die Logikschaltung angeschlosse-i und stellt als Funktion eines Impulses des ersten Iffinulszuges die erste und zweite Stufe des Schieberegisters auf den Logikpegel »1«; sie stellt als Funktion eines Impulses des ersten Iiaipulszuges die geraden Stufen des Schieberegisters von der vierten Stufe bis zur n-ter .,tufe auf den Logikpegel »1« ein;
sie stellt die ungeraden Stufen des S-Mieberegisters von der dritten bis zu der (n-l)-ten Stufe als Funktion eines Impulses ais dem zweiten Impulszug auf den Logikpegel »1« ein; und daß die Anzahl (/1) der Stufen des Schieberegisters in Abhängigkeit von der Anzah der Bitzellen zwischen aufeinanderfolgenden Impulsen der beiden ImpuLzüge einstellbar ist.

den ersten B 0 bzw. den zweiten A 0 ZeittaktimpuJszug so angesteuert werden, daß sie einen ersten Impulszug »1« TRANS, der Impulse enthält, die ein Paar von Logikpegeln »1« in der Eingangs-Bitfolge darstellen, und einen zweiten Impulszug »0« TRANS erzeugen, der Impulse enthält, die ein Paar von Logikpegeln »0« in der Eingangs-Bitfolge darstellen.

Weiterhin ist eine bevorzugte Ausführungsform der Erfindung so ausgebildet, daß die Registersteuer-υ schaltung folgende Teile aufweist:

Zwei Logik-Gatter, die mit den Stufen 1 bzw. 2 des Schieberegisters verbunden sind und als Funktion eines Impulses des ersten Impulszuges »1« TRANS die erste bzw. zweite Stufe des Schieberegisters auf den Logikpegel »1« setzen, n-2-Logik-Gatter, die jeweils mit einer der Stufen 3, 4, 5, ö, .../1 des Schieberegisters verbunden sind, und ein zweites Schieberegister, das durch den ersten Zeittaktimpulszug B 0 derart gesteuert ist, daß es die *o Anzahl der Bitzellen in der codierten Emgangs-Bitfolge zählt und das die η-2-Logik-Gatter nacheinander so ansteuert, daß die Anzahl der «Jgesteuerten Lcgik-Gatter von der Anzahl der gezahlten Bit-

zellen abhängt, wobei die Logik-Gatter, die mit den Stufen 4, 6, ... η des Schieberegisters verbunden sind, irr Ansteuerungsfall auf den ersten Impulszug »1« TRANS ansprechen und die Logik-Gatter, die mit den Stufen 3, 5, ...., -1 des Schieberegis*« verbunden sind, im Ansteuerungsfall auf den zweiten

^ _{AnQrdnu sehen weiterhin vor>}

_Logik._Gatter logische NOR-Gatter sind, daß das _zw|_{jte Schieberegister} 1 _bis η in Serie geschaltete Verzögerungs-Flip-Flops aufweist und daß jede Stufe _{des Schieberegisters ein} Verzögerungs-Flip-Flop ist. _{Die Erfindung 1ίε}ί_{6Γί a}lso einen Decodierer zum _{Aufbau einer} NRZ-Bitfolge aus einer codierten Ein_gangs.Bitfolge, die Übergänge aufweist, die diskrete _Bitpaare darstellen. Obwohl die Erfindung hierauf _{nicht beschränkt ist>} i_{st s}ie insbesondere vorte-lhaft _{auf ma netische} Aufzeichnungs- und Wiedergabe_{teme anw}endbar und dient zur Decodierung einer _codierten Bitfolge, die von einem magnetischen Tra-,_{esen wird) um sie in eine} herkömmliche Form _{zur nac}hf_olgenden Verarbeitung umzusetzen.

_{Die Erfindung w}j_rd im folgenden beispielsweise _{an Hand der Ze}i_ch_nung beschrieben; in dieser zeigt

vo⁸„ einem njonos.abn»

Lit die den übergängen m der Bitfolge entsprechen.
Des weiteren ist erfindungsgemaß vorgesehen daß J⁰

Ärrr

m^l' «zeug., die mit At und

sind und Impulse enthalten, die im ™ G einer Bitzelle bzw. zwi-

Ĺ^

im wesentlichen an den Grenzen einer Bitzelle auftreten, und einem zweiten Ze.ttaktimpulszug/1 0 e -

zeugt, der impulse «* Vn^^SStS Zte sehen den Grenzen einer Bitzelle auttreten, und erste die der

und die it. _o

w.den Daten synchronisiert nasenversuuuucu ist. Der Ausgang der Takt-22 wird über ein NOR-Gatter 24 geführt, das ' Entkopfc !ung dient, und wird dem Verzögerungs- oder ~ *~" ™—

26 zugeführt. Das Flip-Flop 26 reagiert auf die Vor- zugeführt. Das Flip-Flop 46 wird durch die Vorderrterflanke eines jeden Taktimpulses so, daß es den flanke der Impulse des Zeittaktimpulszuges Ö0 jeweils an der Eingangsklemme D anliegenden Pegel getaktet. Der Spannungspegel an der Klemme D des auf seine Ausgangsklemme Q überträgt. Die Klem- Flip-Flops 46 folgt dem Impuiszug TRG und liegt men 5 und ö des Flip-Flops 26 sind miteinander 5 daher auf einem Logikpegei »1«, wenn in den coverbunden. Die Ausgangssignale an den Klemmen Q dierten Eingangsdaten kein Übergang auftritt. In enl- und 5 des Flip-Flops 26 liefern den Zeitimpuls A 0 sprechender Weise ist die Spannung an der Klemme Q und B0 mit Bit-Ratenfrequenz, wobei der Zeittakt- des Flip-Flops 46 auf einem Logik-Pegel »1« und impuiszug B 8 dem Zeittaktimpulszug A 0 um 180° schaltet nur dann auf einen Logikpegel »0«, wenn an nachfolgt. Diese Phasenverschiebung der Taktimpulse io der Rückstellklemme ein Impuls des TRG-Impulsgewährleistet, daß sich die Zeittaktimpulszüge A 0 zuges auftritt. Die Klemme Q des Flip-Flops 46 bleibt und ß0, wie in Fig. 2 dargestellt, auf beiden Seiten so lange auf einem Logikpegel »0«, bis die Vordereiner Bitzellengrenze bzw. auf beiden Seiten einer flanke des nächsten Impulses in dem Zeittaktimpuls-Bitzellenmiite auf rtem Logikpegel »0« befinden. zug 3 0 wirksam wird. Das Ausgangssignal an der

Die codierten Eingangsdaten werden einer sowohl 15 Klemme Q des Flip-Flops 46 wird durch ein NOR-auf steigende als auch auf fallende Flanken anspre- Gatter 50 invertiert und einem seriellen Schiebcregichenden Eingangsstufe zugeführt, die im vorliegenden ster zugeführt, das mit dem Bezugszeichen R 1 beBeispiel durch einen monostabilen Multivibrator zeichnet ist. Das Ausgangssignal des Gatters 50 ist realisiert ist, der mit dem Bezugszeichen 30 bezeich- in der F i g. 2 mit CLRCNT bezeichnet, net ist und einen Übergangsimpulszug erzeugt, der 20 Das Register R 1 umfaßt eine Vielzahl von D-Flipin Fig. 2 mit TRANS bezeichnet ist und Impolse Flop-Stufen 1 bis n. In der dargestellten Ausfühaufweist, die Übergängen in den codierten Daten rungsform sind η = 8 Stufen vorhanden und mit entsprechen, die entweder von einem oberen auf F/F-I bis F/FS bezeichnet. Die Funktion des Regieinen unteren Pegel oder von einem unteren auf sters R 1 besteht darin, die Anzahl der Bitzellen zwieinen oberen Pegel erfolgen können. Der Multivibra- 25 sehen Logikpegel-Ubergängen in den codierten Dator 30 umfaßt eine Vielzahl von NOR-Gattern 30 a ten zu zählen. Die Klemme Q jeder der Stufen F/Γ-Ι bis 30 h. Das Gatter 30 g vergleicht den invertierten bis FIF-I ist mit der Klemme D der folgenden Stufe Datenausgang des Gatters 30 α mit den Daten, die verbunden. Die Stufe F/F-l des Registers R 1 wird durch die invertierenden Gatter 30 b bis 3Od ver- durch die Vorderflanke der Impulse CLRCNT des zögert sind. Das Gatter 30 / vergleicht die Daten, 30 Gatters 50 gesetzt, um an der Klemme D von F/F-2 die durch die Gatter 30 a und 30 b verzögert sind, einen Logikpegel »1« und an der Klemme (3 von mit den invertierten Daten, die durch die Gatter 30 a F/F-l einen Logikpegel »0« aufrechtzuerhalten. Die bis 30 e verzögert sind. Die Eingänge der Gatter 30 / Stufen F/F-l bis F/F-8 des Registers R 1 werden und 30 g liegen mit Ausnahme eines kurzen Zeit- durch die Vorderflanke der Impulse des Impulszuges Intervalls, wenn in den codierten Eingangsdaten ge- 35 B& geschiftet und werden durch die Vorderflanke rade ein Übergang erfolgt, auf entgegengesetzten Lo- des Ausgangssignals CLRCNT des Gatters 50 zugikpegeln. Die Eingänge des Gatters 30 h sind somit rückgesetzt, um einen Logikpegel »0« oder »1« an normalerweise auf einem Logikpegel »0«, außer ihren jeweiligen Klemmen Q und einen Logikpegel dann, wenn diese kurzen Zeitintervalle auitreten. So- »0« oder »1« an ihren jeweiligen Klemmen 5 zu mit liegt der Ausgang des Gatters 30 Λ normalerweise 40 führen. Wegen der mit dem Schalten des Flip-Flops auf einem Logikpegel »1«, schaltet abtr immer dann 46 und des Gatters 50 verbundenen Verzögerung für einen kurzen Zeitraum auf einen Logikpegel »0«, wird das Register R 1 während der Anstiegsflanke wenn, wie in F i g. 2 dargestellt, in den codierten Da- des Impulses B 0, der unmittelbar auf einen Logikten ein Übergang auftritt. pegel-Ubergang folgt, in dem zurückgesetzten

Das Impulszug-Ausgangssignal TRANS des Multi- 45 Zustand gehalten. Somit werden die Ausgangsklemvibrators 30 geht an jeweils einen Eingang der NOR- men J3 von F/F-2 bis F/F-8 der Reihe nach auf Gatter 32 und 34. Die anderen Eingänge der Gatter einen Logikpegel »0« geschiftet, wobei die An7.ihl 32 und 34 sind mit den Zeittaktimpulszügen A 0 der geschifteten Stufen von der Anzahl der Bitzellen bzw. B 0 belegt. Folglich teilen die Gatter 32 und 34 zwischen Übergängen in den codierten Daten abdie Ausgangsimpulse des Multivibrators 30 in Im- 50 hängt.

pulse, die einem Paar von Logikpegeln »1« bzw. Ein allgemein mit R 2 bezeichnetes zweites seriel

einem Paar von Logikpegeln »0« entsprechen. Die les Schieberegister umfaßt eine Vielzahl von D-Flip Ausgänge der Gatter 32 und 34 werden durch die Flop-Stufen 1 bis n. In der dargestellten Ausfüh NOR-Gatter 36 bzw. 38 invertiert, um Impulszüge rungsfomi sind η = 8 Stufen vorgesehen und dies« zu erzeugen, die in der Fig. 2 jeweils mit *i's« 55 Stufen sind mit FF-Ia bis F/F-8 α bezeichnet. De TRANS und »O's« TRANS bezeichnet sind. Die Im- Ausgang des Registers R 2 ist mit der Klemme / puls: in dem Impulszug »l's« TRANS treien an den eines Flip-Flops 52 verbunden, das an seine Bitzellengrenzen auf, während die Impuise in dem Klemme Q das NRZ-Datenausgangssignal erzeug Impulszug »O's« TRANS in den Bitzcllenmitten auf- Die Flip-Flops F/F-l α bis F/F-8 α werden ebens treten. 60 wie das Flip-Flop 52 durch den Zeittaktimpulszu

Die Ausgangssignale der Gatter 32 und 34 gehen B0 geschiftet. Die Stufen F/F-l α bis F/F-Ia habe an die Eingänge eines NOR-Gatters 40, das einen ihre Klemmen Q mit den Klemmen D der nachfo Triggerimpulszug Mefert, der im wesentlichen mit genden Stufen verbunden. Die Klemme D des Flii dem Impulszug TRANS identisch und in der F i g. 2 Flops F/F-l ο ist mit der Klemme ~Q des Flip-Floj mit TRG bezeichnet ist. Der Ausgang des Gatters 40 65 F/F-l des Registers R 1 verbunden und wird som wird über die NOR-Gatter 42 und 44 der Klemme D auf einem Logikpegel »0« gehalten. Die Stuf« eines Flip-Flops 46 und über ein zusätzliches NOR- F/F-l α bis F/F-8 α haben ihre Setzklemmen Gatter 48 der Rückstellklemme des Flip-Flops 46 mit NOR-Gattcrn 56 bis 70 verbunden.

21 59 363

7 8

Die NOR-Gatter 56 bis 70 sind mit einem Eingang »1«. Das Register R1 wird durch die Vorderflanke jeweils mit der Klemme ~Q der Stufen F/F-l bis F/F-9 des Impulses CLRCHT zurückgesetzt Das Register des Registers Rl verbunden. Der andere Eingang R 2 wird durch Taktimpuls B0 während BT 3 und de¹; NOR-Gatter 56, 58, 62, 66 und 70 ist mit dem BT 4 geschiftet während das Register R1 durch Ausgang des Gatters 36 verbunden. Der andere Ein- 5 Taktimpulse B 0 während ΒΓ 4 geschiftet wird, so gang der Gatter 60, 64 und 68 ist mit dem Ausgang daß zu Beginn von ΒΓ5 das Register R 2 jeweils in des Gatters 38 verbunden. Die Gatter 56, 58, 62, 66 den Stufen F/F-la bis F/F-6 α die Bitfolge 001111 und 70 setzen die Stufen F/F-la, F/F-2a, F/F-4a, enthält Der in der Mitte von ΒΓ5 auftretende Im-F/F-6a und F/F-8 α unabhängig von dem vorher- puls »O's« TRANS beeinträchtigt den Zustand des gehenden Zustand auf einen Logikpegel »1«, wenn ic Registers R 2 nicht, da die Gatter 60 und 64 durch an ihrem Eingang ein Impuls »l's« TRANS zusam- einen Logikpegel »I« gesperrt sind, der an den Klemmen mit einem Logikpegel »0« von der Klemme ~Q men ζ> von F/F-3 und F/F-5 des Registers R1 aufvon F/F-l, F/F-2, F/F-4, F/F-6 bzw. F/F-8 des Re- tritt. Das Register R 1 wird durch die Vorderflanke gisters R 1 auftritt In ähnlicher Weise setzen die des unmittelbar auf den Impuls »O's« TRANS folgen-Gatter60, 64 und 68 die Stufen F/F-3 α, F/F-5 α und 15 den Impulses CLRCNT gelöscht, und das Register FfF-Ta unabhängig von ihrem vorhergehenden Zm- R 2 wird durch die Vorderflanke der Impulss B0 stand auf einea Logikpegel »1«, wenn ihrem Eingang während BT5 und BT6 geschiftet, so daß zu Beginn ein Impuls »O's« TRANS zusammen mit einem Lo- von ΒΓ7 das Register R2 in den Stufen F/F-la bis gikpegel »0« von den Klemmen £7 von F/F-3, F/F-5 F/F-8 α die Bitfolge 00001111 enthält Zu Beginn bzw. F/F-7 d«s Registers R1 zugeführt wird. » von BT7 setzt der Impuls »l's« TRANS F/F-l α und

Die Arbeitsweise des in der Fig. 1 dargestellten FJF-Ia des Registers R2 auf einen Logikpegel

Decodierers wird nachfolgend unter Bezugnahme auf »1«. Das Register R 2 wird während ΒΓ7 und ΒΓ8

die Impulsdia^ramme der F i g. 2 beschrieben, wobei geschiftet, so daß zu Beginn von ΒΓ 9 das Register

die codierten Eingangsdaten so dargestellt sind, daiß R 2 in den Stufen F/F-la bis F/F-8 α die Bitfolge

ihre Übergänge an den Grenzen der Bitzellen 1, 3, 7, »5 00110011 enthalt und die zwei vorhergehenden Da-

14 und 16 und in oer Mitte der Bitzelle 5 auftreten. ten-Bits »11« aus dem Flip-Flop 52 herausgeschiftet

Somit liegen die codierten NRZ-Daten in der Form worden sind. Da während BT 9 bis BT13 keine

1111001101010111 vor. Der Multivibrator 30 er- Übergänge auftreten, enthält das Register Rl zu

zeugt zu den angegebenen Zeiten als Folge dieser Beginn von BT14 in den Stufen F/F-2 bis F/F-8 die

Übergänge einen Impuls. Die Gatter 32 und 36 er- 30 Bitfolge 0000001, und das Register R 2 enthält in

mitteln und invertieren die Impulse, die an der den Stufen F/F-l α bis F/F-8 α die Bitfolge 00000001.

Grenze einer Bitzelle auftreten und erzeugen den in Die NRZ-Daten, die bis zu diesem Zeitpunkt an der

der Fig. 2 dargestellten Impulszug »l's« TRANS. Klemme0 des Flip-Flops 52 angekommen sind,

Die Gatter 34 und 38 ermitteln und invertieren die sind 111 1001. Wenn der Impuls »1« TRANS zu

Impulse, die in dem Ubergangsimpulszug in der 35 Beginn von BT14 auftritt, werden die Stufen F/F-l a,

Mitte einer Bitzelle auftreten und erzeugen den in F/F-2 α, F/F-4 α und F/F-6 α auf einen Logikpegel

der Fig. 2 dargestellten Impulszug »O's« TRANS. "1" gesetzt, da die Gatter56, 58, 62 und 66 durch

Die Klemmen ~Q von F/F-l und F/F-2 des Regi- den Logjkpegel "0" angesteuert sind, der an den siers R1 sind zu dem Zeitpunkt zu dem der Impiuls Klemmen 5 von F/F-l, F/F-2, F/F-4 und F/F-6 des des Impulszuges «1» TRANS an den Gattern 56 40 Registers Rl anliegt. Das Register R 2 enthält jetzt und 58 empfangen wird, auf einem Logikpegel »0«, in den Stufen F/F-l α bis F/F-8 α die Bitfolge so daß die Flip-Flops F/F-la und F/F-2 α des Re- 11010101. Das Register Rl wird durch die Angisters R 2 zu Beginn einer Bitzellenzeit (ΒΓ) 1 auf Stiegsflanke des Impulses CLRCNT in BT14 geeinen Logikpegel »1« gesetzt werden. Der Impuls löscht, und das Register R 2 wird durch die Vorder- TRG an der Rückstellklemme des Flip-Flops 46 v5 flanke des Zeittaktimpulses B 0 in BT14 und BT15 schaltet den Ausgang des Gatters 50 auf einen Logik- nochmals geschiftet Zn Beginn von BT16 setzt der pegel »1«, um die Flip-Flops F/F-2 bis F/F-8 zurück- Impuls "l's" TRANS die Stufen F/F-l α und F/F-2 a zusetzen, wodurch ein Logikpegel »1« auf die ent- auf einen Logikpegel "1", und das Register R 2 wird sprechenden Klemmen φ gegeben wird. Die Vorder- erneut geschiftet Wenn das Register R 2 während flanke der Impulse in dem Zeittaktimpulszug B0 50 BT16 geschiftet ist, sind die NRZ-Daten, die an dei schiftet das Register R 2 während BTl und BT 2 Klemme Q des Flip-Flops 52 bis zu diesem Zeitpunk¹ derart daß zu Beginn von BT3 das Register R 2 die vorgelegen haben, die Daten Il 11001101, und es is Bitfolge 0011 in den entsprechenden Flip-Flops offensichtlich, daß die verbleibenden decodierten Da F/F-la bis F/F-4 α enthält Die Vorderflanken der ten im Takt herausgeschiftet werden. Impulse in dem Zeittaktimpulszug B 0 schiften außer- 55 Aus der obigen Beschreibung geht hervor, dal dem die Stufen F/F-2 bis F/F-8 des Registers R1. die entsprechenden Paare von Logikpegeln "\" um Auf Grund der Verzögerungen des Flip-Flops 46 die entsprechenden Paare von Logikpegeln "0" abge und des Gatters 50 ist während BT1 jedoch der tastet und in dem Register R 2 gespeichert werde Impuls CLRCNT an den Löschklemmen der Flip- und daß die nicht paarweise zwischen den Übergär Flops FIF-% bis F/F-8 vorhanden, so daß das Re- &> gen auftretenden Impulse in dem Register R 2 untc gister R1 während BT1 nicht geschiftet wird. Zu Kontrolle des Registers R 1 gespeichert werden, wc Beginn von BT 3 setzt das Impulsausgangssignal bei die Folge der Rieht paarweise auftretenden In »l's« TRANS des Gatters 36 die Flip-Flops F/F-la pulse durch den Zustand des zweiten von zwei abgt und F/F-2 α $sc Registers R 2 auf einen Logikpegel tasteten aufeinanderfolgenden Paaren bestimmt wir

Hierzu 2 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Codeumsetzer, der eine Codierung, welche ein Paar von Logikpegeln »1« durch Übergänge am Beginn einer Bitzelle und ein Paar von Logikpegeln »0« durch Übergänge zwischen den Bitzellen darstellt, in die NRZ-Schreibweise umsetzt, dadurch gekennzeichnet, daß die umzuseaende Bitfolge über eine die Pegelübergänge dieser Bitfolge in Impuls umsetzende Eingangsstufe (30) an eine Logikschaltung (20, 32, 34, 36, 38) zur Erzeugung zweier Impulszüge (»1« bzw. »0« TRANS) angelegt ist, deren Impulse die Paare von Logikpegeln »1« bzw. »0« darstellenden Übergänge wiedergeben, daß ein η-stufiges Schieberegister (R 2) vorgesehen ist, dessen ,Eingang zur ersten Stufe auf dem Logikpegel »0« liegt und mit einer Registersteuerschaltung (Rl, 56, 58, 60, 62, 64, 66, 68, 70) mit χα folgenden Eigenschaften verbunden ist:

Sie ist an die Logikschaltung (20, 32, 34, 36, 38) angeschlossen und stellt als Funktion eines Impulses des ersten Impulszuges (»1« _2J TRANS) die erste und zweite Stufe des Schieberegisters (R 2) auf den Logikpegel »1«;

sie stellt als Funktion eines Impulses des ersten Impulszuges (»1« TRANS) die geraden Stufen des Schieberegisters (R 2) von der vierten Stufe bis zur η-ten Stufe auf den Logikpegel »1« ein;

sie stellt die ungeraden Stufen des Schieberegisters (R 2) von der dritten bis zu der (n — l)-ten Stufe als Funktion eines Impulses aus dem zweiten impulszug (»0« TRANS) auf den Logikpegel »1« ein;

unii daß die Anzahl (n) der Stufen des Schiebe- *o registers (R 2) in Abhängigkeit von der Anzahl der Bitzellen zwischen aufeinanderfolgenden Impulsen der beiden Impulszüge einstellbar ist.

2. Codeumsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die die Pegelübeigänge der Eingangsbitfolge in Impulse umsetzende Eingangsstufe von einem monostabilen Multivibrator (30) gebildet wird, der sowohl durch die steigenden als auch durch die fallenden Flanken der Eingangsimpulse getriggert wird und einew Übergangsimpulszug (TRANS) emwickelt, der Impulse enthält, die den Übergängen in der codierten Eingangs-Bitfolge entsprechen.

3. Codeumsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung (20, 32, 34, 36, 38) zur Erzeugung zweier Impulszüge (»1« TRANS und »0« TRANS) folgende Teile aufweist: einen Taktimpulsgenerator (20), der einen ersten Zeittaktimpulszug (ß 0), der Inpulse enthält, die im wesentlichen an den Grenzen einer Bitzelle auftreten, und einen zweiten Zeittaktimpulszug (A 0) erzeugt, der Impulse enthält, die im wesentlichen zwischen den Grenzen einer Bitzelle auftreten, und erste (32, 36) und zweite (34, 38) Logikgatter-Einrichtungen, die auf den ersten Übergangsimpuls?ug (TRANS) ansprechen und durch den ersten (B 0) bzw. den zweiten (A 0) Zeittaktimpulszug so angesteuert werden, daß sie einen ersten Impulsjzug (»1« TRANS), der Impulse enthält, die ein P*ar von Logikpegek »1« in der Eingangs-Bitfolge Marsteilen, und einen zweiten Impulszug (»0« TRANS) erzeugen, dei Impulse enthält, die ein Pa|r von Logikpegelr. »0« in der Eingangs-Bitfolge |arstellen.

4. Codeumsetzer nach eine|n der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Registersteuerschaltung (R liS6, 58, 60, 62, 64, 66, 68, 70) folgende Teile alfweist: zwei Logik-Gatter (56, 58), die mit den Stufen 1 bzw. 2 des Schieberegisters (R 2) verbinden sind und als Funktion eines Impulses de;j[ ersten Impulszuges (»1« TRANS) die erste ui;d zweite Stufe des Schieberegisters (R 2) auf Ilen Logikpegel »1« setzen, η - 2-Logik-Gatter (|?0, 62, 64, 66, 68, 70), die jeweils mit einer dir Stufen 3, 4, 5, 6, ...« des Schieberegisters (h 2) verbunden sind, und ein zweites Schieberegister (R 1), das durch den ersten Zeittaktimpulszjlg (B 0) derart gesteuert ist, daß es die Anzahl der Bitzellen in der codierten Eingangs-Bitfjplge zählt, und das die n-2-Logik-Gatter (60,_t62, 64, 66, 68, 70) nacheinander so ansteue.i, daß die Anzahl der angesteuerten Logik-Gatter ^on der Anzahl der gezählten Bitzellen abhängt!, wobei die Logik-Gatter (62, 66, 70), die mit iijen Stufen 4, 6 ... η des Schieberegisters (R2) Verbunden sind, im Ansteuerungsfall auf den ersten Impulszug (»1« TRANS) ansprechen und die Logik-Gatter (60, 64, 68), die mit den Stufen 3, 5, ... η -1 des Schieberegisters (R 2) verbunden sind, im Ansteuerungsfall auf den zweiten Impulszug (»0« TRANS) ansprechen.

5. Codeumsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die /i-2-Logik-Gatter (60 62, 64, 66, 68, 70) logische NOR-Gatter sinO.

6. Codeumsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das zweite Schieberegister (R 1) 1 bis η in Serie geschaltete Verzögerungs-Flip-Flops (F/F-I bis FiF-V) aufweist. ■'

7. Codeumsetzer i.ach nnem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede Stufe (FIF-Xa bis F/F-Ha) des Schieberegisters (R I) ein Verzögerungs-Flip-Flop ist.