DE2159368B2 - Codeumsetzer - Google Patents

Description

Die Erfindung betrifft einen Codeumsetzer, der eine Codierung, welche ein Paar von Logikpegeln »1« durch Übergänge am Beginn einer Bitzelle und ein Paar von Logikpegeln »0« durch Übergänge zwischen den Bitzellen darstellt, in die NRZ-Schreibweise umsetzt.

Ein in der Datenverarbeitung immer häufiger auftretendes Problem, insbesondere bei der Verarbeitung von Daten, die von Raumfahrzeugen erhalten werden, besteht in der Komprimierung eines digitalen Informationsstromes der Art, daß ein Maximum an Information in einem Speicher gegebener Kapazität, z. B. auf einem magnetischen Band vorgegebene! Länge, registriert werden kann.

Demgemäß beschreibt die DT-PS 21 59 367 ein< Schaltungsanordnung zur Umsetzung einer NRZ Eingangsbitfolge in eine zur Übertragung und/ode

3 4

Speicherung besser geeignete Ausgangsbitfolge, so den ersten BB bzw. den zweiten A 0 Zeittaktimpuls-

daß eine hohe Komprimierung der in der Eingangs- zug so angesteuert werden, daß sie einen ersten Im-

Bitfolge enthaltenen Information gewährleistet und p^üszug »1« TRANS, der Impulse enthält, die ein

eine Verminderung der Bandbi<ätenanforderungen Paar von Logikpegeln »1« in der Eingangs-Bitfolge

für die Übertragung und/oder Speicherung erzielt 5 darstellen, und einen zweiten ünpulszug »0« TRANS

werden kann. erzeugen, der Impulse enthält, dfe ein Paar von Lo-

Nach dem Auslesen emer derart komprimierten gDcpegeln »Oc in der Eingangs-Bitfolge darstellen.
Binärinformation aus dem betreffenden Speicher bzw. Weiterhin ist eine bevorzugte Ausführungsform der nach ihrer Übertragung ergibt sich jedoch die Not- Erfindung so ausgebildet, daß die Registersteuerwendigkeit, die speziell codierte Bitfolge wieder in io schaltung folgende Teile aufweist
eine NRZ-Bitfolge zurückzuverwandeln, die stan- Zwei Logik-Gatter, die mit den Stufen I bzw. 2 dardmäßig weiterverarbeitet werfen kann. des Schieberegisters verbunden sind und als Funk-

Hiervon ausgehend liegt der Erfindung die Auf- φη eines Impulses des ersten Impulszuges »1« gäbe zugrunde, einen möglichst einfachen, mit maxi- TRANS die erste bzw. zweite Stufe des Schieberegimaler Betriebssicherheit arbeitenden Codeumsetzer 15 sters auf den Logikpegel »1« setzen, n—2-Logikder eingangs erwähnten Art zu schaffen, der, ohne Gatter, die jeweils mit einer der Stufen 3, 4, 5, 6, hierauf beschränkt zu sein, insbesondere zur De- ...n des Schieberegisters verbunden sind, und ein codierung einer mit der. Schaltungsanordnung der zweites Schieberegister, das durch den ersten Zeitobigen DT-PS codierten Binärfolge in eine NRZ- taktimpulszug B 0 derart gesteuert ist, daß es die Binärfolge geeignet ist. ao Anzahl der Bitzellen in der codierten Eingangs-Bit-

Zur Lösung dieser Aufgabe sieht die Erfindung folge zählt und das die η - 2-Logik-Gatter nachein-

vor, daß die umzusetzende Bitfolge über eine die ander so ansteuert, daß die Anzahl der angesteuer-

setzende Eingangsstufe an eine Logikschaltung zur zellen abhängt, wobei die Logik-Gatter, die mit den Erzeugung zweier Impulszüge angelegt ist, deren 35 Stufen 4, 6, ... η des Schieberegisters verbunden Impulse die Paare von Logikpegeln »1« bzw. »0« sind, im Ansteuerungsfall auf den ersten Impulszug darstellenden Übergänge wiedergeben, daß ein n-stu- »1« TRANS ansprechen und die Logik-Gatter, die figes Schieberegister vorgesehen ist, dessen Eingang mit den Stufen 3, 5, ... η -1 des Schieberegisters zur ersten Stufe auf dem Logikpegel »0« liegt und verbunden sind, im Ansteuerungsfall auf den zweiten mit einer Registersteuerschaltung mit folgenden 30 Impulszug »0« TRANS ansprechen.
Eigenschaften verbunden ist: Vorteilhafte Weiterbildungen der erfindungsgemä-

Sie ist an die Logikschaltung angeschlossen und ^ßen Anordnung sehen weiterhin vor, daß die n-2-stellt als Funktion eines Impulses des ersten Logik-Gatter logische NOR-Gatter sind, daß das Impulszuges die erste und zweite Stufe des ^¹* Schieberegister 1 bis η in Serie geschaltete Schieberegisters auf den Logikpegel »1«; ³⁵ Verzogenings-Flip-Flops aufweist und daß jede Stufe

sie stellt als Funktion eines Impulses des ersten des Schieberegisters ein Verzogerangs-Flip-Flop ist. Impulszuges die geraden Stufen des Schieberegi- _Ä ^Ό* Erfindung liefert also emen Decodierer zum sters von der vierten Stufe bis zur «-ten Stufe Aufbau einer NRZ-Bitfolge aus einer codierten Einauf den Lcgikpegel »1« ein· gangs-Bitfolge, die Übergange aufweist, die diskrete sie stellt die ungeraden Stufen des Schiebe- ⁴° ^Β}^ιΡ*Τ ΐ??^1le?· 9^bw?^m. ^djf ^Er5^ndun? ^emii registers von der dritten bis zu der («-l)-ten ^mc _f ^ht beschränkt ist, ist sie insbesondere vorteilhaft Stufe als Funktion eines Impulses aus dem ^auf magneüsche Aufzeichnungs- und Wiedergabezweiten Impulszug auf den Logikpegel »1« ein; ^sy^sj.^eme anwendbar und dient zur Decodierung einer und daß die Anzahl (n) der Stufeii des Schiebe- «Werten Bitfolge, die von einem magnetischen Traregisters in Abhängigkeit von der Anzahl der ⁴⁵ 8« gelesen wirf, um sie m eine herkömmliche Form Bkzellen zwischen aufeinanderfolgenden Im- ™r nachfolgenden Verarbeitung umzusetzen
pulsen der beiden Impulszüge einstellbar ist. ^D'^e Erfindung wird im folgenden beispielswe-se

an Hand der Zeichnung beschrieben; in dieser zeigt

Weiterhin sieht die Erfindung vor, daß die die F i g. 1 ein schematisches Diagramm der bevor-

Pegelübergänge der Eingangs-Bitfolge in Impulse 5° zugten A' Jührungsform des Decodierers, der gemäß umsetzende Eingangsstufe von einem monostabilen der Erfindung ausgebildet ist, und
Multivibrator gebildet wird, der sowohl durch die F i g. 2 eine Reihe von Impulsdiagrammen, die

steigenden als auch durch die fallenden Flanken sei- die Arbeitsweise der Vorrichtung gemäß F i g. 1 erner Eingangsimpulse getriggert wird und einen Über- läutern.

gangsimpuls zu TRANS entwickelt, der Impulse ent- 55 In F i g. 1 ist ein NRZ-Daten-Taktgenerator mit hält, die den Übergängen in der codierten Eingangs- dem Bezugszeichen 20 bezeichnet, der erste und Bitfolge entsprechen. zweite Zeittaktimpulszüge erzeugt, die mit A 0 und

Des weiteren ist erfindungsgemäß vorgesehen, daß 9 0 bezeichnet sind und Impulse enthalten, die im die Logikschaltung zur Erzeugung zweiter Impuls- wesentlichen an den Grenzen einer Bitzelle bzw. zwizüge »1« TRANS und »0« TRANS folgende Teile 60 sehen den Grenzen einer Bitzelle auftreten. Der Taktaufweist: einen Taktimpuls-Generator, der einen er- generator 20 umfaßt eine Taktquelle 22, die mit sten Zeittaktimpulszug B 0, der Impulse enthält, die einer Frequenz arbeitet, die der zweifachen Bitim wesentlichen an den Grenzen einer Bitzelle auf- Ratenfrequenz entspricht und die in beziig auf die treten, und einem zweiten Zeittaktimpulszug A 0 er- Übergänge der einlaufenden Daten synchronisiert zeugt, der Impulse enthält, die im wesentlichen zwi- 65 und phasenverschoben ist. Der Ausgang der Taktschen den Grenzen einer Bitzelle auftreten, und erste quelle 22 wird über ein NOR-Gatter 24 geführt, das und zweite Logik-Gatter-Einrichtungen, die auf den zur Pufferung und Entkopplung dient, und wird dem Ubergangsimpulszug TRANS ansprechen und durch Takteingang eines Verzögerungs- oder D-Flip-Flops

26 zugeführt. Das Flip-Flop 26 reagiert auf die Vor- zugeführt. Das Rip-Flop 46 wird durch die Vorderderflanke eines jeden Taktimpulses so, daß es dein flanke der Impulse des Zeittaktimpulszuges B0 jeweils an der Eingangsklemme D anliegenden Pegel getaktet. Der Spannungspegel an der Klemme D des auf seine Ausgangsklemme Q überträgt. Die Klein- Füp-Flops 46 folgt dem Impulszug TRG und liegt men 5 und D des Flip-Flops 26 sind miteinander 5 daher auf einem Logikpegel »1«, wenn in den coverbunden. Die Ausgangssignale an den Klemmen Q dierten Eingangsdaten kein Übergang auftritt. In ent- und 5 des Flip-F!ops 26 liefern den Zeitimpuls A0 sprechender Weise ist die Spannung an der Klemme Q und B0 mit Bit-Ratenfrequenz, wobei der Zeittakt- des Flip-Flops 46 auf einem Logik-Pegel »1« und i.mpulszugB0 dem Zeittaktimpulszug A 0 um 180° schaltet nur dann auf einen Logikpegel »0«, wenn an nachfolgt. Diese Phasenverschiebung der Taktimpulse io der Rückstellklemme ein Impuls des TftG-Impulsgewährleistet, daß sich die Zeittaktimpulszüge A 0 zuges auftritt. Die Klemme Q des Flip-Flops 46 bleibt und B0, wie in Fig. 2 dargestellt, auf beiden Seiten so lange auf einem Logikpegel »0«, bis die Vordereiner Bitzellengrenze bzw. auf beiden Seiten einer flanke des nächsten Impulses in dem Zeittaktimpuls-Bitzellenmitte auf dem Logikpegel »0« befinden. zugB0 wirksam wird. Das Ausgangssignal an der

Die codierten Eingangsdaten werden einer sowcihl 15 Klemme Q des Flip-Flops 46 wird durch ein NOR-auf steigende als auch auf fallende Flanken anspre- Gatter 50 invertiert und einem seriellen Schieberegichenden Eingangsstufe zugeführt, die im vorliegenden ster zugeführt, das mit dem Bezugszeichen R1 beBeispiel durch einen monostabilen Multivibrator zeichnet ist. Das Ausgangssignal des Gatters 50 ist realisiert ist, der mit dem Bezugszeichen 30 bezeich- in der F i g. 2 mit CLRCNT bezeichnet,
net ist und einen Übergangsimpulszug erzeugt, der ao Das Register R1 umfaßt eine Vielzahl von D-Flipin F i g. 2 mit TRANS bezeichnet ist und Impulse Flop-Stufen 1 bis n. In der dargestellten Ausfühaufweist, die Übergängen in den codierten Daten rungsform sind η = 8 Stufen vorhanden und mit entsprechen, die entweder von einem oberen auf FjF-I bis F/F-H bezeichnet. Die Funktion des Regieinen unteren Pegel oder von einem unteren auf sters R 1 besteht darin, die Anzahl der Bitzellen zwieinen oberen Pegel erfolgen können. Der Multivibra- as sehen Logikpegel-Übergängen in den codierten Dator 30 umfaßt eine Vielzahl von NOR-Gattern 30 α ten zu zählen. Die Klemme Q jeder der Stufen FIF-I bis 30 A. Das Gatter 30 g vergleicht den invertierten bis FIF-I ist mit der Klemme D der folgenden Stufe Datenausgang des Gatters 30 α mit den Daten, die verbunden. Die Stufe FIF-I des Registers R 1 wird durch die invertierenden Gatter 30 δ bis 3Od ver- durch die Vorderflanke der Impulse CLRCNT des zügen aiuU. De* Gatter 20/ vergliiehi ils Τ>ϊΐ«\ 3" R»h<"< *ft ae^irt um an der Klemme D von FIF-I die durch die Gatter 30 a und 30 & verzögert sind, einen Logikpegel »1« und an der Klemme 2 von mit den invertierten Daten, die durch die Gatter 30 α FIF-I einen Logikpegel »0« aufrechtzuerhalten. Die bis 30 e verzögert sind. Die Eingänge der Gatter 30 / Stufen FiF-ϊ bis F/r-8 de:· Register» Rl «erden und 30g liegen mit Ausnahme eines kurzen Zeit- durch die Vorderfianke dei Impulse des Impulszuges Intervalls, wenn in den codierten Eingangsdaten ge- 35 B0 geschiftet und werden durch die Vorderflanke rade ein Übergang erfolgt, auf entgegengesetzten Lo- des Ausgangssignals CLRCNT des Gatters 50 zugikpegeln. Die Eingänge des Gatters 3OA sind somit rückgesetzt, um einen Logikpegel »0« oder »1« an normalerweise auf einem Logikpegel »0«, außer ihren jeweiligen Klemmen Q und einen Logikpegel dann, wenn dieb« kurzen Zeitintervalle auftreten. So- »0« oder »1« an ihren jeweiligen Klemmen t? zu mit liegt der Auseang des Gatters 30 A normalerweise 40 führen. Wegen der mit dem Schalten des Flip-Flops auf einem Logikpegel »1«, schaltet aber immer dann 4ö und des Gaücib SS verbundenen Verzögerung für einen kurzen Zeitraum auf einen Logikpegel »0«, wird das Register R1 während der Anstiegsrianke wenn, wie in F i g. 2 dargestellt, in den codierten Da- des Impulses B 0, der unmittelbar auf einen Logikten ein Übergang auftritt. pegel-Übergang folgt, in dem zurückgesetzten

Das Impulszug-Ausgangssignal TRANS des Multi- 45 Zustand gehalten. Somit werden die Ausgangsklcm-

vibrators 30 geht an jeweüs einen Eingang der NOR- men 0 von F/F-2 bis F/r-8 der Reihe nach auf

Gaiter 32 und 34. Die anderen Eingänge der Gatter einen Logikpegel »0« geschiftet, wobei die Anzahl

32 und 34 sind sät den Zeittaktimpulszügen A 0 der geschifteten Stufen von der Anzahl der Buzeüen

bzw. BB belegt Folglich teüen ehe Gaüer 32 um! 34 zwischen Oberwagen is den codierten Daten abate Ausgangsinipulse des Multivibrators 30 in Im- s° hängt

pulse, die einem Paar von Logikpegeln »1« bzw. Ein allgemein rait R 2 bezeichnetes zweites seriel-

esaem Paar von Logikpegeln »0« entsprechen. Die !es Schieberegister umfaßt eine Vielzahl von D-Flip-

Ansgänge der Gatter 32 and 34 werden durch die Flop-Stufen 1 bis n. In der dargestellten Ausfüh-

NOR-Gatter 36 bzw. 38 invertiert, um Inipulszüge ruagsform sind π = 8 Stufen vorgesehen und diese zn , die in der Fig.2 jeweils ssii sl's= 35 Stales sad sal FIF-Io bh F/F-Λα bezeichnet. Der

TRANS and »(Ks* TRAKS bezeichnet sind. Die Im- Ausgang des Registers R 2 ist mit der Klemme D

poise in dem Impuiszug »l's« TRANS treten an den ernes Fiip-Fk>ps 52 verbunden, das an seiner

Bitzellengrenzen auf, während die Impulse in dem Klemme Q das NRZ-Datenausgamgssignal erzeugt.

it *0*s« TRANS in den Bäzeüenminen auf- Die FSp-Fiops F₁ ¹FIa Ms F/F-Ss werden b^

i d FHH 52 dh d Zh

ig pp

tretes. 60 wie das FHp-Hop 52 durch den Zehtaktimpulszug

Die Ausgangssignale der Gatter 32 and 34 gehen ß 0 geschiftet Die Stufen F/F-l α bis F/F-7 α haben

an die Τ5τ»£?π»ρ? eines NOR-Gatters 40, das einen ihre Klemmen β mit den Klemmen D der nachfol-Triggerenpulszog liefert, der im wesentlichen mit gtnden Stufen vtribuudea. Die Klemme D des Flip-

dem la^Joiszag TRANS identisefa und in der Fig. 2 Fiops F/F-ie ist mti der KleaHHcg des Flip-Fteps

mn TRG bezeichnet ist. Der Ausgang des Gatters 40 65 F/F-l des Registers R1 verbanden and wird somit

wird äter die NOR-Gatter 42 und 44 der Klemme D auf einem Logikpegel »0« gehalten. Die Stufen

CBKS Ffip-Ftops 46 imd über ein znsätdkches NOR- F/F-l α bis F/F-8e haben ihre SetzMemroen jeweils

Gaiter 48 der RutdsteOkiemme des FBp-Flops 46 mit NOR-Gattern 56 bis 70 verbunden.

7 8

Die NOR-Gatter 56 bis 70 sind mit einem Eingang »1«. Das Register R 1 wird durch die Vorderflanke jeweils mit der Klemme ¹Q der Stufen FIF-I bis F/F-8 des Impulses CLRCNT zurückgesetzt. Das Registei des Registers Rl verbunden. Der andere Eingang Rl wird durch Taktimpulse Bi) während BT3 unc der NOR-Gatter 56, 58, 62, 66 und 70 ist mit dem BT4 geschiftet, während das Register Al durch Ausgang des Gatters 36 verbunden. Der andere Ein- 5 Taktimpulse B 0 während BT 4 geschiftet wird, se gang der Gatter 60, 64 und 68 ist mit dem Ausgang daß zu Beginn von BT S das Register R 2 jeweils ir des Gatters 38 verbunden. Die Gatter 56, 58, 62, 66 den Stufen FIF-I α bis F/F-6a die Bitfolge 001111 und 70 setzen die Stufen FIF-Ia, FIF-Ia, FIF-Aa, enthält. Der in der Mitte von «Γ5 auftretende Im- FIF-6a und FIFSa unabhängig von dem vorher- puls »O's« TRANS beeinträchtigt den Zustand de; gehenden Zustand auf einen Logikpegel >1«, wenn ic Registers R 2 nicht, da die Gatter 60 und 64 durch an ihrem Eingang ein Impuls »l'j« TRANS zusam- einen Logikpegel »1« gesperrt sind, der an den Klemmen mit einem Logikpegel »0« von der Klemme 5 ^men U von F/F-3 und F/F-S des Registers R 1 auf· von FIF-I, FIF-2, F/F-4, F/F-6 bzw. F/F-8 des Re- tritt. Das Register R 1 wird durch die Vorderflankt gisters R 1 auftritt. In ähnlicher Weise setzen die des unmittelbar auf den Impuls »O's« TRANS folgen-Gatter 60, 64 und 68 die Stufen F/F-3 a, FIF-S α und 15 den Impulses CLRCNT gelöscht, und das Registei FIF-Ta unabhängig von ihrem vorhergehenden Zu- Rl wird durch die Vorderflanke der Impulse Bf stand auf einen Logikpegel »1«, wenn ihrem Eingang während BTS und BT6 geschiftet, so daß zu Beginr ein Impuls »O's« TRANS zusammen mit einem Lo- von BTl das Register R 2 in den Stufen F/F-l α bis gikpegel »0« von den Klemmen 5 von F/F-3, F/F-5 F/F-8 α die Bitfolge 00001111 enthält. Zu Beginr bzw. F/F-7 des Registers R1 zugeführt wird. ao von BTl setzt der Impuls »l's* TRANS F/F-l a unc

Die Arbeitsweise des in der Fig. 1 dargestellten FIF-Ia des Registers Rl auf einen Logikpegel

Decodierers wird nachfolgend unter Bezugnahme auf »1«. Das Register R 2 wird während BT1 und BTt

die Impulsdiagramme der Fig. 2 beschrieben, wobei geschiftet, so daß zu Beginn von BT9 das Registei

die codierten Eingangsdaten so dargestellt sind, daß R 2 in den Stufen F/F-l α bis F/F-8 α die Bitfolg« ihre Übergänge an den Grenzen der Bitzellen 1, 3, 7, as 00110011 enthält und die zwei vorhergehenden Da-

14 und 16 und in der Mitte der Bitzelle 5 auftreten. ten-Bits »11« aus dem Flip-Flop 52 herausgeschiftei

Somit liegen die codierten NRZ-Daten in der Form worden sind. Da während BT 9 bis BT13 kein«

llllOOllOlOlOlll vor. Der Multivibrator 30 er- Übergänge auftreten, enthält das Register Rl τχ

zeugt zu den angegebenen Zeiten als Folge dieser Beginn von BT14 in den Stufen F/F-2 bis F/F-8 di< Übergänge einen Imouls. Die Gatter 32 und 36 er- 30 Bitfolge 0000001, und das Register R 2 enthält ir

mitteln und invertieren die Impulse, die an der den Stufen/·//·-! α bis t/t-S α die Bittolge υυυυυυυι

Grenze einer Bitzelle auftreten und erzeugen den in Die NRZ-Daten, die bis zu diesem Zeitpunkt an dei

der Fig. 2 dargestellten Impulszug »l's* TRANS. KlemmeQ des Πίρ-Ηορε 52 Engekoinmen sind

Die Gatter 34 und 38 ermitteln und invertieren die sind 1 HlOOl. Wenn der Impuls »1« TRANS zv Impulse, die in dem Übergangsimpulszug in der 35 Beginn von BT14 auftritt, werden die Stufen F/F-l a

Mitte einer Bitzelle auftreten und erzeugen den in FIF-Ia, F/F-4 α und F/F-6 α auf einen Logikpege

der Fig. 2 dargestellten Impulszug »O'j« TRANS. "1" gesetzt, da die Gatter 56, 58, 62 und 66 durch

Die Klemmen 5 von F/F-l und F/F-2 des Regi- den Logikpegel "0" angesteuert sind, der an der sters R1 sind zu dem Zeitpunkt, zu dem der Impuls Klemmen 5 von F/F-l, F/F-2, F/F-4 und F/F-6 des des Impulszuges «1> TRANS an den Gattern 56 40 Registers R 1 anliegt. Das Register R 2 enthält jetzi und 5b empfangen wird, auf ciiici.. Logikpcgd-G;, in den Stufen F/F-l α bis F/F-»a die Bitfoi« so daß die Flip-Flops F/F-l α und F/F-2 α des Re- 11010101. Das Register Rl wird durch die Angisters Λ 2 zu Beginn einer Bitzellenzeit (BT) 1 auf Stiegsflanke des Impulses CLRCNT in BT14 geeinen Logikpegel »1« gesetzt werden. Der Impuls löscht, und das Register R 2 wird durch die Vorder-7"AG an der Rückstellklemme des Flip-Flops 46 45 flanke des Zeittaktinipulses B 0 in BT14 und BT If schaltet den Ausgang des Gatters 50 auf einen Logik- nochmals geschiftet. Zu Beginn von BT16 setzt dei pegel »1«, um die Flip-Flops F/F-2 bis F/F-8 zurück- Impuls " 1 's" TRANS die Stufen F/F-l α und F/F-2 c zusetzen, wodurch ein Logikpegel »1« auf die ent- auf einen Logikpcgel "i", und das Register R 2 wire sprechenden Kiesüaea g ge#cbra «-ird. Die Vorder- ement gesdrftet. Wenn das Register R 2 wanrtnt flanke der Impulse in dem Zeittaktimpulszug B0 So BT16 geschiftet ist, sind die NRZ-Daten, die an dei schiftet das Register Rl während BTl und BTl Klemme Q des Flip-Flops 52 bis zu diesem Zeitpunfc derart, daß zu Beginn von BT3 das Register R 2 die vorgelegen haben, die Daten 1111001101, und es isi Bitfolge 0011 in den entsprechenden Flip-Flops offensichtlich, daß die verbleibenden decodierten Da-F/F-l α bis F'F-4a enthalt Die Vorderflanken der ten im Takt herausgeschiftet werden.
Impuls in dem Zeiüaktia^ulszsg 50 schifte« a«Ber- 55 Aus der obigen Beschreibung geht hervor dal dem die Stufen F/F-2 bis F/F-8 des Registers R1. die entsprechenden Paare von Logikpegeln 1 unc Auf Grund der Verzögerungen des Rip-Flops 46 die entsprechenden Paare von Logikpegeln "0" abge und des Gatters 50 ist während BTl jedoch der tastet und in dem Regster R 2 gespeichert werden Impuls CLRCNT an den Löschkleaunen der Fip- and daß die nicht paarweise zwischen den Überean-Flops F/F-2 bis F/F-8 vorhanden, so daß das Re- 60 gen auftretenden Impulse in dem Register R 2 untei gister Rl während BTl nicht geschiftet wrd. Za Kontrolle des Registers R 1 gespeichert werden, wo-BeginH von BT 3 setzt das Impulsausgangssignal bei die Folge der nicht paarweise auftretenden Im- »l's« TRANS des Gatters 36 die Flip-Flops F/F-l α pulse durch den Zustand des zweiten von zwei abge- und F/F-2fl des Registers R 2 auf einen Logikpcgel tasteten aufeinanderfolge™^ Paar- bestaunt wird

Hierzu 2 Blatt Zeichnungen

Claims (7)

1. Patentansprüche:

   1» Codeumsetzer, der eine Codierung, welche *ejn Paar vos Logikpegeln »1« durch Übergänge am Beginn einer Bitzelle und ein Paar von Logikpegeln »0« durch Übergänge zwischen den Bitzellen darstellt, in die NSZrSchrepiweise nmsetzL dadurch gekennzeichnet, daß die umzusetzende Bitfolge über eine die Pegelübergänge ία dieser Bitlolge in Impuls umsetzende Eingangsstufe (30) an eine Logikschaluuig (20, 32, 34, 36, 38J zur Urzeugung zweier Impulszuge (»1« bzw. »0« TRANS) angelegt ist, deren Impalse die Paare von Logjkpegeln »1« bzw. »0« dar- *5 stellenden Übergänge wiedergeben, daß ein n-stuBges Schieberegister (R 2) vorgesehen ist, dessen Eingang zur ersten Stufe auf dem Logikpegel >0< liegt und mit einer Registersteuerschaltung (R 1, 56, 58, 60, 62, 64, 66, 68, 70) mit »o folgenden Eigenschaften verbunden ist:

   Sie ist an die Logikschaltung (20, 32, 34, 36, 38) angeschlossen und stellt als Funktion eines Impulses des ersten Impulszuges (»1« _a5 TRANS) die erste und zweite Stufe des Schieberegisters (R 2) auf den Logikpegel »1«;

   sie stellt als Funktion eines Impulses des ersten Impuls2.uges (»1« TRANS) die geraden Stufen des Schieberegisters (R 2) von der vierten Stufe bis zur η-ten Stufe auf den Logikpegel »l«ein;

   sie stellt die ungeraden Stufen des Schieberegisters (Λ2) von der dritten bis zu der (w-l)-ten Stufe als Funktion eines Impulses aus dem zweiten Impulszug (»0« TRANS) auf den Logikpegel »1« ein;

   und daß die Anzahl (n) der Stufen des Schieberegisters (R 2) in Abhängigkeit von der Anzahl der Bitzellen zwischen aufeinanderfolgenden Impulsen der beiden Impulszüge einstellbar ist.
2. 2. Codeumsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die die Pegelübergänge der Eingangsbitfolge in Impulse umsetzende Eingangsstufe von einem monostabilen Multivibrator (30) gebildet wird, der sowohl durch die steigenden als auch durch die fallenden Flanken der Eingangsimpulse getriggert wird und einen Übergangsimpulszug (TRANS) entwickelt, der Impulse enthält, die den Übergängen in der codierten Eingangs-Bhfolge entsprechen.
3. 3. Codeumsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung (20, 32, 34, 36, 38) zur Erzeugung zweier Impulszüge (»1« TRANS und »0* TRANS) folgende Teile aufweist: einen Taktimpulsgenerator (20), der einen ersten Zeittaktimpulszug (ß 0), der Impulse enthält, die im wesentlichen an den Grenzen einer Bitzelle auftreten, und einen zweiten Zeittaktimpulszug (A 0) erzeugt, der Impulse enthält, die im wesentlichen zwischen den Grenzen einer Bittelle auftreten, und erste (32, 36) und zweite (34, 38) Logikgatter-Einrichtungen, die auf den ersten Übergangsimpulszug (TRANS) ansprechen und durch den ersten (B 0) bzw. den zweiten (A 0) Zeittaktimpulszug so angesteuert werden, daß sie einen ersten Impulszug (»1« TRANS), der Impulse enthält, die ein Paar von Logikpegeln »Ic in der JSngangs-Bhtolge darstellen, und einen zweiten Impulszug (»0« TRANS) erzeugen, der Impulse enÄält, dje ein Paar von Logikpegeln »0« in der Eiagangs-Bitfolge darstellen.
4. 4. Codeumsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Registersteuerschaltung (R 1, 56, 58, 60, 62, 64, 66, 68, 70) folgende Teile aufweist: zwei Logik-Gatter (56, 58), die mit den Stufen 1 bzw. 2 des Schieberegisters (R 2) verbunden sind und als Funktion eines Impulses des ersten Impulszuges (»1« TRANS) die erste und zweite Stufe des Schieberegisters (R2) auf den Logikpegel »1« setzen, π-2-Logik-Gatter (60, 62, 64, 66, 68, 70), die jeweils mit einer der Stufen 3, 4, 5, 6, ... η des Schieberegisters (R 2) verbunden sind, und ein zweites Schieberegister (R I), das durch den ersten Zeittaktimpulszug (B 0) derart gesteuert ist, daß es die Anzahl der Bitzellen in der codierten Eingangs-Bitfolge zählt, und das die n-2-Logik-Gatter (60, ü2, 64, 66, 68, TS) nacheinander so ansteuert, daß die Anzahl der angesteuerten Logik-Gatter von der Anzahl der gezählten Bitzellen abhängt, wobei die Logik-Gatter (62, 66, 70), die mit den Stufen 4, 6 ... η des Schieberegisters (R 2) verbunden sind, im Ansteuerungsfall auf den ersten Impulszug (»1« TRANS) ansprechen und die Logik-Gatter (60, 64, 68), die mit den Stufen 3., 5, ... η -1 des Schieberegisters (R 2) verbunden sind, im Ansteuerungsfal! auf den zweiten Impulszug (»0« TRANS) ansprechen.
5. 5. Codeumsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die M-2-Logik-Gatter (66, 62, 64, 66, 68, 70) logische NOR-Gatter sind.
6. 6. Codeumsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das zweite Schieberegister (R 1) 1 bis η in Serie geschaltete Verzögerungs-Flip-Flops (FIF-I bis FIFS) aufweist.
7. 7. Codeumsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede Stufe (FIF-Ia bis FIFSa) des Schieberegisters (R 2) ein Verzögerungs-Flip-Flop ist.