DE2154025A1 - Binäres Speicherelement - Google Patents

Binäres Speicherelement

Info

Publication number
DE2154025A1
DE2154025A1 DE19712154025 DE2154025A DE2154025A1 DE 2154025 A1 DE2154025 A1 DE 2154025A1 DE 19712154025 DE19712154025 DE 19712154025 DE 2154025 A DE2154025 A DE 2154025A DE 2154025 A1 DE2154025 A1 DE 2154025A1
Authority
DE
Germany
Prior art keywords
transistors
flip
flop
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712154025
Other languages
English (en)
Other versions
DE2154025B2 (de
DE2154025C3 (de
Inventor
George Corbin Kettering Ohio Lockwood (V.StA.). P GlIc 13-04
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2154025A1 publication Critical patent/DE2154025A1/de
Publication of DE2154025B2 publication Critical patent/DE2154025B2/de
Application granted granted Critical
Publication of DE2154025C3 publication Critical patent/DE2154025C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Shift Register Type Memory (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Description

Die Erfindung betrifft ein binäres Speicherelement.
Es sind bereits binäre Speicherelemente bekannt, in denen jeweils ein Feldeffekttransistor mit isolierter Gate-Elektrode und veränderbarem Schwellwert verwendet wird. Ein Feldeffekttransistor mit isolierter Gate-Elektrode und veränderbarem Schwellwert ist ein Halbleiterelement aus einem Halbleitermaterial mit einer ersten Leitfähigkeit, in dem zwei voneinander beabstandete Bereiche von einer zweiten Leitfähigkeit vorgesehen sind, die als Source- und Drain-Elektrode bezeichnet werden. Das Halbleitersubstrat wird von einer Isolationsschicht bedeckt, auf die eine aus leitendem Material bestehende Elektrode aufgebracht wird. Diese Elektrode wird Gate-Elektrode genannt. Der Transistor kann einen von zwei stabilen Zuständen annehmen, die durch unterschiedliche Schwellwörte definiert sind. Unter Schwellwert soll hier die Spannung verstanden werden, die an die Gate-Elektrode angelegt werden muß, um in dem Halbleitersubstrat einen leitenden Kanal zwischen der Source- und der Drain-Elektrode herzustellen. Unter Stabilität der Schwellwertzustände soll hier verstanden werden, daß die Schwellwerte sich nicht mit einer Geschwindigkeit verändern, die mit der elektronischen Schaltgeschwindigkeit des Transistors vergleichbar sind. In der Praxis sind diese Schwellwertzustände über mehrere Monate hindurch konstant und meßbar.
Es ist die Aufgabe der Erfindung ein binäres Speicherelement aufzuzeigen, daß sehr stabil ist.
Die Erfindung ist gekennzeichnet, durch
25.10.1971 209821/0893
BAD ORIGINAL
einen ersten und einen zweiten variablen Schwellwertpegel aufweisenden Feldeffekttransistor und durch eine Schreibschaltung, durch die einer der Transistoren einen anderen Schwellwertpegel annimmt, wobei der binäre Schaltungszustand des Speicherelementes durch eine Leseschaltung abgefragt wird, in dem eine sich kontinuierlich ändernde Spannung an die Gate-Elektroden der beiden Transistoren angelegt wird, und wobei ein Abtastkreis mit den Source-Drain-Strecken der beiden Transistoren so verbunden wird, daß in Abhängigkeit von der sich kontinuierlich ändernden Lesespannung festgestellt wird, welcher der beiden Transistoren zuerst leitend wird.
In einem Speicherelement gemäß der Erfindung kann der Zustand der Schaltung durch Abfragen des relativen Schwellwertpegels von zwei Transistoren besser und schneller festgestellt werden, als bei einem Speicherelement mit einem Transistor, bei dem der absolute Schwellwertpegel festgestellt werden muß. Die erfindungsgemäße Speicheranordnung ist sehr stabil und die Speicherfähigkeit kann langer als ein Jahr sein.
Ein Ausführungsbeispiel der Erfindung wird im
folgenden anhand von Figuren im einzelnen erläutert. In diesen zeigt:
Fig. 1 ein Schaltbild des Speicherelements nach der Erfindung;
Fig. 2 ein Impulsdiagramm für die Schaltung nach Fig. 1; und
Fig. 3 ein Speicher aus mehreren des in Fig. 1 dargestellten Speicherelementes.
In Fig. 1 ist die Speicherschaltung mit dem Speicherelement 5 dargestellt. Die Drain-Elektrode 31 eines Transistors 32 mit veränderbarem Schwellwertpegel, der als MNOS (Metall-Siliziumnitrid-Siliziumdioxid-Silizium) Transistor mit einem p-Kanal aufgebaut ist,/mit der Source-Elektrode 19 eines MOS-(Metall-Siliziumoxid-Silizium) Transistors 65 verbunden. In der gleichen Weise ist die Drain-Elektrode 39 eines Transistors 36 vom gleichen Aufbau wie der Transistor 32 mit der Source-Elektrode 24 eines Transistors 69 vom gleichen Aufbau wie der Transistor 65 verbunden. Die Drain-Elektroden 22 und 26 und die Gate-Elektroden der Transistoren 65 und
209821 /0893
2 S. 10. 1971 BAD ORIGINAL
·- ο —
liegen über eine Leitung 64 an -24 Volt. Die Leitung 64 ist mit einer Spannungsquelle 28 verbunden. Die Source-Elektroden und 35 der Transistoren 32 und 36 sind mit Verbindungspunkten 23 und 25 eines Lese- und Schreibkreises aus einer Flip-Flop-Schaltung 20 verbunden. Das Flip-Flop 20 besteht aus einem rechten Teil 74 und einem linken Teil 73. Die Gate-Elektroden 33 und 37 der Transistoren 32 und 36 sind über einen Schalter 54 mit einem Kreis 55 verbunden, der einen Widerstand und einen Kondensator enthält. Eine kontinuierlich ansteigende negative Gate-Spannung wird durch den Kreis 55 über den Schalter 54 an die MNOS-Transistoren 32 und 36 angelegt. Diese Transistoren werden dadurch eingeschaltet. Sie hatten, bevor sie in ihren leitenden Zustand geschaltet wurden einen kleinex'en, d.h. weniger negativen Schwellwert. Die Drain-Elektroden 7 und 4 und die Gate-Elektroden der MOS-Ladetransistoren 12 und 14 des Flip-Flops 20 sind mit der Spannungsquelle 28 über eine Leitung 60 verbunden. Die Source-Elektroden 8 und 6 sind mit den Verbindungspunkten 23 und 25 verbunden.
Wenn der MNOS-Transistor 32 einen kleineren Schwellwertpegel aufweist,(z.B. -2 Volt) besitzt der MNOS-Transistor 36 einen höheren Schwellwert (z.B. -6 Volt). Durch diese Konfiguration kann z.B. der "1" Zustand des Speicherelements 5 definiert werden. Der MNOS-Transistor 32 leitet Elektronen von der Drain-Elektrode 31 zur Source-Elektrode 30, wenn -2 Volt in bezug auf die Source-Elektrode 30 an die Gate-Elektrode 33 angelegt werden. Die Leitfähigkeit kommt dadurch zustande, daß Elektronen in der Siliziunmitrid-Siliziumoxid-Isolationsschicht, bzw. zwischen diesen beiden Schichten gespeichert werden.
Der MNOS-Transistor 36 leitet keine Elektronen von der Drainwenn Elektrode 39 zur Source-Elektrode 35/bis -6 Volt an seine Gate-Elektrode 37 angelegt werden, da zu wenig Elektronen in der Siliziumnitrid-Siliziumoxid Isolationsschicht vorhanden sind. Bei den MNOS-Transistoren 32 und 36 ist jeweils das Substrat mit Masse verbunden. Durch die im MNOS-Transistor vorhandenen Elektronen entsteht zwischen der Source- und der Drain-Elektrode ein p-Kanal.
Jeder der MNOS-Transistoren 32 und 36 besitzt eine etwa 30 Λ dicke Siliziumoxidschicht und eine 1000 A
209821/0893
25.10.1971
BAD ORIGINAL
dicke Siliziumnitridschicht. Somit kann die negative Ladung in die Siliziumdioxid-Siliziumnitrid-Zwischenschicht gelangen. Die negative Ladung in der Siliziumdioxid-Siliziumnitrid-Zwischenschicht bewirkt eine Erhöhung des Schwellwertpegels in negative Richtung, wodurch eine Information in einem MNOS-Transistor gespeichert werden kann.
An die Stelle der MNOS-Transistoren 32 und 36 können auch MAOS-Transistoren verwendet werden. Ein MAOS-Transistor besteht aus einer Gate-Elektrode aus Metall, einer dicken Aluminiumoxidisolationsschicht, einer dünnen Siliziumoxidisolationsschicht und einem Siliziumsubstrat. Die Ladung wird zwischen der Aluminiumoxidschicht und der Siliziumoxid-
" schicht gespeichert, wobei der Schwellwertpegel eines MAOS-Transistors kleiner wird, wenn die negative Ladung größer wird. Anstelle der Aluminiumoxidschicht können auch andere geeignete Isolationsschichten verwendet werden, um einen Feldeffekttransistor mit variablem Schwellwert zu erzeugen.
Das Speicherelement 5inFig. 1 soll nun mit Hilfe des Impulsdiagramms in Fig. 2 beschrieben werden. Um den Zustand des Speicherelements 5 abzufragen, wird der Schalter zum Zeitpunkt II (Fig. 2) geschlossen, wodurch die Spannung auf der Leitung 68 in Fig. 1 mit einer Geschwindigkeit von 24 Volt pro Mikrosekunde negativer wird. Die Spannung an der Gate-Elektrode 33 des MNOS-Transistors 32 wird zum Zeitpunkt III -2 Volt. Der Transistor 32 beginnt nun zu leiten, wobei an seiner Source-Elektrode 30 eine negative Spannung ansteht. Der MNOS-Transistor 36 bleibt gesperrt, bis die Spannung auf der Leitung 68 -6 Volt erreicht. Die Source-Elektrode 35 wird erst negativer, wenn die Spannung an der Gate-Elektrode 37 des MNOS-Transistors 36 -6 Volt zum Zeitpunkt III erreicht. Dadurch wird der Verbindungspunkt 25 Massepotential annehmen und das Flip-Flop 20 gesetzt werden. Der MOS-Transistor 18 wird über die Leitung 70 leitend, wenn der MNOS-Transistor 32 in seinen leitenden Zustand geschaltet wird. Der Verbindungspunkt 23 an dem Flip-Flop 20 wird durch den MNOS-Transistor 32 -4 Volt annehmen. Die Source-Elektrode 92 und.die Drain-Elektrode 94 des MOS-Transistors 18 sind mit Massepotential verbunden. Die Gate-Elektrode 90 liegt
25.10.197! 209821/0893 BAD OR1GINAL
an -4 Volt.
Zum Zeitpunkt III wurden -2 Volt an die Gate-Elektrode 33 angelegt. Der MNOS-Transistor 32 liefert Elektronen von seiner Drain-Elektrode 31 zum Verbindungspunkt 23 des Flip-Flops 20. Das Flip-Flop 20 ist auf seinen "1" Zustand gesetzt, so daß am !Verbindungspunkt 23 früher eine negative Spannung entsteht als am Verbindungspunkt 25. Am Verbindungspunkt 23 entsteht früher eine negative Spannung als am Verbindungspunkt 25, da der MNOS-Transistor 32 früher zu leitend beginnt als der MNOS-Transistor 36. Durch Anlegen von 24 Volt an die Leitung 60 über einen Schalter 152 wird das Flip-Flop 20 in seinen "1" Zustand gesetzt. Wenn somit im Speicherelement 5 eine "1" gespeichert ist, wird diese beim Auslesen in das Flip-Flop 20 eingeschoben. Diese Information kann dann von dem Flip-Flop 20 in einem Computer weiterverarbeitet, bzw. über eine Leitung 72 und Klemmen 49 und 48 einem Computer zugeführt werden. Das Flip-Flop 20 eignet sich besonders zum Auslesen der in dem Speicherelement 5 gespeicherten Information. Es können selbstverständlich auch andere Leseschaltungen anstelle des Flip-Flops 20 verwendet werden.
Mit dem Flip-Flop 20 kann die im Speicherelement 5 gespeicherte Information durch Abfragen der verschiedenen Schwellwertpegel der MNOS-Transistoren 32 und 36 abgefragt werden. Dabei braucht der Schwellwertunterschied zwischen den beiden Transistoren nur die Bruchteile eines Volts betragen. Dadurch kann die im Speicherelement 5 gespeicherte Information über ein Jahr festgehalten werden. Wie bereits vorangehend beschrieben, erfolgt das Abfragen des Speicherelementes 5 durch Messen der Schwellwertpegeldifferenz der beiden Transistoren 32 und 36. Eine derartige Abfrage kann wesentlich schneller als die Abfrage des absoluten Schwellwertpegels durchgeführt werden.
Um den Wert "0" einzuspeichern, muß der Schwellwertpegel des MNOS-Transistors 36 kleiner gemacht werden (-2 Volt) und der Schwellwertpegel des MNOS-Transistors 32 größer.(-6 Volt) wie zur Zeit IV angedeutet. Mit Hilfe des Flip-Flops 20 wird das Speicherelement 5 zum Zeitpunkt V 25.10.1971 209821/0893
in den "O" Zustand gesetzt und zum Zeitpunkt VIII wird dieser Zustand abgefragt. Der MNOS-Transistor 36 wird jetzt früher leitend als der MNOS-Transistor 32. Im MNOS-Transistor 36 befindet sich nun eine Ladung, während im MNOS-Transistor 32Ceine Ladung vorhanden ist.
Im folgenden wird die Abfrage des Speicherelementes 5 beschrieben, wenn in diesem eine "O" gespeichert ist. Zur Zeit VI wird die Spannung an den Gate-Elektroden 33 und 37 mit einer Geschwindigkeit von 24 Volt pro Mikrosekunde negativer. Zur Zeit VII wird der Transistor 36 vor dem Transistor 32 leitend. Zur Zeit VII steht an der Source-Elektrode 35 des Transistors 36 eine negative Spannung an. Die Gate-Elektrode 80 des MOS-Transistors 16 ist jetzt mit -4 Volt beaufschlagt. Somit wird der MOS-Transistor 16 des Flip-Flops 20 über die Leitung 71 zur Zeit VII leitend. Da der MOS-Transistor 16 leitend ist und an seiner Source-Elektrode 82 Massepotential liegt, liegt auch seine Drain-Elektrode 84 zur Zeit VlT/ Masse. Am Verbindungspunkt 23 liegen somit zur Zeit VII Massepotential. Da die Gate-Elektrode 90 des MOS-Transistors 18 mit dem Verbindungspunkt 23 verbunden ist, wird die Gate-Elektrode 9O über die Leitung 70 zur Zeit VII auf Masse gehalten. Der MOS-Transistor 18 ist zur Zeit VII gesperrt. Das Flip-Flop 2O befindet sich somit in seinem "0" Zustand. Der MNOS-Transistor 32 wird nun eingeschaltet. Da jedoch das Flip-Flop 2O bereits in seinen "O" Zustand gesetzt wurde, hat dies auf das Flip-Flop 2O keinen Einfluß mehr.
Die Transistoren 65 und 69 in Fig. 1 sind MOS-Ladetransistoren mit einem p-Kanal. Die Transistoren 65 und werden zusammen mit dem Flip-Flop 20 für den Einschreibevorgang in das Speicherelement zur Zeit I und V verwendet. Wie aus Fig. 1 ersichtlichyist die Source-Elektrode 19 des MOS-Transistors 65 mit der Drain-Elektrode 31 des MNOS-Transistors 32 verbunden. Die Source-Elektrode 24 des MOS-Transistors ist mit der Drain-Elektrode 39 des MNOS-Transistors 36 verbunden. Sind die Drain-Elektrode 22 und die Drain-Elektrode der MOS-Transistoren 65 und 69 sind «it der Leitung 64 ver-
25.io.i97i 209821/0893
bunden, an der -24 Volt anliegen. Zur Zeit I wird das Flip-Flop 20 in seinen "1" Zustand gesetzt, in dem an die Anschlußklemme 49 über die Anschlußklemme 50 und den geschlossenen Schalter 152 Masse angelegt wird. Die Source-Elektrode 24 des MOS-Transistors 69 und die Drain-Elektrode 39 des MNOS-Transistors 36 sind mit -2,5 Volt beaufschlag. An dem Verbindungspunkt 25 liegen 0 Volt und an dem Verbindungspunkt 23 -24 Volt, da der Schalter 152 geschlossen ist. Das Flip-Flop 20 befindet sich nun in seinem Anfangszeichen "1" Zustand, wodurch das Speicherelement 5 kurz nach der Zeit I ebenfalls in seinen "1" Zustand geschaltet wird. Das Speicherelement 5 wird in seinen "1" Zustand geschaltet, in dem an die Gate-Elektroden 33 und 37 der MNOS-Transistoren 32 und 36 -30 Volt von einer Batterie 42 über einen Schalter 45 zur Zeit I angelegt werden. Der Schalter 45 wird nach einer Millisekunde wieder geöffnet.
An der Anschlußklemme 49 und somit am Verbindungspunkt 25 liegen -24 Volt, die über, den Anschlußpunkt 51 zugeführt wurden, wodurch das Flip-Flop 20 in seinen "0" Zustand zur Zeit V gesetzt wird. Der Schalter 152 wird geschlossen. Die Source-Elektrode 19 des MOS-Transistors 65 und die Drain-Elektrode 31 des MNOS-Transistors 32 sind mit -2,5 Volt beaufschlagt. Auf der Leitung 68 erscheinen -30 Volt, wenn der Schalter 45 nach der Zeit V geschlossen wird, so daß das Speicherelement 5 in den "0" Zustand gesetzt wird. Das Flip-Flop 20 wird zur Zeit V in den "0" Zustand gesetzt, um in das Speicherelement 5 nach der Zeit V das Speicherelement 5 in den "0" Zustand zu setzen.
Das Speicherelement 5 in dem zur Zeit III eine "1" eingeschrieben wurde, kann zur Zeit VI durch Anlegen von +30 Volt von einer Batterie 78 an die Gate-Elektroden 33 und 37 der MNOS-Transistoren 32 und 36 über einen Schalter gelöscht werden. Das Substrat der MNOS-Transistoren 32 und liegt an Masse. Die Elektronen in dem Siliziumsubstrat in der Nähe der Siliziumnitridschicht im MNOS-Transistor 36 werden zur Zeit IV in die Siliziumnitrid-Siliziumoxid-Zwischenschicht befördert. Der Schwellwertpegel des MNOS-Transistors 36
25.10.1971
209821/0893
— ο —
wechselt dadurch von -6 Volt auf -2 Volt zur Zeit IV. Der Schwellwertpegel des Transistors 32 bleibt dagegen zur Zeit IV bei -2 Volt, da in der Siliziumnitrid-Siliziumoxid-Zwischenschicht bereits genügend Elektronen vorhanden sind. In den Transistoren 32 und 36 ist somit zur Zeit IV eine negative Ladung vorhanden, durch die die Information im Speicherelement 5 gelöscht werden kann.
Die MOS-Transistoren 65 und 69 haben einen Innenwiderstand von 100.000 0hm und die MNOS-Transistoren 32 und 5.000 0hm. Die Drain-Elektrode 31 oder 39 weist ein nahe bei Masse liegendes Potential auf, wenn der ihr zugeordnete Transistor leitend ist und die zugehörige Source-Elektrode an Masse liegt. Somit können 30 Volt Spannungsdifferenz zwischen der Gate-Elektrode 37 und den Source- und Drain-Elektroden 35 und 39 der Transistoren 36 nach der Zeit I auftreten. Der Transistor 36 bekommt kurz nach der Zeit I einen negativeren Schwellwertpegel, da seine Source-Elektrode zur Zeit I mit Masse verbunden wird.
Die Source-Elektrode 30 des Transistors 32 wird zur Zeit V mit "0" Volt und die Gate-Elektrode 33 mit -30 Volt beaufschlagt. Dadurch fließt kurz nach der Zeit V ein Strom von dem Transistor 32 über den Transistor 65. An der Drain-Elektrode 31 des Transistors 32 liegen -2,5 Volt, da die Drain-Elektrode 22 des MOS-Transistors 65 mit -24 Volt verbunden ist. Durch den Abzug von Elektronen aus der Siliziumnitrid-Siliziumoxid-Zwischenschicht des MNOS-Transistors 32 kurz nach der Zeit V wechselt der Schwellwertpegel von -2 Volt auf -6 Volt. Somit wird während einer Leseoperation zur Zeit VI eine erhöhte negative Schaltspannung mit der Gate-Elektrode 33 und der Gate-Elektrode 37 über die Leitung 68 zugeführt, so daß der MNOS-Transistor 36 bei -2 Volt eingeschaltet wird und der MNOS-Transistor 32 erst bei -6 Volt eingeschaltet wird.
In Fig. 3 ist eine Matrix 160 aus Speicherelementen 5a, 5b, 5c und 5d dargestellt. Die Gate-Elektroden 33 und 37 der einzelnen Speicherelemente sind mit einem Kreis 55 über entsprechende Auswahlschalter 128, 134, 77 und 54 verbunden. Eine ausgewählte Spalte von Source-Elektroden 30 und 35 wird mit dem Flip-Flop 20 über Spaltenauswahl-MOS-Transistoren
25.10.1971 209821/0893
und 126 oder 130 und 132 mit Hilfe des Schalters 134 über die Leitungen 125 und 131 verbunden, um Informationen in bestimmte der Speicherelemente in der Matrix 160 einzuschreiben oder zu lesen. Die Drain-Elektroden 31 und 39 der Speicherelemente 5a, 5b, 5c und 5d sind mit den Transistoren 65 und verbunden, die wiederum an -24 Volt von einer Batterie 28 über eine Leitung 64 liegen. Die Spaltenwähltransistoren 124, 126, 130 und 134 sind mit dem Flip-Flop 20 verbunden. Mit Hilfe des Flip-Flops 20 können die Informationen aus den einzelnen Speicherelementen in der Matrix 160 ausgelesen werden. Dieses Flip-Flop wird auch zum Einschreiben von neuen Informationen verwendet.
Die Gate-Elektroden der Spaltenwähltransistoren 124, 126 und 130, 132 sind mit dem Spaltenwählkreis 135 verbunden. Mit Hilfe dieses Kreises können bestimmte der Elemente in der Matrix 160 angewählt werden. Außerdem dient zur Auswahl von Speicherelementen der Zeilenauswahlschalter 128 mit variabler Schaltspannung.
Die Speichermatrix 160 kann somit als Festwertbzw. Halbfestwertspeicher (read only memory) verwendet werden. In der in Fig. 3 dargestellten Matrix können somit vier Bits gespeichert werden. Das Auslesen, der in einem Speicherelement 5 in Fig. 3 gespeicherten Information erfolgt in der gleichen Weise, wie im Zusammenhang mit dem Speicherelement in Fig. 1 beschrieben wurde. Das Lesen, Schreiben und Löschen in einem Speicherelement erfolgt auf die gleiche Weise, wie bereits im Zusammenhang mit dem Impulsdiagramm in Fig. 2 beschrieben wurde. Der Speicher nach Fig. 3 kann auch als Arbeitsspeicher mit wahlfreiem Zugriff verwendet werden. Der Lese-, Schreib-Schalter 142 wird zum Lesen von Informationen aus einem ausgewählten Speicherelement zusammen mit dem Flip-Flop 20 verwendet und ebenfalls für das Einschreiben von neuen Informationen.
Wenn ein "0" Bit in ein ausgewähltes Speicherelement der Matrix 160 eingeschrieben werden soll, wird zuerst das Flip-Flop 20 in den "0" Zustand gesetzt. Dies geschieht intern -24 Volt über die Leitung 72 und den Schalter 142 an
25.10.1971
209821/0893
den Verbindungspunkt 25 angelegt werden. Der Schalter 152 wird dann geschlossen, so daß das Flip-Flop 20 in den "0" Zustand gesetzt wird. Der Schalter 142 wird dann in die Schreibposition gebracht, wenn das Flip-Flop 20 sich im "0" Zustand befindet, stehen am Verbindungspunkt 25 -24 Volt und am Verbindungspunkt "23" Massepotential. Über den geschlossen Schalter 152 werden 24 Volt an die Leitung 60 und somit an das Flip-Flop angelegt.
Anschließend wird die linke Spalte in der Matrix 116 durch Schließen des Schalters 134 nach rechts ausgewählt. -30 Volt werden über die Schalter 77 und 128 durch Schließen des Schalter 45 an die Leitung 47 angelegt. Das Speicherelement * 5a der Matrix 160 wird in den "0" Zustand gebracht, in dem -30 Volt von der Batterie 42 über den Schalter 45 angelegt werden.
Wird dagegen ein "1" Bit in das Speicherelement 5a eingeschrieben, muß zuerst das Flip-Flop 20 in den "1" Zustand gebracht werden. Am Verbindungspunkt 25 bleibt zunächst Massepotential über dem Schalter 142 erhalten, dann werden -24 Volt angelegt. Durch Schließen des Schalters 152 wird das Flip-Flop 20 in den "1" Zustand gesetzt. Anschließend wird die Speicherzelle 5a, die auch bei Spannungsausfall eine dauerhafte Informationsspeicherung gewährleistet, auf den "1" Zustand durch Schließen des Schalters 45 gesetzt Das Flip-Flop 20 wird durch Öffnen des Schalters 152 und durch kurzzeitiges Schließen gelöscht.
Eine Spalte von Speicherelementen wird zuerst mit Hilfe des Schalters 134 zum Ansteuern eines bestimmten Speicherelementes ausgewählt. Das Speicherelement 5d wurde zuvor in den "1" Zustand gesetzt. Die rechte Spalte der Matrix 160 wird durch Schließen des Schalters 134 nach rechts zum Ansteuern des Speicherelementes 5d ausgewählt. Wenn der Schalter 45 geöffnet wird, wird der Schalter 54 geschlossen, wodurch eine erhöhte negative Spannung an die Gate-Elektroden des Speicherelementes 5d angelegt wird. Das zuvor gelöschte Flip-Flop 20 wird in den "1" Zustand durch das Speicherelement 5d gesetzt. Durch Schließen des Schalters 152 kann das Flip-Flop 20 ebenfalls in den "1" Zustand gesetzt werden. Der Schalter
25.10.1971 209821/0893
ist in der Leseposition. Massepotential auf der Leitung 72 zeigt an, daß das Flip-Flop 20 sich im "1" Zustand befindet, und daß somit im Speicherelement 5d eine "1" gespeichert ist.
25.10.1971
209821/0893

Claims (2)

  1. Patent ansprüche:
    Iy Binäres Speicherelement, gekennzeichnet durch einen ersten (32) und einen zweiten (36) variable Schwellwertpegel aufweisenden Feldeffekttransistor und durch eine Schreibschaltung (20, 42, 45), durch die einer der Transistoren (32, 36) einen anderen Schwellwertpegel annimmt, wobei der binäre Schaltungszustand des Speicherelementes (5) durch eine Leseschaltung (54, 55) abgefragt wird, in dem eine sich kontinuierlich ändernde Spannung an die Gate-Elektroden der beiden Transistoren (32, 36) angelegt wird, und wobei ein Abtastkreis (20) mit den Source- Drain-Strecken der beiden Transistoren so verbunden wird, daß in Abhängigkeit von der sich kontinuierlich ändernden Lesespannung festgestellt wird, welcher der beiden Transistoren zuerst leitend wird.
  2. 2. Binäres Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß als Leseschaltung ein Flip-Flop (20) verwendet wird, das erste und zweite den Schaltungszustand definierende Verbindungspunkte (20, 23) aufweist, die mit den Source-Drain-Strecken der Transistoren (32, 36) verbunden sind, wobei die Gate-Elektroden der Transistoren (32, 36) an einem gemeinsamen Verbindungspunkt (68) liegen, und wobei das Flip-Flop (20) zusammen mit einer Schreibspannungsquelle (42) und einer Schaltvorrichtung (45) die Schreibschaltung bilden ,durch die eine konstante Spannung an den Verbindungspunkt (68) angelegt wird.
    3. Speicherelement nach Anspruch 1 und 2, dadurch gekennzeichnet, daß über eine Einstellschaltung (49, 50, 51) und den zweiten Verbindungspunkt (25) das Flip-Flop (20) in einen ersten oder zweiten Zustand eingestellt wird.
    4. Binäres Speicherelement nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß durch das Flip-Flop (20) und durch eine Einstellschaltung (54, 55) eine Lesespannung an den gemeinsamen Verbindungspunkt der Gate-Elektroden der beiden Transistoren (33,36) angelegt wird.
    209821/0893
    25.10.1971 BAD ORIGINAL
    5. Binäres Speicherelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Spannungsquelle (28) über Ladetransistoren (65, 69) mit den Source- Drain-Strecken der Transistoren (32, 36) und über einen Schalter (152) mit dem Flip-Flop (20) verbunden ist.
    6. Binäres Speicherelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Flip-Flop (20) aus einem Paar kreuzweise miteinander verbundenen Feldeffekttransisto ren (16, 18) mit festen Schwellwertpegeln und isolierter Gate-Elektrode besteht.
    7. Binäres Speicherelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß mehrere Speicherelemente matrixförmig angeordnet sind, die mit einer gemeinsamen Schreib-, Lese-und Löschschaltung zusammenarbeiten.
    25.10.1971 BADORlGINAi.
    2 0 9821/0893
    Lee rseite
DE2154025A 1970-11-02 1971-10-29 Speicherschaltung aus Feldeffekttransistoren Expired DE2154025C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US8619170A 1970-11-02 1970-11-02

Publications (3)

Publication Number Publication Date
DE2154025A1 true DE2154025A1 (de) 1972-05-18
DE2154025B2 DE2154025B2 (de) 1975-04-03
DE2154025C3 DE2154025C3 (de) 1975-11-20

Family

ID=22196900

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2154025A Expired DE2154025C3 (de) 1970-11-02 1971-10-29 Speicherschaltung aus Feldeffekttransistoren

Country Status (19)

Country Link
US (1) US3651492A (de)
JP (1) JPS5217978B1 (de)
AR (1) AR203076A1 (de)
AT (1) AT321004B (de)
AU (1) AU445396B2 (de)
BE (1) BE774738A (de)
BR (1) BR7107233D0 (de)
CA (1) CA963576A (de)
CH (1) CH539918A (de)
DE (1) DE2154025C3 (de)
DK (1) DK133026C (de)
ES (1) ES396464A1 (de)
FR (1) FR2112393B1 (de)
GB (1) GB1313068A (de)
NL (1) NL7115021A (de)
NO (1) NO134235C (de)
SE (1) SE364797B (de)
SU (1) SU513650A3 (de)
ZA (1) ZA716823B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE789500A (fr) * 1971-09-30 1973-03-29 Siemens Ag Memoire a semiconducteurs avec elements de memorisation a un seul transistor
US3764825A (en) * 1972-01-10 1973-10-09 R Stewart Active element memory
AT335777B (de) * 1972-12-19 1977-03-25 Siemens Ag Regenerierschaltung fur binarsignale nach art eines getasteten flipflops
US4168537A (en) * 1975-05-02 1979-09-18 Tokyo Shibaura Electric Co., Ltd. Nonvolatile memory system enabling nonvolatile data transfer during power on
JPS5228824A (en) * 1975-08-29 1977-03-04 Toshiba Corp Multiple storage unit
US4095281A (en) * 1976-03-04 1978-06-13 Rca Corporation Random access-erasable read only memory cell
US4175291A (en) * 1976-08-16 1979-11-20 Ncr Corporation Non-volatile random access memory cell
US4193128A (en) * 1978-05-31 1980-03-11 Westinghouse Electric Corp. High-density memory with non-volatile storage array
US4224686A (en) * 1978-10-02 1980-09-23 Ncr Corporation Electrically alterable memory cell
US4388704A (en) * 1980-09-30 1983-06-14 International Business Machines Corporation Non-volatile RAM cell with enhanced conduction insulators
JPH03284364A (ja) * 1990-03-29 1991-12-16 Matsushita Electric Ind Co Ltd 空気清浄器の放電器
US5640114A (en) * 1995-12-27 1997-06-17 Vlsi Technology, Inc. Versatile select and hold scan flip-flop
US9640228B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508211A (en) * 1967-06-23 1970-04-21 Sperry Rand Corp Electrically alterable non-destructive readout field effect transistor memory
US3530443A (en) * 1968-11-27 1970-09-22 Fairchild Camera Instr Co Mos gated resistor memory cell
US3549911A (en) * 1968-12-05 1970-12-22 Rca Corp Variable threshold level field effect memory device
US3579204A (en) * 1969-03-24 1971-05-18 Sperry Rand Corp Variable conduction threshold transistor memory circuit insensitive to threshold deviations

Also Published As

Publication number Publication date
BE774738A (fr) 1972-02-14
CH539918A (de) 1973-07-31
AU445396B2 (en) 1974-02-21
DE2154025B2 (de) 1975-04-03
SU513650A3 (ru) 1976-05-05
CA963576A (en) 1975-02-25
AU3457871A (en) 1973-04-19
FR2112393B1 (de) 1976-09-03
JPS5217978B1 (de) 1977-05-19
DE2154025C3 (de) 1975-11-20
US3651492A (en) 1972-03-21
SE364797B (de) 1974-03-04
ES396464A1 (es) 1975-02-16
AR203076A1 (es) 1975-08-14
BR7107233D0 (pt) 1973-04-10
NO134235B (de) 1976-05-24
DK133026C (da) 1976-08-09
ZA716823B (en) 1972-06-28
NL7115021A (de) 1972-05-04
GB1313068A (en) 1973-04-11
AT321004B (de) 1975-05-10
FR2112393A1 (de) 1972-06-16
NO134235C (de) 1976-09-01
DK133026B (da) 1976-03-08

Similar Documents

Publication Publication Date Title
DE2154024C3 (de)
DE4112070C2 (de) Elektrisch löschbare, nichtflüchtige Halbleiter-Speicheranordnung und selektives Datenlöschverfahren
DE3875767T2 (de) Halbleiter-festwertspeichereinrichtung.
DE3779705T2 (de) Integrierte speicherschaltung mit blockadressierung.
DE2450116C2 (de) Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb
DE4014117A1 (de) Elektrisch loeschbarer programmierbarer festwertspeicher mit nand-zellenbloecken
DE2727419A1 (de) Matrixspeicher
DE3424765A1 (de) Integrierter mikrocomputer mit nichtfluechtigem ram-speicher
DE2154025A1 (de) Binäres Speicherelement
DE3141555C2 (de) Halbleiterspeicher
DE2707456C3 (de)
DE2647892A1 (de) Eingabepufferschaltung
DE2332643C2 (de) Datenspeichervorrichtung
DE2129687C3 (de) Digitale Speicherschaltung
DE3486418T2 (de) Halbleiterspeicheranordnung
DE4132826A1 (de) Elektrisch loeschbarer programmierbarer festwertspeicher mit blockloeschfunktion
DE3038641C2 (de) Halbleiter-Speicherschaltung
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE2622307A1 (de) Elektrische speichervorrichtung
DE2754987C2 (de) Halbleiter-Speichervorrichtung
DE2317497C2 (de) Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes
DE2351554C2 (de) Speicher für direkten Zugriff mit dynamischen Speicherzellen
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE2519323B2 (de) Statisches Drei-Transistoren-Speicherelement
DE68916855T2 (de) Nichtflüchtige Halbleiterspeicheranordnung.

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee